CN105278871B - 通过在写入相变存储器之前读取来实现增强性能以避免写入取消 - Google Patents

通过在写入相变存储器之前读取来实现增强性能以避免写入取消 Download PDF

Info

Publication number
CN105278871B
CN105278871B CN201510405328.6A CN201510405328A CN105278871B CN 105278871 B CN105278871 B CN 105278871B CN 201510405328 A CN201510405328 A CN 201510405328A CN 105278871 B CN105278871 B CN 105278871B
Authority
CN
China
Prior art keywords
data
controller
write
read
reading
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201510405328.6A
Other languages
English (en)
Other versions
CN105278871A (zh
Inventor
C.盖约特
R.马蒂斯卡
D.武西尼克
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SanDisk Technologies LLC
Original Assignee
Western Digital Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Western Digital Technologies Inc filed Critical Western Digital Technologies Inc
Publication of CN105278871A publication Critical patent/CN105278871A/zh
Application granted granted Critical
Publication of CN105278871B publication Critical patent/CN105278871B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/061—Improving I/O performance
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
    • G06F12/0862—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches with prefetch
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/023—Free address space management
    • G06F12/0238—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
    • G06F12/0893—Caches characterised by their organisation or structure
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0646—Horizontal data movement in storage systems, i.e. moving data in between storage devices or systems
    • G06F3/065—Replication mechanisms
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G06F3/0674—Disk device
    • G06F3/0677—Optical disk device, e.g. CD-ROM, DVD
    • G—PHYSICS
    • G08—SIGNALLING
    • G08B—SIGNALLING OR CALLING SYSTEMS; ORDER TELEGRAPHS; ALARM SYSTEMS
    • G08B25/00—Alarm systems in which the location of the alarm condition is signalled to a central station, e.g. fire or police telegraphic systems
    • G08B25/14—Central alarm receiver or annunciator arrangements
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0004—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising amorphous/crystalline phase transition cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/004—Reading or sensing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C14/00—Digital stores characterised by arrangements of cells having volatile and non-volatile storage properties for back-up when the power is down
    • G11C14/0054—Digital stores characterised by arrangements of cells having volatile and non-volatile storage properties for back-up when the power is down in which the volatile element is a SRAM cell
    • G11C14/009—Digital stores characterised by arrangements of cells having volatile and non-volatile storage properties for back-up when the power is down in which the volatile element is a SRAM cell and the nonvolatile element is a resistive RAM element, i.e. programmable resistors, e.g. formed of phase change or chalcogenide material
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
    • H04L12/2803—Home automation networks
    • H04L12/2823—Reporting information sensed by appliance or service execution status of appliance services in a home automation network
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
    • H04L12/2803—Home automation networks
    • H04L12/2823—Reporting information sensed by appliance or service execution status of appliance services in a home automation network
    • H04L12/2825—Reporting to a device located outside the home and the home network
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/60—Details of cache memory
    • G06F2212/602—Details relating to cache prefetching
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2207/00—Indexing scheme relating to arrangements for writing information into, or reading information out from, a digital store
    • G11C2207/22—Control and timing of internal memory operations
    • G11C2207/2236—Copy
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2207/00—Indexing scheme relating to arrangements for writing information into, or reading information out from, a digital store
    • G11C2207/22—Control and timing of internal memory operations
    • G11C2207/2245—Memory devices with an internal cache buffer

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Automation & Control Theory (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Human Computer Interaction (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Business, Economics & Management (AREA)
  • Emergency Management (AREA)
  • Memory System Of A Hierarchy Structure (AREA)

Abstract

提供一种用于通过在写入相变存储器(PCM)之前读取来实现增强性能的方法、装置和存储设备。每次写入PCM之前进行读取，以避免由于来自附近位置的紧急读取的写入取消。对于每次写入，在PCM中写入之前，从PCM读取大数据块，诸如整个分区。在控制器中保持大数据块的高速缓存拷贝达写入的持续时间。从高速缓存的拷贝提供来自预取区的读取请求，从而防止在写入操作期间的读取中断。

Description

通过在写入相变存储器之前读取来实现增强性能以避免写入 取消
技术领域
本发明一般涉及数据存储领域，并且更具体地涉及一种方法、装置和存储设备，用于通过在写入相变存储器(PCM)之前的读取来实现增强性能以避免由于来自附近位置的紧急读取的写入取消。
背景技术
相变存储器(PCM)是一种用于下一代非易失性固态存储的有前途的介质。PCM的特质之一是：写入比特所需的时间比读取比特的时间长得多；写入操作比读取慢大约50倍。
在进行写入操作的同时，诸如被称为分区的芯片区这样的芯片的较大的存储区被阻止读取或写入访问。这意味着，来自被写入分区的读取请求必须等待写入完成，这可能比通常的读取延迟长50倍。否则，必须中止写入操作以便读取以及时的方式进行，然后稍后再次尝试写入操作。
存在提供一种实现固态驱动器(SSD)(例如，包括相变存储器(PCM))的数据写入的增强性能的有效且高效的机制。
在下面的描述和权利要求书中，术语相变存储器(PCM)应当被宽泛地理解为在读取和写入等待时间之前具有大的不对称性、读取比写入更快的存储设备。
发明内容
所呈现的实施例的方面提供一种通过在写入相变存储器(PCM)之前读取来实现增强性能的方法、装置和存储设备。其他重要方面将提供基本上没有负面效果并且克服现在技术布置的一些缺点的这样的方法、装置和存储设备。
简要地，提供一种通过在写入相变存储器(PCM)之前读取来实现增强性能的方法、装置和存储设备。每次写入PCM之前进行读取，以避免由于来自附近位置的紧急读取的写入取消。对于每次写入，在PCM中写入之前，从PCM读取大数据块，诸如整个分区。在控制器中保持大数据块的高速缓存拷贝达写入的持续时间。从高速缓存的拷贝提供来自预取区的读取请求，从而防止在写入操作期间的读取中断。
附图说明
从下面在附图中所例示的本发明的优选实施例的详细描述可以最佳地理解本发明以及以上的和其他的目的和优点，附图中：
图1是例示例如根据优选实施例的用于固态驱动器(SSD)的用于实现在写入相变存储器之前读取的增强性能方法的系统的框图表示；
图2是例示例如根据优选实施例的用于固态驱动器(SSD)的用于实现在写入相变存储器之前增强性能读取的图1的系统的示例操作的流程图；
图3例示对一些已知存储器设备的典型的现有技术数据写入；
图4例示根据优选实施例的对相变存储器的数据写入；以及
图5是例示根据优选实施例的计算机程序产品的框图。
具体实施方式
在本发明的实施例的下面的详细描述中，参照附图，附图例示可以实施本发明的示例实施例。要理解的是，可以利用其他实施例，并且可以进行结构改变，而不脱离本发明的范围。
根据优选实施例的特征，提供一种实现包括例如针对固态驱动器(SSD)的相变存储器的增强数据写入的增强性能的方法、装置和存储设备。增强数据写入使用优选实施例的在向相变存储器写入数据之前的读取来实现。
根据优选实施例的特征，对相变存储器(PCM)的每次写入之前进行读取，该读取在控制器中被保持达写入的持续时间，使得从高速缓存的拷贝来提供来自预取区的读取请求，避免写入操作的读取中断。
现在参考附图，在图1中示出用于实现根据优选实施例的例如针对一般由特征100指定的固态驱动器(SSD)的相变存储器(PCM)的增强数据写入方法的示例系统。根据优选实施例，系统100包括固态驱动器102和主计算机104。SSD 102包括控制器中央处理单元(CPU)106，控制器中央处理单元(CPU)106包括用于存储预取读取数据块的高速缓存107。SSD 102包括耦合到主存储器或动态随机存取存储器(DRAM)108的控制器CPU 106、相变存储器(PCM)控制代码110以及相变存储器(PCM)接口控制112。
SSD 102包括耦合到PCM接口控制112的多个相变存储器(PCM)设备或芯片114，PCM接口控制112耦合到控制器106。SSD 102包括在主计算机104和控制器106以及相变存储器(PCM)接口控制112之间耦合的主接口116。
虽然在固态驱动器102的背景下描述系统100的示例实施例，但是应当理解到，优选实施例的原理有利地适用于包括相变存储器(PCM)的其他类型的数据存储设备以及包括在读取和写入等待时间之间具有大的不对称性的存储设备的各种存储布置。
以足以用于理解优选实施例的简化方式示出系统100。例如，控制器106可以制作在一个或多个集成电路模具上，并且被适当地编程以实现根据优选实施例的方法。
根据优选实施例，SSD 102使用在写入之前读取来实现相变存储器(PCM)的增强数据写入。SSD 102的控制器CPU 106包括诸如根据优选实施例的PCM控制代码110这样的固件，并且耦合到PCM接口控制块112。SSD 102的控制器106的固件被给出关于PCM接口控制块112(例如来自PCM控制代码110)的信息。
现在参照图2，示出例示用于实现根据优选实施例的例如针对固态驱动器(SSD)的包括增强数据写入的增强性能的图1的系统的示例操作的流程图。
如在块200中所示，数据写入根据优选例开始，诸如响应于所接收到的写入请求。在向PCM写入数据之前，在如块202中所示的数据写入之前，从PCM的预取数据区读取大数据块。
如在块204中所示，将从预取数据区读取的大数据块存储到PCM的控制器。如在块206中所示，保持所读取的大数据块达写入操作的持续时间。如在块208中所指，在执行数据写入操作的同时，可选地，在写入操作期间接收对预取数据区的一个或多个读取请求。根据优选实施例的特征，如在块210中所示，在没有写入中断的情况下，从控制器中的预取数据区中的高速缓冲的数据拷贝供应每个这样的所接收的请求。
现在参照图3，示出对一些已知的存储器设备的典型的现有技术数据写入。附近的读取中断典型的数据写入，并且在附近的读取之后执行另外的写入。
现在参照图4，示出根据优选实施例的对一般由参考特征400指定的相变存储器的数据写入。在数据写入之前，如线402所示，读取更多的数据，包括大数据块。在写入操作期间，如线404所示的附近的读取不中断写入操作。
现在参照图5，例示优选实施例的制造物品或计算机程序产品500。计算机程序产品500包括计算机可读记录介质502，诸如软盘、光学读取压缩盘或CD-ROM的形式的高容量只读存储器、磁带或另外的类似的计算机程序产品。计算机可读记录介质502在介质502上存储执行用于实现根据图1的系统100中的优选实施例的包括在写入之前读取的对相变存储器(PCM)的数据写入的增强性能的方法的程序部件或控制代码504、506、508、510。
由所记录的程序部件或控制代码504、506、508、510定义的一个或多个相关模块的逻辑装配或程序指令序列指引系统100的SSD控制器106用于实现优选实施例的对PCM的数据写入的增强性能。
虽然参照在附图中示出的本发明的实施例的细节描述了本发明，但是这些细节不用于限制在所附权利要求书中要求保护的本发明的范围。

Claims (14)

1.一种实现对相变存储器PCM的数据写入的方法，包含：
开始第一数据写入；
在执行对相变存储器的第一数据写入之前从相变存储器中读取来自预取读取数据区中的第二数据块，其中，预取读取数据区为包括相变存储器中要写入所述第一数据的位置的附近区域；以及
在控制器中保持所读取的第二数据块的高速缓存拷贝达第一数据写入操作的持续时间；
如果在第一数据写入操作期间接收从预取读取数据区的读取请求，执行从控制器中的第二数据块的高速缓存拷贝的读取请求，而不从预取读取数据区读取正被写入的第一数据，防止在第一数据写入操作期间的读取中断。
2.根据权利要求1所述的实现数据写入的方法，其中，开始第一数据写入包括接收写入请求。
3.根据权利要求2所述的实现数据写入的方法，其中，从相变存储器中读取来自预取读取数据区中的第二数据块包括响应于所接收到的写入请求，从相变存储器读取整个分区。
4.根据权利要求1所述的实现数据写入的方法，包括：在写入操作期间接收来自预取读取数据区的第二读取请求，执行来自控制器中的高速缓存的第二数据块拷贝的第二读取请求，防止第一数据写入操作期间的读取中断。
5.一种实现对相变存储器PCM的数据写入的装置，包含：
控制器；
所述控制器开始第一数据写入；
所述控制器在执行对相变存储器的第一数据写入之前从相变存储器中读取来自预取读取数据区中的第二数据块，其中，预取读取数据区为包括相变存储器中要写入所述第一数据的位置的附近区域；以及
所述控制器保持第二数据块的高速缓存拷贝达第一数据写入操作的持续时间；
所述控制器如果在第一数据写入操作期间接收从预取读取数据区的读取请求，所述控制器执行从控制器中的第二数据块的高速缓存拷贝的读取请求，而不从预取读取数据区读取正被写入的第一数据，防止在第一数据写入操作期间的读取中断。
6.根据权利要求5所述的实现数据写入的装置，包括存储在非临时性计算机可读取介质上的控制代码，并且其中所述控制器使用所述控制代码来实现第一数据写入。
7.根据权利要求5所述的实现数据写入的装置，包括所述控制器接收写入请求以及开始第一数据写入。
8.根据权利要求5所述的实现数据写入的装置，其中，所述控制器从相变存储器中读取来自预取读取数据区中的第二数据块包括所述控制器响应于所接收到的写入请求，从相变存储器读取整个分区。
9.根据权利要求5所述的实现数据写入的装置，其中，所述控制器在写入操作期间接收来自预取读取数据区的第二读取请求，所述控制器执行来自控制器中的高速缓存的第二数据块拷贝的第二读取请求，防止第一数据写入操作期间的读取中断。
10.一种数据存储设备，包含：
相变存储器PCM；
用于实现对相变存储器PCM的数据写入的控制器；
所述控制器开始第一数据写入；
所述控制器在执行对相变存储器的第一数据写入之前从相变存储器中读取来自预取读取数据区中的第二数据块，其中，预取读取数据区为包括相变存储器中要写入所述第一数据的位置的附近区域；以及
所述控制器保持第二数据块的高速缓存拷贝达第一数据写入操作的持续时间；
所述控制器如果在第一数据写入操作期间接收从预取读取数据区的读取请求，所述控制器执行从控制器中的第二数据块的高速缓存拷贝的读取请求，而不从预取读取数据区读取正被写入的第一数据，防止在第一数据写入操作期间的读取中断。
11.根据权利要求10所述的数据存储设备，包括存储在非临时性计算机可读取介质上的控制代码，并且其中所述控制器使用所述控制代码来实现第一数据写入。
12.根据权利要求10所述的数据存储设备，包括所述控制器接收写入请求以及开始第一数据写入。
13.根据权利要求10所述的数据存储设备，其中，所述控制器从相变存储器读取来自预取读取数据区中的第二数据块包括所述控制器响应于所接收到的写入请求来从相变存储器读取整个分区。
14.根据权利要求10所述的数据存储设备，其中，所述控制器在写入操作期间接收来自预取读取数据区的第二读取请求，所述控制器执行来自控制器中的高速缓存的第二数据块拷贝的第二读取请求，防止第一数据写入操作期间的读取中断。
CN201510405328.6A 2014-07-15 2015-07-10 通过在写入相变存储器之前读取来实现增强性能以避免写入取消 Active CN105278871B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US14/332,197 US9471227B2 (en) 2014-07-15 2014-07-15 Implementing enhanced performance with read before write to phase change memory to avoid write cancellations
US14/332,197 2014-07-15

Publications (2)

Publication Number Publication Date
CN105278871A CN105278871A (zh) 2016-01-27
CN105278871B true CN105278871B (zh) 2019-05-07

Family

ID=53872226

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510405328.6A Active CN105278871B (zh) 2014-07-15 2015-07-10 通过在写入相变存储器之前读取来实现增强性能以避免写入取消

Country Status (6)

Country Link
US (1) US9471227B2 (zh)
CN (1) CN105278871B (zh)
AU (1) AU2015203828B2 (zh)
DE (1) DE102015008380A1 (zh)
FR (1) FR3023960B1 (zh)
GB (1) GB2531105B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6458752B2 (ja) * 2016-03-04 2019-01-30 日本電気株式会社 ストレージ制御装置、ストレージシステム、ストレージ制御方法、および、プログラム
US9911494B1 (en) 2017-01-11 2018-03-06 Western Digital Technologies, Inc. Overlapping write schemes for cross-point non-volatile memory devices
US10068663B1 (en) * 2017-05-30 2018-09-04 Seagate Technology Llc Data storage device with rewriteable in-place memory
US10564856B2 (en) * 2017-07-06 2020-02-18 Alibaba Group Holding Limited Method and system for mitigating write amplification in a phase change memory-based storage device

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101673188A (zh) * 2008-09-09 2010-03-17 上海华虹Nec电子有限公司 一种固态硬盘的数据存取方法

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7471556B2 (en) 2007-05-15 2008-12-30 Super Talent Electronics, Inc. Local bank write buffers for accelerating a phase-change memory
US7889544B2 (en) * 2004-04-05 2011-02-15 Super Talent Electronics, Inc. High-speed controller for phase-change memory peripheral device
US7237075B2 (en) * 2002-01-22 2007-06-26 Columbia Data Products, Inc. Persistent snapshot methods
US7269708B2 (en) * 2004-04-20 2007-09-11 Rambus Inc. Memory controller for non-homogenous memory system
US8068360B2 (en) 2007-10-19 2011-11-29 Anobit Technologies Ltd. Reading analog memory cells using built-in multi-threshold commands
TWI347607B (en) 2007-11-08 2011-08-21 Ind Tech Res Inst Writing system and method for a phase change memory
JP2010198329A (ja) * 2009-02-25 2010-09-09 Nec Corp ストレージ装置、ストレージ管理方法及びストレージ管理プログラム
US8004884B2 (en) 2009-07-31 2011-08-23 International Business Machines Corporation Iterative write pausing techniques to improve read latency of memory systems
US8085584B1 (en) 2009-11-30 2011-12-27 Micron Technology, Inc. Memory to store user-configurable data polarity
CN102870159A (zh) 2010-04-26 2013-01-09 莫塞德技术公司 在相变存储器中的写入方案
EP2418584A1 (en) * 2010-08-13 2012-02-15 Thomson Licensing Method and apparatus for storing at least two data streams into an array of memories, or for reading at least two data streams from an array of memories
US8374040B2 (en) 2011-02-25 2013-02-12 International Business Machines Corporation Write bandwidth in a memory characterized by a variable write time
JP5759303B2 (ja) * 2011-08-11 2015-08-05 キヤノン株式会社 インプリント装置、それを用いた物品の製造方法
US20140317337A1 (en) 2011-12-30 2014-10-23 Leena K. Puthiyedath Metadata management and support for phase change memory with switch (pcms)
US9552297B2 (en) * 2013-03-04 2017-01-24 Dot Hill Systems Corporation Method and apparatus for efficient cache read ahead
US8886880B2 (en) * 2012-05-29 2014-11-11 Dot Hill Systems Corporation Write cache management method and apparatus
US9030482B2 (en) * 2012-11-09 2015-05-12 Intel Corporation Hybrid display frame buffer for display subsystem

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101673188A (zh) * 2008-09-09 2010-03-17 上海华虹Nec电子有限公司 一种固态硬盘的数据存取方法

Also Published As

Publication number Publication date
US9471227B2 (en) 2016-10-18
GB201511206D0 (en) 2015-08-12
CN105278871A (zh) 2016-01-27
GB2531105B (en) 2016-10-19
FR3023960A1 (zh) 2016-01-22
AU2015203828A1 (en) 2016-02-04
FR3023960B1 (fr) 2020-11-20
GB2531105A8 (en) 2016-05-18
GB2531105A (en) 2016-04-13
DE102015008380A1 (de) 2016-01-21
AU2015203828B2 (en) 2017-04-13
US20160018988A1 (en) 2016-01-21

Similar Documents

Publication Publication Date Title
KR102564165B1 (ko) 비휘발성 메모리 익스프레스 컨트롤러에 의한 입출력 큐 관리 방법
CN105278871B (zh) 通过在写入相变存储器之前读取来实现增强性能以避免写入取消
CN105900069B (zh) 对被存储在闪存存储器中的数据的推测性预取
JP4788528B2 (ja) ディスク制御装置、ディスク制御方法、ディスク制御プログラム
TW201250691A (en) Efficient buffering for a system having non-volatile memory
JP5275623B2 (ja) メモリコントローラ及びメモリシステム
JP5414656B2 (ja) データ記憶装置、メモリ制御装置及びメモリ制御方法
JP2012128644A (ja) メモリシステム
US20150253992A1 (en) Memory system and control method
US20150149741A1 (en) Storage System and Control Method Thereof
JP2016186828A5 (ja) 記憶装置および記憶制御方法
US20170083234A1 (en) Data storage device and data reading method thereof
US10474389B2 (en) Write tracking for memories
JP2017157199A (ja) メモリシステム及びそれを制御する方法
CN105389268B (zh) 资料储存系统及其运作方法
US20190121572A1 (en) Data storage device and method for operating non-volatile memory
KR101481898B1 (ko) Ｓｓｄ의 명령어 큐 스케줄링 장치 및 방법
JP2012223911A5 (zh)
KR20130090526A (ko) 메모리 오버레이 장치 및 방법
JP2021040262A5 (ja) 画像処理装置及びその制御方法、並びにプログラム
US11995350B2 (en) Prefetching container data in a data storage system
US9412455B2 (en) Data write control device and data storage device
JP2018022440A5 (zh)
US20140297956A1 (en) Arithmetic processing apparatus, information processing apparatus and control method of arithmetic processing apparatus
CN105612505A (zh) Cpu调度的方法和装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
TA01 Transfer of patent application right
TA01 Transfer of patent application right

Effective date of registration: 20190115

Address after: California, USA

Applicant after: Western Digital Technologies, Inc.

Address before: Amsterdam, The Netherlands

Applicant before: HGST Netherlands B.V.

GR01 Patent grant
GR01 Patent grant
TR01 Transfer of patent right

Effective date of registration: 20240918

Address after: Delaware, USA

Patentee after: SANDISK TECHNOLOGIES Inc.

Country or region after: U.S.A.

Address before: California, USA

Patentee before: Western Digital Technologies, Inc.

Country or region before: U.S.A.