DE102015008380A1 - Implementierung von verbesserter Leistungsfähigkeit mit Lesen vor Schreiben in Phasenänderungsspeicher, um Schreibabbrüche zu vermeiden - Google Patents

Implementierung von verbesserter Leistungsfähigkeit mit Lesen vor Schreiben in Phasenänderungsspeicher, um Schreibabbrüche zu vermeiden Download PDF

Info

Publication number
DE102015008380A1
DE102015008380A1 DE102015008380.5A DE102015008380A DE102015008380A1 DE 102015008380 A1 DE102015008380 A1 DE 102015008380A1 DE 102015008380 A DE102015008380 A DE 102015008380A DE 102015008380 A1 DE102015008380 A1 DE 102015008380A1
Authority
DE
Germany
Prior art keywords
data
controller
write
read
pcm
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE102015008380.5A
Other languages
English (en)
Inventor
Cyril Guyot
Robert Eugeniu Mateescu
Dejan Vucinic
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Western Digital Technologies Inc
Original Assignee
HGST Netherlands BV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by HGST Netherlands BV filed Critical HGST Netherlands BV
Publication of DE102015008380A1 publication Critical patent/DE102015008380A1/de
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/061—Improving I/O performance
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
    • G06F12/0862—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches with prefetch
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/023—Free address space management
    • G06F12/0238—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
    • G06F12/0893—Caches characterised by their organisation or structure
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0646—Horizontal data movement in storage systems, i.e. moving data in between storage devices or systems
    • G06F3/065—Replication mechanisms
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G06F3/0674—Disk device
    • G06F3/0677—Optical disk device, e.g. CD-ROM, DVD
    • G—PHYSICS
    • G08—SIGNALLING
    • G08B—SIGNALLING OR CALLING SYSTEMS; ORDER TELEGRAPHS; ALARM SYSTEMS
    • G08B25/00—Alarm systems in which the location of the alarm condition is signalled to a central station, e.g. fire or police telegraphic systems
    • G08B25/14—Central alarm receiver or annunciator arrangements
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0004—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising amorphous/crystalline phase transition cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/004—Reading or sensing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C14/00—Digital stores characterised by arrangements of cells having volatile and non-volatile storage properties for back-up when the power is down
    • G11C14/0054—Digital stores characterised by arrangements of cells having volatile and non-volatile storage properties for back-up when the power is down in which the volatile element is a SRAM cell
    • G11C14/009—Digital stores characterised by arrangements of cells having volatile and non-volatile storage properties for back-up when the power is down in which the volatile element is a SRAM cell and the nonvolatile element is a resistive RAM element, i.e. programmable resistors, e.g. formed of phase change or chalcogenide material
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
    • H04L12/2803—Home automation networks
    • H04L12/2823—Reporting information sensed by appliance or service execution status of appliance services in a home automation network
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
    • H04L12/2803—Home automation networks
    • H04L12/2823—Reporting information sensed by appliance or service execution status of appliance services in a home automation network
    • H04L12/2825—Reporting to a device located outside the home and the home network
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/60—Details of cache memory
    • G06F2212/602—Details relating to cache prefetching
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2207/00—Indexing scheme relating to arrangements for writing information into, or reading information out from, a digital store
    • G11C2207/22—Control and timing of internal memory operations
    • G11C2207/2236—Copy
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2207/00—Indexing scheme relating to arrangements for writing information into, or reading information out from, a digital store
    • G11C2207/22—Control and timing of internal memory operations
    • G11C2207/2245—Memory devices with an internal cache buffer

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Automation & Control Theory (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Human Computer Interaction (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Business, Economics & Management (AREA)
  • Emergency Management (AREA)
  • Memory System Of A Hierarchy Structure (AREA)

Abstract

Es werden ein Verfahren, eine Vorrichtung und eine Speicherungsvorrichtung zur Implementierung von verbesserter Leistungsfähigkeit mit Lesen vor Schreiben im Phasenänderungsspeicher (PCM) bereitgestellt. Jedem Schreiben im PCM geht ein Lesen voraus, um Schreibabbrüche bei dringlichen Lesevorgängen aus nahegelegenen Speicherstellen zu vermeiden. Für jedes Schreiben wird ein großer Datenblock, wie etwa eine gesamte Partition, vor dem Schreiben in PCM aus PCM gelesen. Die Cache-Kopie des großen Datenblocks wird in einem Controller für die Dauer des Schreibens behalten. Eine Leseanforderung aus der vorabgerufenen Region wird aus der Cache-gespeicherten Kopie bereitgestellt, um dadurch Leseunterbrechung während Schreiboperationen zu verhindern.

Description

  • Technisches Gebiet
  • Die vorliegende Erfindung betrifft allgemein das Gebiet der Datenspeicherung und insbesondere ein Verfahren, eine Vorrichtung und eine Speichervorrichtung zum Implementieren verbesserter Leistungsfähigkeit mit Lesen vor Schreiben in Phasenänderungsspeicher (PCM), um Schreibabbrüche bei dringlichen Lesevorgängen aus nahegelegenen Speicherstellen zu vermeiden.
  • Stand der Technik
  • Phasenänderungsspeicher (PCM) ist ein vielversprechendes Medium für die nichtflüchtige Halbleiterspeicherung der nächsten Generation. Eine der Eigenheiten von PCM ist, dass viel mehr Zeit zum Schreiben eines Bit als zum Lesen erforderlich ist; Schreiboperationen sind etwa fünfzigmal langsamer als Lesevorgänge.
  • Während eine Schreiboperation abläuft, ist eine größere Region von Speicher des Chips, wie etwa eine als Partition bezeichnete Chipregion, bezüglich Lese- oder Schreibzugriff blockiert. Das heißt, dass eine Leseanforderung aus einer Partition, in die geschrieben wird, warten muss, bis das Schreiben abgeschlossen ist, was potentiell fünfzigmal so lange wie gewöhnliche Leselatenz dauert. Andernfalls muss die Schreiboperation abgebrochen werden, damit das Lesen auf zeitgerechte Weise voranschreiten kann, und die Schreiboperation wird dann später nochmals versucht.
  • Es wird ein effektiver und effizienter Mechanismus benötigt, um die Leistungsfähigkeit zur Implementierung des Datenschreibens für Halbleiterlaufwerke (SSD), wie zum Beispiel etwa Phasenänderungsspeicher (PCM), zu implementieren.
  • In der folgenden Beschreibung und den folgenden Ansprüchen sollte der Ausdruck Phasenänderungsspeicher (PCM) allgemein als Speichervorrichtungen umfassend aufgefasst werden, die große Asymmetrie zwischen Lese- und Schreiblatenz aufweisen, wobei Lesevorgänge schneller als Schreibvorgänge sind.
  • Kurzfassung der Erfindung
  • Aspekte der vorliegenden Ausführungsformen sind die Bereitstellung eines Verfahrens, einer Vorrichtung und einer Speichervorrichtung zur Implementierung verbesserter Leistungsfähigkeit mit Lesen vor Schreiben in Phasenänderungsspeicher (PCM). Andere wichtige Aspekte sind die Bereitstellung eines solchen Verfahrens, einer solchen Vorrichtung und einer solchen Speichervorrichtung im Wesentlichen ohne negative Auswirkung, wodurch bestimmte der Nachteile vorbekannter Anordnungen überwunden werden.
  • Kurz gefasst, werden ein Verfahren, eine Vorrichtung und eine Speichervorrichtung zur Implementierung verbesserter Leistungsfähigkeit mit Lesen vor Schreiben in Phasenänderungsspeicher (PCM) bereitgestellt. Jedem Schreibvorgang in PCM geht ein Lesevorgang voraus, um Schreibabbrüche bei dringlichen Lesevorgängen aus nahegelegenen Speicherstellen zu vermeiden. Für jeden Schreibvorgang wird ein großer Datenblock aus PCM, wie etwa eine gesamte Partition, vor dem Schreiben in PCM gelesen. Die Cache-Kopie des großen Datenblocks wird für die Dauer des Schreibvorgangs in einem Controller gehalten. Eine Leseanforderung aus der vorabgerufenen Region wird aus der Cache-gespeicherten Kopie bereitgestellt, um dadurch Leseunterbrechung während Schreiboperationen zu verhindern.
  • Kurze Beschreibung der Zeichnungen
  • Die vorliegende Erfindung wird zusammen mit den obigen und anderen Aufgaben und Vorteilen am besten aus der folgenden ausführlichen Beschreibung der bevorzugten Ausführungsformen der Erfindung verständlich, die in den Zeichnungen dargestellt sind. Es zeigen:
  • 1 eine Blockdarstellung eines Systems zur Implementierung von Verfahren für verbesserte Leistungsfähigkeit mit Lesen vor Schreiben in Phasenänderungsspeicher, zum Beispiel für Halbleiterlaufwerke (SSD) gemäß bevorzugten Ausführungsformen;
  • 2 ein Flussdiagramm von beispielhaften Operationen des Systems von 1 zur Implementierung von Phasenänderungsspeicher mit Lesen vor Schreiben mit verbesserter Leistungsfähigkeit, zum Beispiel für Halbleiterlaufwerke (SSD) gemäß bevorzugten Ausführungsformen;
  • 3 ein typisches vorbekanntes Datenschreiben in bestimmte bekannte Speichervorrichtungen;
  • 4 ein Datenschreiben in Phasenänderungsspeicher gemäß bevorzugten Ausführungsformen;
  • 5 eine Blockdarstellung eines Computerprogrammprodukts gemäß bevorzugten Ausführungsformen.
  • Ausführliche Beschreibung der bevorzugten Ausführungsformen
  • In der folgenden ausführlichen Beschreibung von Ausführungsformen der Erfindung wird auf die beigefügten Zeichnungen verwiesen, die beispielhafte Ausführungsformen darstellen, durch die die Erfindung ausgeübt werden kann. Es versteht sich, dass andere Ausführungsformen benutzt und strukturelle Änderungen vorgenommen werden können, ohne vom Schutzumfang der Erfindung abzuweichen.
  • Gemäß Merkmalen bevorzugter Ausführungsformen werden ein Verfahren, eine Vorrichtung und eine Speichervorrichtung zur Implementierung von verbesserter Leistungsfähigkeit bereitgestellt, darunter zum Beispiel verbessertes Datenschreiben in Phasenänderungsspeicher für Halbleiterlaufwerke (SSD). Das verbesserte Datenschreiben wird unter Verwendung eines Lesens vor dem Schreiben von Daten im Phasenänderungsspeicher bevorzugter Ausführungsformen implementiert.
  • Gemäß Merkmalen der bevorzugten Ausführungsformen geht jedem Schreiben im Phasenänderungsspeicher (PCM) ein Lesen voraus, das für die Dauer des Schreibens in dem Controller gehalten wird, so dass eine Leseanforderung aus der vorabgerufenen Region aus der Cache-gespeicherten Kopie bereitgestellt wird, wodurch Leseunterbrechung der Schreiboperation vermieden wird.
  • Nunmehr mit Bezug auf die Zeichnungen ist in 1 ein beispielhaftes System zur Implementierung von verbesserten Datenschreibverfahren für Phasenänderungsspeicher (PCM), zum Beispiel für Halbleiterlaufwerke (SSD) mit der allgemeinen Bezeichnung durch das Bezugszeichen 100 gemäß bevorzugten Ausführungsformen gezeigt. Das System 100 umfasst ein Halbleiterlaufwerk 102 und einen Hostcomputer 104. Das SSD 102 umfasst eine Controller-Zentralprozessoreinheit (CPU) 106 mit einem Cache 107 zum Speichern vorabgerufener Lesedatenblöcke gemäß bevorzugten Ausführungsformen. Das SSD 102 umfasst die Controller-CPU 106 mit einem Hauptspeicher oder dynamischen Direktzugriffsspeicher (DRAM) 108 gekoppelt, einen Steuercode 110 des Phasenänderungsspeichers (PCM) und eine Schnittstellensteuerung 112 des Phasenänderungsspeichers (PCM).
  • Das SSD 102 umfasst mehrere Phasenänderungsspeicher- bzw. PCM-Vorrichtungen oder -chips 114, die mit der PCM-Schnittstellensteuerung 112 gekoppelt sind, die mit dem Controller 106 gekoppelt sind. Das SSD 102 umfasst eine Hostschnittstelle 116, gekoppelt zwischen dem Hostcomputer 104 und dem Controller 106 und der Phasenänderungsspeicher- bzw. PCM-Schnittstellensteuerung 112.
  • Obwohl hier die beispielhafte Ausführungsform von System 100 im Kontext des Halbleiterlaufwerks 102 beschrieben wird, versteht sich, dass Prinzipien der bevorzugten Ausführungsformen vorteilhafterweise auf andere Arten von Datenspeichervorrichtung angewandt werden, darunter Phasenänderungsspeicher (PCM) und verschiedene Speicherungsanordnungen mit Speichervorrichtungen, die eine große Asymmetrie zwischen Lese- und Schreiblatenz aufweisen.
  • Das System 100 ist in vereinfachter Form gezeigt, die zum Verstehen bevorzugter Ausführungsformen ausreicht. Zum Beispiel kann der Controller 106 auf einem oder mehreren integrierten Schaltungschips hergestellt werden und ist geeigneterweise dafür programmiert, Verfahren gemäß bevorzugten Ausführungsformen zu implementieren.
  • Das SSD 102 implementiert verbessertes Datenschreiben für Phasenänderungsspeicher (PCM) unter Verwendung eines Lesens vor Schreiben gemäß bevorzugten Ausführungsformen. Die Controller-CPU 106 des SSD 102 umfasst Firmware, wie etwa PCM-Steuercode 110 gemäß bevorzugten Ausführungsformen und ist mit einem PCM-Schnittstellensteuerblock 112 gekoppelt. Der Firmware des Controllers 106 des SSD 102 werden Informationen bezüglich des PCM-Schnittstellensteuerblocks 112 zum Beispiel aus PCM-Steuercode 110 gegeben.
  • Nunmehr mit Bezug auf 2 ist ein Flussdiagramm gezeigt, das beispielhafte Operationen des Systems von 1 zur Implementierung verbesserter Leistungsfähigkeit darstellt, darunter verbessertes Datenschreiben zum Beispiel für Halbleiterlaufwerke (SSD) gemäß bevorzugten Ausführungsformen.
  • Wie in einem Block 200 angegeben, beginnt ein Datenschreiben gemäß bevorzugten Ausführungsformen, wie etwa als Reaktion auf eine empfangene Schreibanforderung. Vor dem Schreiben von Daten in den PCM wird ein großer Datenblock aus einer vorabgerufenen Datenregion des PCM vor dem Datenschreiben gelesen, wie in einem Block 202 angegeben.
  • Der gelesene große Datenblock aus der vorabgerufenen Datenregion wird im Controller für den PCM gespeichert, wie in einem Block 204 angegeben. Wie in einem Block 206 angegeben, wird der gelesene große Datenblock für die Dauer der Schreiboperation behalten. Wie in einem Block 208 angegeben, werden während des Durchführens der Datenschreiboperation eine oder mehrere Leseanforderungen für die vorabgerufene Datenregion gegebenenfalls während des Schreibens empfangen. Jedes solche empfangene Anforderung wird aus der Cache-gespeicherten Datenkopie aus der vorabgerufenen Datenregion in dem Controller ohne eine Schreibunterbrechung versorgt, wie in einem Block 210 gemäß Merkmalen der bevorzugten Ausführungsformen angegeben.
  • Nunmehr mit Bezug auf 3 ist ein typisches vorbekanntes Datenschreiben in bestimmte bekannte Speichervorrichtungen gezeigt. Ein nahegelegenes Lesen unterbricht das typische Datenschreiben, und nach dem nahegelegenen Lesen wird ein weiteres Schreiben durchgeführt.
  • Nunmehr mit Bezug auf 4 ist ein Datenschreiben in Phasenänderungsspeicher mit der allgemeinen Bezeichnung durch das Bezugszeichen 400 gemäß bevorzugten Ausführungsformen gezeigt. Vor dem Datenschreiben werden mehr Daten gelesen, wie in Zeile 402 angegeben, einschließlich eines großen Datenblocks. Während der Schreiboperation unterbricht ein nahegelegenes Lesen wie in Zeile 404 angegeben die Schreiboperationen nicht.
  • Nunmehr mit Bezug auf 5 ist ein Herstellungsartikel oder Computerprogrammprodukt 500 der bevorzugten Ausführungsformen dargestellt. Das Computerprogrammprodukt 500 umfasst ein computerlesbares Aufzeichnungsmedium 502, wie etwa eine Diskette, einen Nurlesespeicher hoher Kapazität in Form einer optisch gelesenen Compact Disk oder CD-ROM, ein Band oder ein anderes ähnliches Computerprogrammprodukt. Das computerlesbare Aufzeichnungsmedium 502 speichert Programmmittel oder Steuercode 504, 506, 508, 510 auf dem Medium 502 zum Ausführen der Verfahren zur Implementierung verbesserter Leistungsfähigkeit für Datenschreiben in Phasenänderungsspeicher (PCM), einschließlich eines Lesens vor dem Schreiben gemäß bevorzugten Ausführungsformen in dem System 100 von 1.
  • Eine Sequenz von Programmanweisungen oder logische Zusammenstellung eines oder mehrerer miteinander in Beziehung stehender Module, die durch die aufgezeichneten Programmmittel oder den Steuercode 504, 506, 508, 510 definiert wird, leitet den SSD-Controller 106 des Systems 100 an, um verbesserte Leistungsfähigkeit mit Datenschreiben in PCM bevorzugter Ausführungsformen zu implementieren.
  • Obwohl die vorliegende Erfindung mit Bezug auf die Einzelheiten der Ausführungsformen der Erfindung, die in der Zeichnung gezeigt sind, beschrieben wurde, sollen diese Einzelheiten den Schutzumfang der Erfindung, so wie er in den angefügten Ansprüchen beansprucht wird, nicht beschränken.

Claims (17)

  1. Verfahren zum Implementieren von Datenschreiben im Phasenänderungsspeicher (PCM), umfassend: Beginnen eines Datenschreibens; Lesen eines Datenblocks aus einer vorabgerufenen Lesedatenregion aus dem PCM vor dem Durchführen des Datenschreibens in den PCM; und Behalten einer Cache-Kopie des gelesenen Datenblocks in einem Controller für die Dauer der Datenschreiboperation
  2. Verfahren zum Implementieren von Datenschreiben nach Anspruch 1, wobei das Beginnen eines Datenschreibens Empfangen einer Schreibanforderung umfasst
  3. Verfahren zum Implementieren von Datenschreiben nach Anspruch 2, wobei das Lesen des Datenblocks aus der vorabgerufenen Lesedatenregion aus dem PCM Lesen einer gesamten Partition des PCM umfasst, als Reaktion auf die empfangene Schreibanforderung
  4. Verfahren zum Implementieren von Datenschreiben nach Anspruch 1, umfassend Empfangen einer Leseanforderung aus der vorabgerufenen Lesedatenregion während der Schreiboperation, Durchführen der Leseanforderung aus der Cache-gespeicherten Datenkopie in den Controller, wodurch Leseunterbrechung während der Datenschreiboperation verhindert wird.
  5. Verfahren zum Implementieren von Datenschreiben nach Anspruch 4, umfassend Empfangen einer zweiten Leseanforderung aus der vorabgerufenen Lesedatenregion während der Schreiboperation, Durchführen der zweiten Leseanforderung aus der Cache-gespeicherten Datenkopie in dem Controller, wodurch Leseunterbrechung während der Datenschreiboperation verhindert wird
  6. Vorrichtung zum Implementieren von Datenschreiben in Phasenänderungsspeicher (PCM), umfassend: einen Controller; wobei der Controller ein Datenschreiben beginnt; wobei der Controller einen Datenblock aus einer vorabgerufenen Lesedatenregion aus dem PCM vor dem Durchführen des Datenschreibens in den PCM liest; und wobei die Steuerung eine Cache-Kopie des Datenblocks für die Dauer der Datenschreiboperation behält
  7. Vorrichtung zum Implementieren von Datenschreiben nach Anspruch 6, umfassend auf einem nichtvergänglichen computerlesbaren Medium gespeicherten Steuercode, und wobei der Controller den Steuercode zum Implementieren von Datenschreiben verwendet.
  8. Vorrichtung zum Implementieren von Datenschreiben nach Anspruch 6, umfassend, dass der Controller eine Schreibanforderung empfängt und das Datenschreiben beginnt
  9. Vorrichtung zum Implementieren von Datenschreiben nach Anspruch 6, wobei das Lesen des Datenblocks aus der vorabgerufenen Lesedatenregion aus dem PCM durch den Controller umfasst, dass der Controller eine gesamte Partition aus dem PCM liest, als Reaktion auf die empfangene Schreibanforderung.
  10. Vorrichtung zum Implementieren von Datenschreiben nach Anspruch 6, umfassend, dass der Controller eine Leseanforderung aus der vorabgerufenen Lesedatenregion während der Schreiboperation empfängt und der Controller die Leseanforderung aus der Cache-gespeicherten Kopie in dem Controller durchführt, wodurch Leseunterbrechung während der Datenschreiboperation verhindert wird.
  11. Vorrichtung zum Implementieren von Datenschreiben nach Anspruch 10, wobei der Controller eine zweite Leseanforderung aus der vorabgerufenen Lesedatenregion während der Schreiboperation empfängt und der Controller die zweite Leseanforderung aus der Cache-gespeicherten Kopie in dem Controller durchführt, wodurch Leseunterbrechung während der Datenschreiboperation verhindert wird
  12. Datenspeicherungsvorrichtung, umfassend: einen Phasenänderungsspeicher (PCM); einen Controller zum Implementieren von Datenschreiben in den Phasenänderungsspeicher (PCM); wobei der Controller ein Datenschreiben beginnt; wobei der Controller einen Datenblock aus einer vorabgerufenen Lesedatenregion aus dem PCM vor dem Durchführen des Datenschreibens in den PCM liest; und wobei der Controller eine Cache-Kopie des Datenblocks für die Dauer der Datenschreiboperation behält.
  13. Datenspeicherungsvorrichtung nach Anspruch 12, umfassend auf einem nichtvergänglichen computerlesbaren Medium gespeicherten Steuercode, und wobei der Controller den Steuercode zur Implementierung von Datenschreiben verwendet.
  14. Datenspeicherungsvorrichtung nach Anspruch 12, umfassend, dass der Controller eine Schreibanforderung empfängt und das Datenschreiben beginnt.
  15. Datenspeicherungsvorrichtung nach Anspruch 12, wobei das Lesen des Datenblocks aus der vorabgerufenen Lesedatenregion aus dem PCM durch den Controller umfasst, dass der Controller eine gesamte Partition aus dem PCM liest, als Reaktion auf die empfangene Schreibanforderung.
  16. Datenspeicherungsvorrichtung nach Anspruch 12, umfassend, dass der Controller eine Leseanforderung aus der vorabgerufenen Lesedatenregion während der Schreiboperation empfängt und der Controller die Leseanforderung aus der Cache-gespeicherten Kopie in dem Controller durchführt, wodurch Leseunterbrechung während der Datenschreiboperation verhindert wird.
  17. Datenspeicherungsvorrichtung nach Anspruch 16, wobei der Controller eine zweite Leseanforderung aus der vorabgerufenen Lesedatenregion während der Schreiboperation empfängt und der Controller die zweite Leseanforderung aus der Cache-gespeicherten Kopie in dem Controller durchführt, wodurch Leseunterbrechung während der Datenschreiboperation verhindert wird.
DE102015008380.5A 2014-07-15 2015-06-29 Implementierung von verbesserter Leistungsfähigkeit mit Lesen vor Schreiben in Phasenänderungsspeicher, um Schreibabbrüche zu vermeiden Pending DE102015008380A1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US14/332,197 2014-07-15
US14/332,197 US9471227B2 (en) 2014-07-15 2014-07-15 Implementing enhanced performance with read before write to phase change memory to avoid write cancellations

Publications (1)

Publication Number Publication Date
DE102015008380A1 true DE102015008380A1 (de) 2016-01-21

Family

ID=53872226

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102015008380.5A Pending DE102015008380A1 (de) 2014-07-15 2015-06-29 Implementierung von verbesserter Leistungsfähigkeit mit Lesen vor Schreiben in Phasenänderungsspeicher, um Schreibabbrüche zu vermeiden

Country Status (6)

Country Link
US (1) US9471227B2 (de)
CN (1) CN105278871B (de)
AU (1) AU2015203828B2 (de)
DE (1) DE102015008380A1 (de)
FR (1) FR3023960B1 (de)
GB (1) GB2531105B (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110832590A (zh) * 2017-07-06 2020-02-21 阿里巴巴集团控股有限公司 在基于相变存储器的存储设备中减轻写入放大的方法和系统

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6458752B2 (ja) * 2016-03-04 2019-01-30 日本電気株式会社 ストレージ制御装置、ストレージシステム、ストレージ制御方法、および、プログラム
US9911494B1 (en) 2017-01-11 2018-03-06 Western Digital Technologies, Inc. Overlapping write schemes for cross-point non-volatile memory devices
US10068663B1 (en) * 2017-05-30 2018-09-04 Seagate Technology Llc Data storage device with rewriteable in-place memory

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7889544B2 (en) * 2004-04-05 2011-02-15 Super Talent Electronics, Inc. High-speed controller for phase-change memory peripheral device
US7471556B2 (en) 2007-05-15 2008-12-30 Super Talent Electronics, Inc. Local bank write buffers for accelerating a phase-change memory
US7237075B2 (en) * 2002-01-22 2007-06-26 Columbia Data Products, Inc. Persistent snapshot methods
US7269708B2 (en) * 2004-04-20 2007-09-11 Rambus Inc. Memory controller for non-homogenous memory system
US8068360B2 (en) 2007-10-19 2011-11-29 Anobit Technologies Ltd. Reading analog memory cells using built-in multi-threshold commands
TWI347607B (en) 2007-11-08 2011-08-21 Ind Tech Res Inst Writing system and method for a phase change memory
CN101673188B (zh) * 2008-09-09 2011-06-01 上海华虹Nec电子有限公司 一种固态硬盘的数据存取方法
JP2010198329A (ja) * 2009-02-25 2010-09-09 Nec Corp ストレージ装置、ストレージ管理方法及びストレージ管理プログラム
US8004884B2 (en) 2009-07-31 2011-08-23 International Business Machines Corporation Iterative write pausing techniques to improve read latency of memory systems
US8085584B1 (en) 2009-11-30 2011-12-27 Micron Technology, Inc. Memory to store user-configurable data polarity
KR20130107198A (ko) 2010-04-26 2013-10-01 모사이드 테크놀로지스 인코퍼레이티드 상변화 메모리에서의 기록 방식
EP2418584A1 (de) * 2010-08-13 2012-02-15 Thomson Licensing Verfahren und Vorrichtung zum Speichern von mindestens zwei Datenströmen in einer Anordnung von Speichern oder zum Lesen von mindestens zwei Datenströmen von einer Anordnung von Speichern
US8374040B2 (en) 2011-02-25 2013-02-12 International Business Machines Corporation Write bandwidth in a memory characterized by a variable write time
JP5759303B2 (ja) * 2011-08-11 2015-08-05 キヤノン株式会社 インプリント装置、それを用いた物品の製造方法
US20140317337A1 (en) 2011-12-30 2014-10-23 Leena K. Puthiyedath Metadata management and support for phase change memory with switch (pcms)
US8886880B2 (en) * 2012-05-29 2014-11-11 Dot Hill Systems Corporation Write cache management method and apparatus
US9552297B2 (en) * 2013-03-04 2017-01-24 Dot Hill Systems Corporation Method and apparatus for efficient cache read ahead
US9030482B2 (en) * 2012-11-09 2015-05-12 Intel Corporation Hybrid display frame buffer for display subsystem

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110832590A (zh) * 2017-07-06 2020-02-21 阿里巴巴集团控股有限公司 在基于相变存储器的存储设备中减轻写入放大的方法和系统
CN110832590B (zh) * 2017-07-06 2023-05-09 阿里巴巴集团控股有限公司 在基于相变存储器的存储设备中减轻写入放大的方法和系统

Also Published As

Publication number Publication date
AU2015203828A1 (en) 2016-02-04
US9471227B2 (en) 2016-10-18
FR3023960B1 (fr) 2020-11-20
FR3023960A1 (de) 2016-01-22
GB2531105B (en) 2016-10-19
GB201511206D0 (en) 2015-08-12
GB2531105A8 (en) 2016-05-18
AU2015203828B2 (en) 2017-04-13
CN105278871A (zh) 2016-01-27
CN105278871B (zh) 2019-05-07
GB2531105A (en) 2016-04-13
US20160018988A1 (en) 2016-01-21

Similar Documents

Publication Publication Date Title
DE112014006118B4 (de) Spekulatives Vorab-Holen von in einem Flash-Speicher gespeicherten Daten
DE102019116520A1 (de) Datenspeichersysteme und -verfahren für eine verbesserte datenumlagerung basierend auf lesepegelspannungen, die mit einer fehlerwiederherstellung verbunden sind
JP5002201B2 (ja) メモリシステム
DE102018105984A1 (de) Prioritätsbasierte interne Datenverschiebung
DE102017104158A1 (de) Gültigkeitsverfolgung für garbage collection
DE102015012566A1 (de) Mehrlagenkonzept für logische speicherungsverwaltung
DE102015008380A1 (de) Implementierung von verbesserter Leistungsfähigkeit mit Lesen vor Schreiben in Phasenänderungsspeicher, um Schreibabbrüche zu vermeiden
DE102013200032B4 (de) Herabstufen von partiellen Speicherspuren aus einem ersten Cachespeicher in einen zweiten Cachespeicher
DE102013109327A1 (de) Speichervorrichtung zum Verringern eines Schreibfehlers, ein System mit derselben und Verfahren davon
DE102008036822A1 (de) Verfahren zum Speichern von Daten in einem Solid-State-Speicher, Solid-State-Speichersystem und Computersystem
DE202010017667U1 (de) Datenspeichervorrichtung mit Flash-Speicherchips
TWI506422B (zh) 用來管理具有多通道、多途徑的記憶裝置之方法以及相關之記憶裝置及其控制器
DE112010003762B4 (de) Flash-Speicher-Steuereinheit
US10140024B2 (en) Data storage device and data reading method thereof
DE102016009807A1 (de) Korrelieren von physikalischen seitenadressen für soft-decision-dekodierung
CN103309820A (zh) 磁盘阵列缓存的实现方法
DE102008050308A1 (de) Verfahren und Vorrichtung zur Speicherzugriffsoptimierung
DE112014005266T5 (de) Verfahren und System zur Forwärtsreferenz-Protokollierung in einem peristenten Datenspeicher
CN106445405A (zh) 一种面向闪存存储的数据访问方法及其装置
DE102020102781A1 (de) Auswahl von massenspeicherungsvorrichtungs-streams zur speicherbereinigung auf der basis lokaler sättigung
DE102020200625A1 (de) Speichergerät und betriebsverfahren des speichergeräts
CN105183378A (zh) 自适应混合读/写缓存的方法
CN102831072A (zh) 闪存设备及其管理方法、数据读写方法及读写装置
CN106469123A (zh) 一种基于nvdimm的写缓存分配、释放方法及其装置
DE102020211544A1 (de) Steuerung, betriebsverfahren der steuerung und speichergerät mit derselben

Legal Events

Date Code Title Description
R082 Change of representative

Representative=s name: MEWBURN ELLIS LLP, DE

R081 Change of applicant/patentee

Owner name: WESTERN DIGITAL TECHNOLOGIES, INC. (N.D.GES.D., US

Free format text: FORMER OWNER: HGST NETHERLANDS B.V., AMSTERDAM, NL

R082 Change of representative

Representative=s name: MEWBURN ELLIS LLP, DE

R012 Request for examination validly filed
R016 Response to examination communication
R082 Change of representative

Representative=s name: MURGITROYD GERMANY PATENTANWALTSGESELLSCHAFT M, DE