FR3010229A1

FR3010229A1 - Capteur d'image avec bruit ktc reduit

Info

Publication number: FR3010229A1
Application number: FR1358318A
Authority: FR
Inventors: Julien Michelot
Original assignee: Pyxalis SAS
Current assignee: Pyxalis SAS
Priority date: 2013-08-30
Filing date: 2013-08-30
Publication date: 2015-03-06
Anticipated expiration: 2033-08-30
Also published as: FR3010229B1; WO2015028672A1

Abstract

L'invention concerne les capteurs d'image électronique fonctionnant à partir de pixels actifs en technologie MOS. Chaque pixel comporte une photodiode (PHD) pour intégrer des charges produites par la lumière, un nœud de stockage de charges (NS) ayant une capacité intrinsèque par rapport à une masse commune, un transistor de transfert de charges (T1) pour transférer les charges de la photodiode vers le nœud de stockage, un transistor (T2) de réinitialisation du potentiel du nœud de stockage, un transistor de lecture (T4) pour lire le potentiel du nœud de stockage. On prévoit une capacité auxiliaire (CA) et un transistor auxiliaire (T6) connecté à la capacité auxiliaire. La capacité auxiliaire est mise en service pendant les phases de réinitialisation pour réduire le bruit kTC mais neutralisée pendant les phases de transfert de charges et de lecture du signal utile pour conserver un bon facteur de conversion charge-tension.

Description

CAPTEUR D'IMAGE AVEC BRUIT KTC REDUIT L'invention concerne les capteurs d'image électronique fonctionnant à partir de pixels actifs en technologie MOS. Les pixels actifs comprennent le plus souvent une photodiode transformant en charges électriques les photons reçus, et plusieurs transistors MOS permettant de contrôler la lecture de ces charges et leur conversion en tension électrique. Dans un capteur matriciel, les lignes de pixels sont adressées individuellement et les tensions issues des pixels sont appliquées à des conducteurs de colonne communs aux pixels d'une même colonne. Des circuits de lecture en pied de colonne permettent 1 0 d'échantillonner, pour chaque ligne de pixels adressée, les tensions présentes sur les colonnes. Les échantillons sont stockés dans des capacités du circuit de lecture. Les échantillons, ou des différences d'échantillons, sont ensuite convertis en numérique par un convertisseur analogique-numérique (par exemple un convertisseur pour chaque colonne 15 de pixels). Les pixels utilisant une photodiode comprennent généralement un premier transistor servant à transférer les charges de la photodiode vers un noeud de stockage de charges en vue de la lecture de ces charges, un transistor de réinitialisation permettant de rétablir le potentiel du noeud de 20 stockage de charges à une valeur de référence après une lecture des charges, un transistor de lecture qui est monté en suiveur de tension et dont la grille est reliée au noeud de stockage de charges pour établir sur sa source une tension représentant la tension de ce noeud, et enfin un transistor de sélection de ligne commandé par un conducteur de ligne pour sélectionner 25 toute une ligne de pixels et relier la sortie du transistor suiveur de chaque pixel au conducteur de colonne correspondant à ce pixel. Une des limitations des capteurs d'image est le bruit électronique qui résulte des opérations de lecture de charges. Ce bruit est particulièrement gênant pour la prise d'image à bas niveau de lumière ou à 30 très faible durée d'exposition, car il devient alors du même ordre de grandeur, voire même plus important que le signal utile représentant l'éclairement. 301022 9 2 Un type de bruit bien identifié est le bruit dit "bruit kTC" résultant de l'opération de réinitialisation du noeud de stockage contenant les charges représentant l'éclairement du pixel. Cette réinitialisation est faite en général par un transistor relié à la fois au noeud de stockage et à un potentiel de 5 référence fixe. La mise en conduction de ce transistor porte le noeud de stockage au potentiel de référence, ce qui vide les charges qui y sont contenues. L'interruption de la mise en conduction fige le potentiel du noeud au potentiel de référence mais avec un certain bruit thermique qui dépend des caractéristiques résistives et capacitives du transistor et du noeud de 10 stockage. Dans les capteurs qui fonctionnent en mode dit "rolling shutter" (ou obturation défilante) où les durées d'intégration de photons sont les mêmes pour toutes les lignes mais décalées dans le temps d'une ligne à l'autre, on sait réduire fortement ou éliminer ce bruit kTC en effectuant un 15 double échantillonnage corrélé véritable : on réinitialise le potentiel du noeud de stockage juste avant d'y transférer les charges utiles représentant l'éclairement et on fait une lecture différentielle : avant et après ce transfert. Mais il est beaucoup plus difficile de le faire dans les capteurs qui fonctionnent en mode d'obturation globale, dit "global shutter", où tous les 20 pixels subissent simultanément la même durée d'intégration de lumière, car on ne peut pas faire de lecture du niveau de réinitialisation avant de transférer les charges. L'invention a pour but de proposer une constitution de pixel et un mode de fonctionnement du pixel qui permettent une réduction du bruit kTC. 25 Les solutions précédemment proposées pour réduire le bruit kTC dans des pixels fonctionnant en mode de "global shutter" ont été les suivantes : W02006130443 et US2008210986 utilisent une structure de photodiode pincée ("pinned photodiode") masquée de la lumière comme 30 noeud de stockage de charges. Cette structure est encombrante. US5986297 et US2006102938 utilisent une grille de silicium polycristallin pour réaliser un noeud de stockage non capacitif lors de la réinitialisation sous cette grille. Mais cela nécessite une technologie à deux niveaux de silicium polycristallin pouvant se chevaucher et la sensibilité du 35 noeud de stockage à la lumière est élevée, ce qui est néfaste.

US20120175499 utilise deux capacités de stockage dans le pixel, l'une pour mémoriser un niveau de réinitialisation, l'autre un niveau utile. Cette technique occupe beaucoup de place dans le pixel en raison du nombre de transistors et de capacités nécessaires au fonctionnement.

W02010124289 utilise une capacité connectée en série en amont du transistor de lecture à l'intérieur du pixel. Cette capacité stocke le niveau de bruit de réinitialisation, mais elle nécessite un étage d'amplification supplémentaire à l'intérieur du pixel, donc deux transistors supplémentaires. Pour pallier les défauts des capteurs existant en ce qui concerne la réduction du bruit kTC lorsque ces capteurs fonctionnent en mode d'obturation globale, l'invention propose un capteur d'image à pixels actifs dans lequel chaque pixel comporte une photodiode pour intégrer des charges produites par la lumière, un noeud de stockage de charges ayant une capacité intrinsèque par rapport à une masse commune, un transistor de transfert de charges pour transférer les charges de la photodiode vers le noeud de stockage, un transistor de réinitialisation du potentiel du noeud de stockage, un transistor de lecture pour lire le potentiel du noeud de stockage, caractérisé en ce qu'il comprend en outre dans le pixel une capacité auxiliaire et un transistor auxiliaire connecté à la capacité auxiliaire, et dans le capteur des moyens de commande du transistor auxiliaire pour connecter la capacité auxiliaire au noeud de stockage d'une manière qui accroît la capacité totale du noeud de stockage pendant des instants de réinitialisation du potentiel du noeud de stockage mais pas pendant une opération de lecture du niveau de potentiel du noeud de stockage après une opération de transfert de charges de la photodiode vers le noeud de stockage. Ce qu'on appelle ici "instant de réinitialisation" est l'instant de la fin d'une impulsion qui rend conducteur le transistor de réinitialisation. En effet, c'est au moment où le transistor cesse d'être conducteur que le potentiel du noeud de stockage se fige et prend une valeur de réinitialisation qui dépend du bruit kTC. Lors de la réinitialisation du noeud de stockage de charges et du noeud de lecture, la réinitialisation se fait sur une capacité de plus grande valeur que si la capacité auxiliaire n'était pas présente. Cela réduit le bruit kTC de réinitialisation, et ceci d'autant plus que la capacité auxiliaire a une plus grande valeur. Mais pendant la phase de lecture du signal utile, on neutralise la capacité, c'est-à-dire qu'on l'élimine fonctionnellement, par le transistor auxiliaire, en série ou en parallèle avec la capacité selon le cas, qui la déconnecte ou qui la court-circuite pour assurer cette neutralisation ; la capacité de stockage des charges utiles diminue alors et le facteur de conversion charge-tension reprend une valeur normale, plus élevée et donc plus favorable à la lecture du signal utile. La valeur de la capacité auxiliaire est supérieure à la capacité du noeud de stockage et de préférence au moins quatre fois supérieure. Dans une mesure différentielle de charges, on effectue une réinitialisation du pixel en présence de la capacité auxiliaire avant de transférer les charges utiles de la photodiode vers le noeud de stockage, puis on transfère les charges de la photodiode, on fait une première mesure du niveau de potentiel du noeud de stockage après neutralisation de la capacité auxiliaire, puis on fait une nouvelle réinitialisation du potentiel du noeud de stockage et du noeud de lecture en présence de la capacité, et enfin on fait une deuxième mesure du niveau de potentiel du noeud de stockage, réinitialisé, à nouveau en l'absence de la capacité auxiliaire, et enfin on fait une conversion analogique-numérique de la différence entre les deux mesures.

Dans un premier mode de réalisation, la capacité auxiliaire est placée en série avec le transistor auxiliaire entre le noeud de stockage et la masse commune. La mise en service de la capacité est établie en rendant le transistor auxiliaire conducteur ; sa neutralisation est assurée par le blocage du transistor.

Dans un deuxième mode de réalisation, la capacité auxiliaire est placée en série entre le noeud de stockage et la grille du transistor de lecture et le transistor auxiliaire est placé en parallèle avec la capacité. Il y a alors un noeud de lecture, constitué par la grille du transistor de lecture, distinct du noeud de stockage au moment de la réinitialisation. La mise en service de la capacité est établie en bloquant la conduction du transistor, sa neutralisation est établie en rendant le transistor conducteur. Un deuxième transistor de réinitialisation, qui est un transistor de réinitialisation du potentiel du noeud de lecture, est prévu. Dans un troisième mode de réalisation, la capacité auxiliaire est 35 connectée d'un côté au noeud de stockage et de l'autre à un potentiel de référence par l'intermédiaire d'un deuxième transistor auxiliaire ; le premier transistor auxiliaire est placé en parallèle avec la capacité pour la laisser en service ou la court-circuiter ; le deuxième transistor auxiliaire relie la capacité au potentiel de référence. Dans ce cas, la grille du transistor de lecture est reliée directement au noeud de stockage. D'autres caractéristiques et avantages de l'invention apparaîtront à la lecture de la description détaillée qui suit et qui est faite en référence aux 10 dessins annexés dans lesquels : - la figure 1 représente un schéma électrique de constitution du pixel selon l'invention dans un premier mode de réalisation de l'invention ; - la figure 2 représente un chronogramme de fonctionnement du pixel ; 15 - la figure 3 représente un schéma électrique d'un deuxième mode de réalisation ; - la figure 4 représente un chronogramme de fonctionnement du pixel de la figure 3 ; - la figure 5 représente une variante de chronogramme de la figure 20 5 ; - la figure 6 représente un schéma électrique de pixel d'un troisième mode de réalisation ; - la figure 7 représente une modification possible de l'emplacement du transistor de sélection de ligne. 25 Le pixel de la figure 1 fait partie d'une matrice de lignes et colonnes de pixels d'un capteur d'image. Les pixels sont commandés par des moyens de commande généraux non représentés qui délivrent les séquences de signaux nécessaires à l'intégration de charges et à la lecture 30 des charges intégrées. Le pixel comporte une photodiode PHD, un noeud capacitif NS de stockage de charges, un transistor de transfert T1 entre la photodiode et le noeud de stockage pour transférer vers le noeud de stockage les charges photogénérées dans la photodiode. Le transistor T1 est mis en conduction 35 par un signal de commande TG commun à tous les pixels.

La photodiode est une photodiode dite "pinned", ou photodiode pincée, qui comporte, au-dessus d'une diffusion N dans une couche semiconductrice active P, une diffusion superficielle de type P+ reliée au potentiel zéro de la couche active. Le noeud de stockage NS est une diffusion flottante de type N dans la couche active de type P. Il a une capacité intrinsèque Cs par rapport à la masse, cette capacité étant représentée en tiretés sur la figure 1 car elle n'est pas un élément de circuit autonome distinct de la diffusion flottante elle-même et des éléments qui l'entourent.

Un transistor de réinitialisation T2 est relié entre le noeud de stockage et un potentiel de référence constant Vref, permettant de réinitialiser le potentiel du noeud de stockage avant une prochaine lecture de signal. La réinitialisation est faite par un signal de commande RST qui rend conducteur les transistors de réinitialisation de la ligne de pixels pour porter les noeuds de stockage NS à ce potentiel Vref, au bruit kTC près. Le potentiel de réinitialisation Vref peut être le potentiel d'alimentation générale Vdd de la matrice. Un autre transistor de réinitialisation T3 permet de réinitialiser globalement le potentiel de toutes les photodiodes de la matrice de pixels. Il est connecté entre la photodiode et le potentiel Vdd. Sa mise en conduction est commandée par un signal de réinitialisation globale GR. La réinitialisation vide toutes les charges contenues dans la photodiode avant une nouvelle période d'intégration de charges. L'intégration de charges sous l'influence de la lumière commence à la fin du signal GR.

Le circuit de lecture interne au pixel comprend essentiellement un transistor de lecture T4, dont le drain est porté à une source de potentiel (qui peut être Vdd et on considérera dans la suite pour simplifier que c'est le potentiel Vdd). La grille du transistor de lecture constitue un noeud capacitif qu'on appellera noeud de lecture NL. La capacité intrinsèque CL de ce noeud est principalement la capacité entre la grille et la couche active de silicium sous la grille. La source du transistor de lecture est reliée à un conducteur de colonne COL commun à tous les pixels d'une même colonne. On prévoit en général un transistor de sélection de ligne T5 entre la source du transistor de lecture et le conducteur de colonne, ce transistor n'étant rendu conducteur que lors des opérations de lecture d'une ligne de pixels. Il est rendu conducteur par un signal de sélection de ligne SEL; l'indice i correspondant à une ligne de rang i dans la matrice. On a représenté symboliquement une source de courant SC reliée au conducteur de colonne. Cette source de courant commune à tous les pixels n'est active que pendant les opérations de lecture et sert à tirer du courant de la source du transistor de lecture T4 pour faire fonctionner ce dernier en suiveur de tension lors d'une opération de lecture. Dans cette opération, le transistor T4 reporte sur le conducteur de colonne un potentiel représentant le potentiel du noeud de lecture.

Le noeud de stockage capacitif NS est, dans cet exemple de réalisation de l'invention, directement relié au noeud de lecture capacitif NL. On a cependant distingué ces deux noeuds sur la figure 1 par analogie avec d'autres figures. Une capacité auxiliaire CA est reliée en série avec un transistor auxiliaire T6 entre le noeud de stockage et la masse commune. Elle est constituée par un élément de circuit autonome qui peut être connecté ou déconnecté du noeud de stockage par le transistor T6 indépendamment des capacités intrinsèques Cs et CL qui, elles, ne peuvent pas être déconnectées. Le transistor T6 est commandé par un signal SHT.

Cette capacité CA a une valeur significativement supérieure à la capacité intrinsèque du noeud de stockage et même à la somme des capacités intrinsèques du noeud de stockage et du noeud de lecture ; de préférence, la somme des capacités CA, Cs et CL est au moins trois ou quatre fois supérieure à la somme CS+CL.

Le fonctionnement de ce pixel est globalement le suivant : Après l'impulsion de réinitialisation globale GR des photodiodes de la matrice, la photodiode intègre des charges sous l'effet de l'éclairement. Avant la fin de la durée d'intégration, on fait en sorte que la capacité auxiliaire soit mise en service, connectée au noeud de stockage, par mise en conduction du transistor auxiliaire T6. On effectue alors l'opération de réinitialisation du noeud de stockage et du noeud de lecture. La réinitialisation proprement dite est considérée comme effectuée à l'instant où le transistor T2 cesse d'être 35 conducteur après avoir été mis en conduction. Le bruit de réinitialisation du noeud de stockage NS, en termes de valeur de potentiel, peut être considéré comme étant Vbs = [kT/(Cs + CL + CA)]1/2 car les capacités CS, CL et CA peuvent être considérées comme étant en parallèle du point de vue dynamique vues du noeud de stockage à l'instant de la réinitialisation du noeud de stockage. T est la température absolue, k est la constante de Boltzmann. On voit que le bruit de réinitialisation du noeud de stockage, exprimé en tension sur ce noeud est d'autant plus faible que la capacité CA est grande. Le potentiel du noeud de stockage est donc réinitialisé avec un 10 bruit faible grâce à la présence de la capacité CA. On procède ensuite au transfert des charges de la photodiode vers le noeud de stockage : on bloque d'abord le transistor T6 pour déconnecter la capacité auxiliaire CA, pour neutraliser son influence sur la capacité globale du noeud de stockage. Le pixel se trouve alors avec un 15 facteur de conversion charge-tension normal (celui d'un pixel standard), résultant de la somme Cs + CL, alors que ce facteur de conversion serait beaucoup plus faible si la capacité auxiliaire restait connectée entre le noeud de stockage et la masse commune. On transfère alors les charges de la photodiode vers le noeud de 20 stockage et on lit ces charges à l'aide du transistor de lecture. Le transistor de lecture reporte le potentiel du noeud de stockage sur le conducteur de colonne. La lecture se fait par échantillonnage du potentiel du conducteur de colonne dans un circuit d'échantillonnage extérieur au pixel (en général en pied de chaque colonne). Un convertisseur analogique-numérique utilise cet 25 échantillon. Ainsi, la réinitialisation avec la capacité auxiliaire CA en service suivie de la lecture avec la capacité auxiliaire hors service permet de bénéficier à la fois d'un bruit kTC réduit et d'un facteur de conversion non réduit. 30 Dans le cas général on effectuera une conversion analogique- numérique d'une mesure différentielle et non pas d'une mesure simple du potentiel du noeud de stockage. Dans ce cas, après l'échantillonnage du potentiel du conducteur de colonne, on fait une deuxième opération de réinitialisation comme indiqué ci-dessus (avec la capacité auxiliaire en 35 service) puis un échantillonnage du potentiel du conducteur de colonne (la capacité auxiliaire reste de préférence en service cette fois). Le convertisseur analogique-numérique utilise l'échantillon pris après le transfert de charges et l'échantillon pris après la deuxième réinitialisation et il convertit la différence entre ces échantillons. La lecture du signal utile et du signal de réinitialisation se fait ligne par ligne ; la réinitialisation peut se faire ligne par ligne ou globalement pour toute la matrice. On va maintenant détailler un chronogramme de fonctionnement du pixel de la figure 1.

La figure 2 représente un chronogramme avec des lignes respectives représentant les signaux GR, TG, SEL;, RST définis précédemment. Ce chronogramme est celui d'une lecture différentielle des signaux, qui est le mode de lecture préféré. Le signal GR définit, par son front de descente, le début d'une 15 période d'intégration Ti commune à tous les pixels. Le signal TG définit par son front de descente, la fin de la période d'intégration. Avant la fin de la période d'intégration, le capteur exécute une opération de réinitialisation pour tous les pixels à la fois. Cette opération se 20 fait à l'aide des signaux RST et SHT. Le signal SHT peut être au niveau bas (blocage du transistor T6) ou au niveau haut (mise en conduction du transistor T6) pendant la plus grande partie de la durée d'intégration ; il est représenté au niveau bas sur la figure 2 ; il doit impérativement être au niveau haut au moment des fronts de 25 descente des signaux RST, ces fronts représentant l'instant de réinitialisation proprement dit ; il doit être remis au niveau bas lors de l'opération de transfert de charges résultant de l'éclairement et lors de la lecture du signal utile sur le conducteur de colonne. Les signaux SHT et RST peuvent avoir des fronts de descente 30 simultanés ou différents ; ils ont de préférence des fronts de descente simultanés. Le signal TG au niveau haut est un bref signal qui transfère les charges photogénérées, de la photodiode vers le noeud de stockage. Il commence après la phase de réinitialisation globale ci-dessus et sa fin définit 35 la fin du temps d'intégration.

Le signal SEL; est le signal de sélection d'une ligne de pixel de rang i. La lecture des signaux se fait ligne par ligne et le signal SEL; définit quelle est la ligne lue, que ce soit pour la lecture du signal utile représentant les charges photogénérées ou pour la lecture du niveau de réinitialisation des pixels de la ligne. Les signaux de sélection des autres lignes, non représentés, se succèdent et ne se recouvrent pas. Le signal SEL; est activé pendant la lecture des charges utiles et pendant la lecture du niveau de réinitialisation. L' impulsion SEL;, postérieure au signal TG, autorise la lecture des charges utiles, en faisant fonctionner le transistor T4 en suiveur de tension pour reporter le potentiel du noeud de stockage sur le conducteur de colonne. Ce potentiel est échantillonné par un signal SHS dans un échantillonneurbloqueur en pied de colonne. Pendant ce temps, le signal SHT est impérativement au niveau bas, ce qui déconnecte la capacité auxiliaire.

Une deuxième opération de réinitialisation est effectuée par les signaux RST et SHT. Elle est semblable à la première : le signal SHT est en principe resté au niveau bas après l'opération de lecture des charges utiles ; il doit impérativement être au niveau haut au moment du front de descente du deuxième signal RST. Il reste au niveau haut lors de l'opération de lecture du niveau de réinitialisation sur le conducteur de colonne pendant le signal SEL;. Cette lecture est faite postérieurement au deuxième créneau RST. Un échantillonnage du niveau de réinitialisation, par un signal SHR, est fait en pied de colonne après le deuxième créneau RST et pendant le créneau SEL;.

La figure 3 représente un deuxième mode de réalisation de l'invention. Les éléments principaux du pixel ne seront pas décrits à nouveau, seules les différences avec la figure 1 seront expliquées. Le noeud de stockage capacitif NS est ici relié au noeud de lecture capacitif NL par la capacité auxiliaire CA. Cette capacité peut être court- circuitée par le transistor auxiliaire T6 pour la neutraliser, c'est-à-dire ici pour la remplacer par une connexion habituelle directe entre le noeud de stockage et le noeud de lecture. Le signal de commande de mise en conduction de ce transistor est un signal SHT. Contrairement au pixel de la figure 1, le signal SHT est au niveau haut pour neutraliser la capacité (en la court-circuitant) et au niveau bas pour l'activer. La valeur de la capacité CA est au moins quatre fois supérieure à la capacité CL et à la valeur de la capacité Cs. Le potentiel du noeud de stockage est réinitialisé par le transistor T2 commandé par un signal RSTa. Par ailleurs, le potentiel du noeud de 5 lecture NL peut être réinitialisé par un autre transistor de réinitialisation T7 commandé par un signal RSTb. Ce transistor de réinitialisation du noeud de lecture est relié entre le noeud de lecture et un potentiel de référence égal à Vref. Ce signal commande la mise en conduction du transistor T7 pour mettre le noeud de lecture au potentiel Vref, au bruit kTC près, de la même 10 manière que le signal RSTa commande la mise en conduction du transistor T2 pour mettre le noeud de stockage au potentiel Vref. Le fonctionnement de ce pixel est globalement le même que celui qui a été décrit en référence aux figures 1 et 2, avec la différence suivante : 15 au lieu que la capacité CA soit mise en service par la mise en conduction du transistor auxiliaire T6, elle est mise en service par le blocage du transistor T6 et mise hors service par la mise en conduction du transistor T6. Les noeuds de stockage et de lecture sont réinitialisés séparément par des signaux RSTa et RSTb, aussi bien lors de la première réinitialisation 20 (avant la fin de la durée d'intégration T;) que lors de la deuxième réinitialisation après la lecture des charges photogénérées au moment du créneau SEL;, Le chronogramme de la figure 4 décrit cette réinitialisation. Les créneaux RSTa et RSTb peuvent être simultanés ou non. 25 Leurs fronts de descente sont de préférence simultanés. Pendant ces fronts de descente simultanés ou non simultanés, le signal SHT doit être au niveau bas pour que la capacité CA soit en service. Son niveau pendant la durée d'intégration qui précède cette première réinitialisation est indifférent. Il est remis au niveau haut pour neutraliser la capacité CA lors de l'opération de 30 transfert de charges résultant de l'éclairement (créneau TG) et lors de la lecture du signal utile sur le conducteur de colonne. La lecture du signal utile a lieu pendant le signal de sélection SEL; ; un signal d'échantillonnage SHS, non représenté sur la figure 4 mais analogue à celui de la figure 2, est émis dans le circuit d'échantillonnage en pied de colonne pendant le créneau 35 SEL;.

Comme pour le pixel de la figure 1, une deuxième opération de réinitialisation est effectuée par des deuxièmes signaux RSTa, RSTb, et SHT. Elle est semblable à la première : - les deuxièmes signaux RSTa et RSTb peuvent avoir des fronts de montée simultanés ou différents ; ils ont de préférence des fronts de descente simultanés ; - le signal SHT est en principe resté au niveau haut après l'opération de lecture des charges utiles ; il doit impérativement être au niveau bas pour activer la capacité auxiliaire au moment des fronts de descente des deuxièmes signaux RSTa et RSTb, que ceux-ci soient simultanés ou non. Il reste de préférence au niveau bas pendant la lecture du niveau de réinitialisation du noeud de stockage ; la lecture du niveau de réinitialisation a lieu pendant le créneau du signal de sélection SEL; ; un signal d'échantillonnage SHR, non représenté sur la figure 4 mais analogue à celui de la figure 2, est émis dans le circuit d'échantillonnage en pied de colonne pendant le créneau SEL;. Comme dans le fonctionnement du pixel de la figure 1, la capacité équivalente du noeud de stockage et du noeud de lecture au moment des réinitialisations a pour valeur à peu près la somme des capacités Cs, CL et CA, cette dernière pouvant être considérée comme étant en parallèle avec les capacités Cs et CL du fait qu'au moment de la réinitialisation la capacité CA a une armature au potentiel fixe Vref. Inversement, au moment du transfert de charges et de la lecture du signal utile, la capacité qui stocke les charges utiles n'est plus que Cs + CL, le facteur de conversion charge-tension devenant significativement plus élevé que si la capacité CA était toujours présente. On remarque que les transistors de réinitialisation T2 et T7 sont reliés au même potentiel de référence Vref. Ce potentiel de référence peut être fourni soit par deux alimentations séparées mais identiques, soit par la même alimentation comme cela apparaît sur la figure 3. Si c'est par la même alimentation, il est préférable que les créneaux de niveau haut de RSTa et RSTb soient disjoints plutôt que recouvrants.

Cette variante est représentée dans le chronogramme de la figure 5. On y voit deux créneaux disjoints RSTa et RSTb, aussi bien lors de la première réinitialisation que lors de la deuxième.

La figure 6 représente un troisième mode de réalisation de l'invention, dérivé du deuxième mode. La capacité auxiliaire CA a ici une armature reliée au noeud de stockage et une autre armature qui n'est reliée qu'au transistor T7 mais pas au noeud de lecture ; le transistor T7 est ici un deuxième transistor auxiliaire servant à relier au potentiel Vref cette autre 1 0 armature. Le noeud de lecture et le noeud de stockage sont directement reliés, comme à la figure 1, mais le deuxième transistor auxiliaire T7 n'est pas relié au noeud de lecture. Le premier transistor auxiliaire T6, en parallèle avec la capacité CA et commandé par un signal SHT, met la capacité CA en service (transistor bloqué, SHT au niveau bas) ou hors service (transistor 15 conducteur, SHT au niveau haut, capacité CA court-circuitée). Le chronogramme temporel est le même qu'aux figures 4 et 5, selon que les potentiels d'alimentation Vref sont founis par une source d'alimentation ou par deux sources d'alimentation indépendantes. Les signaux RSTa et RSTb servent respectivement à rendre conducteurs les transistors T2 et T7 comme 20 à la figure 3. Le premier transistor auxiliaire T6 est rendu conducteur par les moyens de commande pendant une opération de lecture du niveau de potentiel du noeud de stockage après une opération de transfert de charges de la photodiode vers le noeud de stockage mais pas pendant des instants de réinitialisation du potentiel du noeud de stockage. Le deuxième transistor 25 auxiliaire T7 est rendu conducteur à l'instant de réinitialisation du noeud de stockage par le transistor de réinitialisation T2. Dans ce qui précède on a considéré que le transistor de sélection de ligne T5 était connecté entre la source du transistor de lecture T4 et le 30 conducteur de colonne COL. Cependant, ce transistor T5 pourrait être connecté entre le drain du transistor de lecture et le potentiel d'alimentation Vref (ou un autre potentiel d'alimentation Vdd) qui alimente le transistor de lecture. La figure 7 représente cette solution dans le deuxième mode de réalisation (capacité en série entre le noeud de stockage et le noeud de 35 lecture). La même solution peut être utilisée pour les autres modes.

La capacité auxiliaire CA doit avoir une valeur aussi élevée que possible pour permettre une réduction significative du bruit kTC, mais elle ne doit pas réduire l'ouverture du pixel ; elle doit donc avoir une surface aussi réduite que possible. On utilisera de préférence une capacité réalisée par une grille de silicium polycristallin sur un oxyde de silicium mince recouvrant une portion de la couche active de silicium de type P dans laquelle est formée la matrice de photodiodes. Cette capacité est ainsi faite selon la même technologie que les grilles des transistors des pixels.10

Claims

REVENDICATIONS1. Capteur d'image à pixels actifs dans lequel chaque pixel comporte une photodiode (PHD) pour intégrer des charges produites par la lumière, un noeud de stockage de charges (NS) ayant une capacité intrinsèque par rapport à une masse commune, un transistor de transfert de charges (T1) pour transférer les charges de la photodiode vers le noeud de stockage, un transistor (T2) de réinitialisation du potentiel du noeud de stockage, un transistor de lecture (T4) pour lire le potentiel du noeud de stockage, caractérisé en ce qu'il comprend en outre dans le pixel une capacité auxiliaire (CA) et un transistor auxiliaire (T6) connecté à la capacité auxiliaire, et dans le capteur des moyens de commande du transistor auxiliaire pour connecter la capacité auxiliaire au noeud de stockage d'une manière qui accroît la capacité totale du noeud de stockage pendant des instants de réinitialisation du potentiel du noeud de stockage mais pas pendant une opération de lecture du niveau de potentiel du noeud de stockage après une opération de transfert de charges de la photodiode vers le noeud de stockage.
2. Capteur d'image selon la revendication 1, caractérisé en ce que la capacité auxiliaire est en série avec le transistor auxiliaire, cet ensemble en série étant placé entre le noeud de stockage (NS) et une masse commune, le transistor auxiliaire (T6) étant rendu conducteur par les moyens de commande pendant des instants de réinitialisation du potentiel du noeud de stockage mais pas pendant une opération de lecture du niveau de potentiel du noeud de stockage après une opération de transfert de charges de la photodiode vers le noeud de stockage.
3. Capteur d'image selon la revendication 1, caractérisé en ce que la capacité auxiliaire est en série entre le noeud de stockage (NS) et un noeud de lecture (NL) constitué par la grille du transistor de lecture (T4), le transistor auxiliaire (T6) étant placé en parallèle sur la capacité, le transistor auxiliaire étant rendu conducteur par les moyens de commande pendant une opération de lecture du niveau de potentiel du noeud de stockage après uneopération de transfert de charges de la photodiode vers le noeud de stockage mais pas pendant des instants de réinitialisation du potentiel du noeud de stockage.
4. Capteur d'image selon la revendication 3, caractérisé en ce qu'il est prévu un transistor (T7) de réinitialisation du potentiel du noeud de lecture (NL), et en ce que les moyens de commande établissent des fronts de descente simultanés de signaux de commande de mise en conduction du transistor de réinitialisation du noeud de lecture et du transistor de réinitialisation du noeud de stockage.
5. Capteur d'image selon la revendication 4, caractérisé en ce que les deux transistors de réinitialisation sont reliés à deux sources de potentiel d'alimentation de même valeur mais distinctes.
6. Capteur d'image selon la revendication 1, caractérisé en ce que la capacité auxiliaire (CA) est connectée d'un côté au noeud de stockage et de l'autre à un potentiel de référence par l'intermédiaire d'un deuxième transistor auxiliaire (T7, figure
7), le premier transistor auxiliaire (T6) étant placé en parallèle avec la capacité auxiliaire et étant rendu conducteur par les moyens de commande pendant une opération de lecture du niveau de potentiel du noeud de stockage après une opération de transfert de charges de la photodiode vers le noeud de stockage mais pas pendant des instants de réinitialisation du potentiel du noeud de stockage, et le deuxième transistor auxiliaire étant rendu conducteur à l'instant de réinitialisation du noeud de stockage par le transistor de réinitialisation (T2). 7. Capteur d'image selon l'une des revendications 1 à 6, caractérisé en ce que la capacité auxiliaire a une valeur supérieure à la 30 capacité du noeud de stockage.