FR3003685A1 - Procede de modification localisee des contraintes dans un substrat du type soi, en particulier fd soi, et dispositif correspondant - Google Patents

Procede de modification localisee des contraintes dans un substrat du type soi, en particulier fd soi, et dispositif correspondant Download PDF

Info

Publication number
FR3003685A1
FR3003685A1 FR1352535A FR1352535A FR3003685A1 FR 3003685 A1 FR3003685 A1 FR 3003685A1 FR 1352535 A FR1352535 A FR 1352535A FR 1352535 A FR1352535 A FR 1352535A FR 3003685 A1 FR3003685 A1 FR 3003685A1
Authority
FR
France
Prior art keywords
silicon
film
zone
substrate
constrained
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
FR1352535A
Other languages
English (en)
Other versions
FR3003685B1 (fr
Inventor
Frederic Boeuf
Olivier Weber
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
STMicroelectronics Crolles 2 SAS
Commissariat a lEnergie Atomique et aux Energies Alternatives CEA
Original Assignee
Commissariat a lEnergie Atomique CEA
STMicroelectronics Crolles 2 SAS
Commissariat a lEnergie Atomique et aux Energies Alternatives CEA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Commissariat a lEnergie Atomique CEA, STMicroelectronics Crolles 2 SAS, Commissariat a lEnergie Atomique et aux Energies Alternatives CEA filed Critical Commissariat a lEnergie Atomique CEA
Priority to FR1352535A priority Critical patent/FR3003685B1/fr
Priority to US14/220,542 priority patent/US9653538B2/en
Priority to EP14160802.6A priority patent/EP2782119B1/fr
Publication of FR3003685A1 publication Critical patent/FR3003685A1/fr
Application granted granted Critical
Publication of FR3003685B1 publication Critical patent/FR3003685B1/fr
Priority to US15/483,299 priority patent/US10381478B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7842—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate
    • H01L29/7847—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate using a memorization technique, e.g. re-crystallization under strain, bonding on a substrate having a thermal expansion coefficient different from the one of the region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02422—Non-crystalline insulating materials, e.g. glass, polymers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02639—Preparation of substrate for selective deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76264—SOI together with lateral isolation, e.g. using local oxidation of silicon, or dielectric or polycristalline material refilled trench or air gap isolation regions, e.g. completely isolated semiconductor islands
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76264—SOI together with lateral isolation, e.g. using local oxidation of silicon, or dielectric or polycristalline material refilled trench or air gap isolation regions, e.g. completely isolated semiconductor islands
    • H01L21/76283—Lateral isolation by refilling of trenches with dielectric material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823807—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the channel structures, e.g. channel implants, halo or pocket implants, or channel materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/84—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being other than a semiconductor body, e.g. being an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1203—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/161—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table including two or more of the elements provided for in group H01L29/16, e.g. alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7838—Field effect transistors with field effect produced by an insulated gate without inversion channel, e.g. buried channel lateral MISFETs, normally-on lateral MISFETs, depletion-mode lateral MISFETs

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Thin Film Transistor (AREA)

Abstract

Dispositif comprenant un substrat du type silicium sur isolant comportant un film semi-conducteur (1) disposé sur une couche isolante (2) dite enterrée elle-même disposée sur un substrat support de silicium non contraint (3), le film semi-conducteur comportant au moins une première zone de film (10) comportant du silicium contraint en tension et au moins une deuxième zone de film (12) comportant du silicium relâché en tension, ladite couche isolante enterrée (2) comportant au moins une ouverture sous ladite au moins une deuxième zone de film (12), ladite ouverture comportant du silicium non contraint (31).

Description

Procédé de modification localisée des contraintes dans un substrat du type SOI, en particulier FD SOI, et dispositif correspondant L'invention concerne les circuits intégrés, et notamment les substrats du type silicium sur isolant (SOI : Silicon On Insulator), plus particulièrement les substrats du type silicium sur isolant totalement désertés (FD SOI : Fully Depleted Silicon On Insulator), partiellement contraints en vue de la co-intégration de transistors NMOS et PMOS. Lorsqu'un transistor NMOS présente un canal contraint en tension, la mobilité des porteurs augmente de même que le courant débité ce qui augmente ses performances. Par contre, un canal contraint en tension dégrade les performances d'un transistor PMOS notamment au niveau de la mobilité des trous qui diminue. Il existe aujourd'hui, dans des technologies dites « substrat massif », des techniques pour contraindre en tension les canaux des transistors NMOS. Il existe également des substrats du type SOI dans lesquels le film de silicium, qui repose sur la couche isolante enterrée supportée par un substrat support de silicium, par exemple un caisson, est déjà contraint en tension. Mais, si cela est avantageux pour la réalisation des transistors NMOS, cela présente un inconvénient pour la réalisation des transistors PMOS. Selon un mode de mise en oeuvre, il est proposé de modifier de façon locale les contraintes dans un substrat du type SOI initialement contraint en tension de façon à pouvoir y réaliser des transistors PMOS, et ce d'une façon compatible avec des films minces tels que ceux utilisés dans la technologie FD SOI. Selon un mode de mise en oeuvre, il est également proposé de rendre contraintes en compression, les parties du film semi-conducteur dans lesquelles seront réalisés les transistors PMOS. Selon un aspect, il est proposé un procédé de modification localisé des contraintes dans un substrat du type silicium sur isolant initialement contraint en tension ; un tel substrat comprend un film semi-conducteur de silicium initialement contraint en tension disposé sur une couche isolante dite enterrée elle-même disposée sur un substrat support de silicium non contraint ; le procédé comprend une formation d'au moins une ouverture dans le film de silicium initialement contraint et dans la couche isolante enterrée sous-jacente jusqu'à atteindre le substrat support de silicium non contraint, une épitaxie de silicium dans ladite au moins une ouverture à partir substrat support de silicium non contraint de façon à combler ladite au moins une ouverture, une amorphisation localisée d'une zone du film de silicium incluant ladite au moins une zone épitaxiée, une recristallisation de ladite au moins une zone amorphisée par une épitaxie en phase solide à partir de la partie de silicium non contraint située dans ladite au moins une ouverture et en contact avec la zone amorphisée, de façon à obtenir dans le film de silicium contraint au moins une zone localisée de film comportant du silicium relâché en tension. Ainsi, selon cet aspect, l'obtention de la zone localisée de silicium relâché en tension est obtenue par la combinaison d'une amorphisation localisée d'une zone du film de silicium et d'une recristallisation de cette zone à partir d'un germe de silicium qui se situe sous cette zone amorphisée, et plus précisément dans la partie de l'ouverture comblée par épitaxie située entre des portions de la couche isolante enterrée. Et, ceci est particulièrement intéressant pour des technologies SOI dans lesquelles le film de silicium peut être relativement fin, et tout particulièrement dans les technologies FD SOI dans lesquelles le film de silicium est particulièrement fin, typiquement de l'ordre de quelques nanomètres. En effet, dans ce cas, l'amorphisation localisée du film conduit à une amorphisation dans toute la profondeur et il est donc à ce moment-là nécessaire d'avoir sous cette zone amorphisée, un germe de silicium au contact de cette zone amorphisée pour permettre la recristallisation par épitaxie en phase solide.
Une technologie FD SOI offre des propriétés de faible consommation et de fonctionnement à très basse tension d'alimentation. Par ailleurs, dans le substrat support de silicium (un caisson par exemple) il est prévu de disposer des régions d'électrodes de commande enterrées, sous la couche isolante enterrée (BOX) de façon à pouvoir polariser également les canaux des transistors MOS réalisés dans le film semi-conducteur. Et, ces régions d'électrodes enterrées sont polarisées par l'intermédiaire de puits de contact reliant les caissons à la face supérieure du film.
Et, selon un mode de mise en oeuvre, chaque ouverture qui va permettre la recristallisation de la zone amorphisée correspondante, correspond à un puits destiné à permettre le contact avec substrat support de silicium (caisson par exemple). En d'autres termes, on peut avantageusement utiliser, pour définir des emplacements desdites ouvertures, le même masque que celui destiné à définir les emplacements de ces puits de contact. Il en résulte par conséquent une mise en oeuvre simplifiée du procédé. Selon un mode de mise en oeuvre, il est en outre particulièrement avantageux de former un alliage de silicium- germanium dans au moins une partie de ladite zone localisée relâchée en tension de façon à former une zone de film contraint en compression. Ceci va permettre d'améliorer encore les performances d'un transistor PMOS qui sera réalisé dans une telle zone de film comprimée.
Selon un autre aspect, il est également proposé un procédé de réalisation de transistor du type à canal N et de transistor de type à canal P, par exemple des transistors NMOS et PMOS, dans un substrat de type silicium sur isolant initialement contraint, comprenant une réalisation des transistors à canal P dans ladite au moins une zone localisée de silicium relâchée en tension obtenue par le procédé défini ci-avant ou dans la zone de film contrainte en compression obtenue par le procédé défini ci-avant, et une réalisation des transistors à canal N dans la ou les zones de film comportant du silicium contraint en tension.
Selon un autre aspect, il est proposé un dispositif comprenant un substrat du type silicium sur isolant, ledit substrat comportant un film semi-conducteur disposé sur une couche isolante dite enterrée elle-même disposée sur un substrat support de silicium non contraint, le film semi-conducteur comprenant au moins une première zone de film comportant du silicium contraint en tension et au moins une deuxième zone de film comportant du silicium relâché en tension, ladite couche isolante enterrée comportant au moins une ouverture sous ladite au moins une deuxième zone de film, ladite ouverture comportant du silicium non contraint. Le substrat peut être avantageusement du type silicium sur isolant totalement déserté. Par ailleurs, selon un mode de réalisation, au moins une partie de ladite au moins une deuxième zone de film peut comprendre un alliage de silicium-germanium de façon à former une partie de film contraint en compression. Le dispositif peut ainsi comprendre au moins un transistor NMOS réalisé dans et sur ladite au moins une première zone de film et au moins un transistor PMOS réalisé dans et sur ladite deuxième zone de film. D' autres avantages et caractéristiques de l' invention apparaîtront à l'examen de la description détaillée de modes de mise en oeuvre et de réalisation, nullement limitative, et des dessins annexés sur lesquels : les figures 1 à 16 ont trait à différents modes de mise en oeuvre du procédé selon l'invention et de réalisation d'un dispositif selon l'invention. Sur la figure 1, la référence DIS désigne un dispositif, par exemple une plaquette semi-conductrice (wafer) comportant une région inférieure, ou substrat support, 3 de silicium non contraint. Cette région 3 peut être par exemple un caisson. Cette région 3 peut généralement comprendre du silicium intrinsèque, c'est-à-dire non dopé. Cela étant, en pratique, il existe toujours un faible taux de dopants mais, lorsque ce taux de dopants est inférieur à 1015 atomes par cm3, on parle alors néanmoins de silicium intrinsèque. Cette région inférieure 3 de silicium est surmontée par une couche isolante enterrée 2 communément désignée par l'homme du métier sous la dénomination anglo-saxonne de « BOX ». Cette région isolante peut être par exemple formée de dioxyde de silicium. Au-dessus de cette couche isolante enterrée, se situe un film semi-conducteur 1 formé ici de silicium contraint en tension. On voit donc ici que le film 1 fait partie d'un substrat du type silicium sur isolant. Dans une technologie FD SOI, l'épaisseur de ce film 1 est de l'ordre de quelques nanomètres. Et, c'est dans ce film 1 que vont être réalisés des transistors NMOS et PMOS. On va maintenant décrire en se référant plus particulièrement aux figures 2 à 5, un mode de mise en oeuvre du procédé permettant de relâcher localement les contraintes en tension dans le film semiconducteur 1. A cet égard, comme illustré sur la figure 2, on forme dans le film 1 un orifice ou une ouverture 4, typiquement par une opération classique de gravure, qui se prolonge dans la couche isolante enterrée 2 pour déboucher sur la région inférieure 3 de silicium non contraint. On procède ensuite (figure 3) à une épitaxie classique et connue en soi 30 de silicium de façon à venir combler l'ouverture 4 par du silicium qui est cette fois-ci non contraint car ayant crû depuis la région 3 de silicium non contraint. On procède ensuite (figure 4) à une amorphisation localisée du film 1 dans une zone contenant au moins une partie de l'ouverture avec le silicium épitaxié, de façon à former une zone amorphisée 11 au contact du silicium épitaxié ayant comblé ladite ouverture. La définition de l'emplacement de cette zone s'effectue de façon classique par un masque et l'amorphisation comprend, de façon classique, un bombardement de la zone de silicium correspondante par des atomes, par exemple de l'argon ou du germanium.
A l'issue de cette amorphisation, le film 1 comporte par conséquent une zone amorphisée localisée 11 qui est en contact avec le silicium non contraint 31 résultant de l'épitaxie 30 et situé entre les portions de couche isolante 2.
Le film 1 comporte également de part et d'autre de cette zone amorphisée 11 une zone de film 10 formée de silicium contraint en tension. L'étape suivante (figure 5) comprend une recristallisation de la zone amorphisée 11 par une épitaxie en phase solide 50. Une telle épitaxie est connue par l'homme du métier sous l'acronyme anglo- saxon de « SPER » (« Solide Phase Epitaxy Regrowth »). Une telle épitaxie est obtenue à partir du germe de silicium non contraint 31 par chauffage, typiquement entre 400 et 1000°C pendant une durée pouvant varier entre une minute et une heure selon le volume de la zone amorphisée à recristalliser. L'homme du métier pourra à toutes fins utiles se référer, en ce qui concerne notamment des ordres de grandeurs des vitesses de recristallisation du silicium amorphisé à l'article suivant : « Substrate-orientation dependence of the epitaxial regrowth rate from Si-implanted amorphous Si », L.
Csepregi et al, J. Appl. Phys. 49(7), pp 3906-3911, July 1978 . A l'issue de cette recristallisation, le film 1 comporte une zone localisée 12 de film comportant du silicium relâché en tension, et une zone de film 10 comportant du silicium contraint en tension. On se réfère maintenant plus particulièrement aux figures 6 à 12 pour décrire une application de l'invention à la co-intégration de transistors NMOS et de transistors PMOS dans un substrat du type FD SOI. Plus précisément, comme illustré sur la figure 6, on souhaite réaliser les transistors NMOS dans la zone ZS1 du film 1 initialement contraint en tension et les transistors PMOS à l'extérieur de cette zone ZS1. On procède alors (figure 7) à la réalisation de deux ouvertures ou orifices 41 et 42 dans le film 1 et la couche isolante enterrée 2 débouchant dans la région inférieure de silicium (substrat support) 3, d'une façon analogue à ce qui a été décrit en référence à la figure 2. Il convient de noter ici que l'emplacement de ces deux ouvertures correspond aux deux emplacements des futurs puits de contact qui vont permettre de contacter le caisson inférieur 3 à partir de la face avant de façon à venir polariser les électrodes enterrées respectives qui seront formées par implantation sous la couche isolante 2. On procède ensuite, d'une façon analogue à ce qui a été décrit en référence à la figure 3, à une épitaxie de silicium à partir de la région 3 de façon à venir combler les ouvertures 41 et 42 avec du silicium non contraint 31 et 32 (figure 8). Puis, comme illustré sur la figure 9, on masque la zone de silicium contraint 10 du film 1, destiné à recevoir le ou les transistors NMOS, avec un bloc de résine 6 avant de procéder à l'amorphisation localisée du reste du film 1.
On obtient donc une zone amorphisée 11 en contact notamment avec le silicium non contraint 31. On procède ensuite (figure 10) à une recristallisation de la zone amorphisée 11 à partir notamment du silicium non contraint 31 de façon à former une zone localisée 12 de film comportant du silicium relâché en tension. On procède ensuite à la réalisation classique de zones d'isolation 7 du type tranchées peu profondes par exemple (en anglais STI), de façon à isoler électriquement les zones de film 10 et 12 et à délimiter les puits de contact 81 et 82 (figure 11) qui vont permettre la polarisation des électrodes enterrées (non représentées ici à des fins de simplification) depuis une face supérieure Fl du film 1. Comme illustré sur la figure 12, un ou plusieurs transistors NMOS TN sont réalisés dans la zone de film 10 comportant du silicium contraint en tension, les régions de source S et de drain D du ou des transistors étant réalisées par une épitaxie suivie d'une implantation de dopants, ou par une épitaxie de semi-conducteur (par exemple Silicium) dopée in-situ (par exemple Carbone ou Phosphore). Par ailleurs, le ou les transistors PMOS TP sont réalisés dans la zone de silicium relâchée en contrainte de tension 12. De la même façon que pour le NMOS TN, les régions de source S et drain D seront réalisé par implantation de dopants, ou par une épitaxie de semiconducteur (par exemple Silicium ou Silicium Germanium) dopée in-situ (par exemple Bore).
Bien entendu si la région 11 de silicium amorphisée est trop longue, il se peut que la recristallisation de cette zone soit incomplète. Dans ce cas on prévoira au préalable plusieurs orifices de « germination», sous cette grande zone amorphisée ce qui va conduire in fine à plusieurs zones 12 séparées par des puits de contact, dans lesquelles seront réalisés les transistors PMOS. Les figures 13 à 16 illustrent schématiquement une autre mise en oeuvre de l'invention prévoyant cette fois-ci la réalisation d'une zone localisée de film contraint en compression. Plus précisément, sur la structure illustrée sur la figure 10, on dépose une couche de masque dur 90 ainsi qu'un bloc de résine 91. On délimite ensuite par masquage, l'emplacement d'un orifice ou d'une ouverture 92 permettant de dégager la partie de la zone 12 de silicium relâchée en tension dans laquelle vont être réalisés les transistors PMOS.
On fait croître ensuite (figure 14) une couche 93 d'un alliage de silicium germanium. Une telle étape d'épitaxie de SiGe est classique et connue en soi. Puis, on procède à une étape de condensation de ce silicium germanium conduisant à une oxydation surfacique du silicium germanium et à une diffusion des atomes de germanium dans la couche de silicium sous jacente 12. Une telle étape de condensation, classique et connue en soi, s'effectue en chauffant le silicium germanium épitaxié par exemple à une température de 900°C à 1100°C pendant une durée de l'ordre de la seconde à quelques minutes.
A l'issue de cette étape de condensation, le dispositif DIS comporte une couche de silicium germanium contraint en compression surmonté d'une couche de dioxyde de silicium 94 (figure 15).
On procède ensuite (figure 16) à un retrait du masque dur 90 et de la couche de dioxyde de silicium 94 par un nettoyage classique, par exemple à l'aide d'acide fluorhydrique. Après réalisation des tranchées isolantes 7, on obtient donc un dispositif comportant dans la zone ZS1 un film de silicium contraint en tension 10 dans laquelle va pouvoir être réalisé le ou les transistors NMOS ainsi qu'un film 13 en silicium germanium contraint en compression, dans lequel va pouvoir être réalisé le ou les transistors PMOS.

Claims (9)

  1. REVENDICATIONS1. Procédé de modification localisée des contraintes dans un substrat du type silicium sur isolant initialement contraint en tension comprenant un film semi-conducteur de silicium initialement contraint en tension disposé sur une couche isolante dite enterrée elle-même disposée sur un substrat support de silicium non contraint, le procédé comprenant : une formation d'au moins une ouverture (4) dans le film (1) de silicium initialement contraint et dans la couche isolante enterrée sous-jacente (2) jusqu'à atteindre le substrat (3) de silicium non contraint, une épitaxie (30) de silicium dans ledit au moins une ouverture (4) à partir du substrat support (3) de silicium non contraint de façon à combler ladite au moins une ouverture, une amorphisation localisée d'une zone dudit film de silicium incluant ladite au moins une zone épitaxiée (31), et une recristallisation de ladite au moins une zone amorphisée (11) par une épitaxie en phase solide (50) à partir de la partie de silicium non contraint (31) située dans ledit au moins un orifice et en contact avec la zone amorphisée (11), de façon à obtenir dans le film (1) de silicium contraint au moins une zone localisée de film (12) comportant du silicium relâché en tension.
  2. 2. Procédé selon la revendication 1, dans lequel le substrat (1) est de type silicium sur isolant totalement déserté initialement contraint en tension.
  3. 3. Procédé selon la revendication 2, dans lequel ladite ouverture (41) est formée au niveau d'un puits (81) destiné à permettre un contact avec le substrat support de silicium depuis la face supérieure du film (1).
  4. 4. Procédé selon l'une des revendications précédentes, comprenant en outre une formation d'un alliage de silicium germanium (13) dans au moins une partie de ladite zone localisée relâchée entension, de façon à former une zone de film contraint en compression (13).
  5. 5. Procédé de réalisation de transistors du type à canal N et de transistors du type à canal P dans un substrat de type silicium sur isolant initialement contraint comprenant un film semi-conducteur de silicium initialement contraint en tension disposé sur une couche isolante dite enterrée elle-même disposée sur un substrat support de silicium non contraint, le procédé comprenant une réalisation des transistors à canal P dans ladite au moins une zone localisée de silicium relâché en tension (12) obtenue par le procédé selon l'une des revendications 1 à 3 ou dans la zone de film contrainte en compression (13) obtenue par le procédé selon la revendication 4, et une réalisation des transistors à canal N dans la ou les zones de film (10) comportant du silicium contraint en tension.
  6. 6. Dispositif comprenant un substrat du type silicium sur isolant comportant un film semi-conducteur (1) disposé sur une couche isolante (2) dite enterrée elle-même disposée sur un substrat support de silicium non contraint (3), le film semi-conducteur comportant au moins une première zone de film (10) comportant du silicium contraint en tension et au moins une deuxième zone de film (12) comportant du silicium relâché en tension, ladite couche isolante enterrée (2) comportant au moins une ouverture sous ladite au moins une deuxième zone de film (12), ladite ouverture comportant du silicium non contraint (31).
  7. 7. Dispositif selon la revendication 6, dans lequel le substrat (1) est du type silicium sur isolant totalement déserté.
  8. 8. Dispositif selon la revendication 6 ou 7, dans lequel au moins une partie de ladite au moins une deuxième zone de film comprend un alliage de silicium germanium de façon à former une partie de film contraint en compression (13).
  9. 9. Dispositif selon l'une des revendications 6 à 8, comprenant au moins un transistor NMOS (TN) disposé dans et sur ladite au moinsune première zone de substrat et au moins un transistor PMOS (TP) disposé dans et sur ladite deuxième zone de substrat.
FR1352535A 2013-03-21 2013-03-21 Procede de modification localisee des contraintes dans un substrat du type soi, en particulier fd soi, et dispositif correspondant Active FR3003685B1 (fr)

Priority Applications (4)

Application Number Priority Date Filing Date Title
FR1352535A FR3003685B1 (fr) 2013-03-21 2013-03-21 Procede de modification localisee des contraintes dans un substrat du type soi, en particulier fd soi, et dispositif correspondant
US14/220,542 US9653538B2 (en) 2013-03-21 2014-03-20 Method of localized modification of the stresses in a substrate of the SOI type, in particular FD SOI type, and corresponding device
EP14160802.6A EP2782119B1 (fr) 2013-03-21 2014-03-20 Procédé de modification localisée des contraintes dans un substrat du type soi, en particulier fd soi, et dispositif correspondant
US15/483,299 US10381478B2 (en) 2013-03-21 2017-04-10 Method of localized modification of the stresses in a substrate of the SOI type, in particular FD SOI type, and corresponding device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
FR1352535A FR3003685B1 (fr) 2013-03-21 2013-03-21 Procede de modification localisee des contraintes dans un substrat du type soi, en particulier fd soi, et dispositif correspondant

Publications (2)

Publication Number Publication Date
FR3003685A1 true FR3003685A1 (fr) 2014-09-26
FR3003685B1 FR3003685B1 (fr) 2015-04-17

Family

ID=48979879

Family Applications (1)

Application Number Title Priority Date Filing Date
FR1352535A Active FR3003685B1 (fr) 2013-03-21 2013-03-21 Procede de modification localisee des contraintes dans un substrat du type soi, en particulier fd soi, et dispositif correspondant

Country Status (3)

Country Link
US (2) US9653538B2 (fr)
EP (1) EP2782119B1 (fr)
FR (1) FR3003685B1 (fr)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9437680B1 (en) * 2015-03-31 2016-09-06 International Business Machines Corporation Silicon-on-insulator substrates having selectively formed strained and relaxed device regions
US9627536B2 (en) 2015-06-25 2017-04-18 International Busines Machines Corporation Field effect transistors with strained channel features
US9559120B2 (en) 2015-07-02 2017-01-31 International Business Machines Corporation Porous silicon relaxation medium for dislocation free CMOS devices
US9608068B2 (en) 2015-08-05 2017-03-28 International Business Machines Corporation Substrate with strained and relaxed silicon regions
US10205021B1 (en) * 2017-12-22 2019-02-12 Commissariat A L'energie Atomique Et Aux Energees Alternatives Method of fabrication of a semiconductor substrate having at least a tensilely strained semiconductor portion
FR3109838B1 (fr) 2020-04-30 2022-05-20 St Microelectronics Crolles 2 Sas Transistors contraints et mémoire à changement de phase
IT202000018130A1 (it) 2020-07-27 2022-01-27 St Microelectronics Srl Diodo in carburo di silicio con ridotta caduta di tensione, e relativo procedimento di fabbricazione

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050116290A1 (en) * 2003-12-02 2005-06-02 De Souza Joel P. Planar substrate with selected semiconductor crystal orientations formed by localized amorphization and recrystallization of stacked template layers
US20070281446A1 (en) * 2006-05-31 2007-12-06 Winstead Brian A Dual surface SOI by lateral epitaxial overgrowth
US20090108301A1 (en) * 2007-10-30 2009-04-30 International Business Machines Corporation Hybrid orientation semiconductor structure with reduced boundary defects and method of forming same

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3488730B2 (ja) * 1993-11-05 2004-01-19 株式会社ルネサステクノロジ 半導体集積回路装置
US6760200B2 (en) * 2000-11-24 2004-07-06 Alps Electric Co., Ltd. Spin-valve thin-film magnetic element suitable for track narrowing and thin-film magnetic head using the same
DE102004060961B4 (de) * 2004-12-17 2010-06-02 Advanced Micro Devices, Inc., Sunnyvale Verfahren zur Herstellung eines Hybridhalbleitersubstrats über einer vergrabenen Isolierschicht
US7432149B2 (en) * 2005-06-23 2008-10-07 Taiwan Semiconductor Manufacturing Company, Ltd. CMOS on SOI substrates with hybrid crystal orientations
US7586158B2 (en) * 2005-07-07 2009-09-08 Infineon Technologies Ag Piezoelectric stress liner for bulk and SOI
JP2007335573A (ja) * 2006-06-14 2007-12-27 Hitachi Ltd 半導体装置およびその製造方法
JP5132928B2 (ja) * 2006-12-25 2013-01-30 パナソニック株式会社 半導体装置
US7534674B2 (en) * 2007-04-19 2009-05-19 Freescale Semiconductor, Inc. Method of making a semiconductor device with a stressor
FR2915318B1 (fr) 2007-04-20 2009-07-17 St Microelectronics Crolles 2 Procede de realisation d'un circuit electronique integre a deux portions de couches actives ayant des orientations cristallines differentes
US8273617B2 (en) * 2009-09-30 2012-09-25 Suvolta, Inc. Electronic devices and systems, and methods for making and using the same
FR2975803B1 (fr) * 2011-05-24 2014-01-10 Commissariat Energie Atomique Circuit integre realise en soi comprenant des cellules adjacentes de differents types
FR2980035B1 (fr) * 2011-09-08 2013-10-04 Commissariat Energie Atomique Circuit integre realise en soi comprenant des cellules adjacentes de differents types
US9252208B1 (en) * 2014-07-31 2016-02-02 Stmicroelectronics, Inc. Uniaxially-strained FD-SOI finFET

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050116290A1 (en) * 2003-12-02 2005-06-02 De Souza Joel P. Planar substrate with selected semiconductor crystal orientations formed by localized amorphization and recrystallization of stacked template layers
US20070281446A1 (en) * 2006-05-31 2007-12-06 Winstead Brian A Dual surface SOI by lateral epitaxial overgrowth
US20090108301A1 (en) * 2007-10-30 2009-04-30 International Business Machines Corporation Hybrid orientation semiconductor structure with reduced boundary defects and method of forming same

Also Published As

Publication number Publication date
EP2782119A1 (fr) 2014-09-24
US9653538B2 (en) 2017-05-16
US10381478B2 (en) 2019-08-13
US20170213910A1 (en) 2017-07-27
EP2782119B1 (fr) 2021-03-31
US20150021692A1 (en) 2015-01-22
FR3003685B1 (fr) 2015-04-17

Similar Documents

Publication Publication Date Title
EP2782119B1 (fr) Procédé de modification localisée des contraintes dans un substrat du type soi, en particulier fd soi, et dispositif correspondant
EP2887384B1 (fr) Procédé amélioré de réalisation de blocs semi-conducteurs contraints sur la couche isolante d'un substrat semi-conducteur sur isolant
EP1638149B1 (fr) Procédé de fabrication d'un transistor à effet de champ à grille isolée à canal à hétérostructure
EP1837916A1 (fr) Procédé de réalisation d'un transistor à canal comprenant du germanium
FR2821483A1 (fr) Procede de fabrication d'un transistor a grille isolee et a architecture du type substrat sur isolant, et transistor correspondant
EP2562804B1 (fr) Procede de realisation d'un dispositif a transistors contraints par siliciuration des zones de source et de drain, et dispositif
EP1788635B1 (fr) Procédé de réalisation de transistor à double grilles auto-alignées par réduction de motifs de grille
EP2610915A1 (fr) Transistor et procédé de fabrication d'un transistor
FR3011119A1 (fr) Procede de realisation d'un transistor
WO2014037411A1 (fr) Procédé de réalisation de transistors fet
FR3041145A1 (fr) Procede de realisation d'une structure de canal de transistor en contrainte uni-axiale
EP2765599A1 (fr) Procédé de fabrication d'un transistor
FR2806833A1 (fr) Procede de fabrication d'un transistor mos a deux grilles, dont l'une est enterree, et transistor correspondant
EP2669939A1 (fr) Procédé de fabrication d'un circuit intégré ayant des tranchées d'isolation avec des profondeurs distinctes
EP2562803B1 (fr) Procédé de réalisation d'un dispositif à transistors contraints à l'aide d'une couche externe, et dispositif
EP1808890A1 (fr) Procédé de réalisation d'une couche monocristalline sur une couche diélectrique
FR2915318A1 (fr) Procede de realisation d'un circuit electronique integre a deux portions de couches actives ayant des orientations cristallines differentes
FR3036846A1 (fr) Procede d'isolation locale entre des transistors realises sur un substrat soi, en particulier fdsoi, et circuit integre correspondant
EP1407486B1 (fr) Procede de fabrication d'un transistor sur un substrat soi
FR2860919A1 (fr) Structures et procedes de fabrication de regions semiconductrices sur isolant
FR3035265A1 (fr) Procede de fabrication de transistors soi pour une densite d'integration accrue
FR3037714A1 (fr) Procede de realisation d'un contact sur une zone active d'un circuit integre, par exemple realise sur un substrat du type soi, en particulier fdsoi, et circuit integre correspondant
EP3671836B1 (fr) Circuit 3d dote d'une isolation mesa pour la zone de plan de masse
FR3050315B1 (fr) Transistor a overlap des regions d'acces maitrise
EP1746643B1 (fr) Procédé de réalisation d'un transistor MOS.

Legal Events

Date Code Title Description
PLFP Fee payment

Year of fee payment: 4

PLFP Fee payment

Year of fee payment: 5

PLFP Fee payment

Year of fee payment: 6

PLFP Fee payment

Year of fee payment: 7

PLFP Fee payment

Year of fee payment: 8

PLFP Fee payment

Year of fee payment: 9

PLFP Fee payment

Year of fee payment: 10

PLFP Fee payment

Year of fee payment: 11

PLFP Fee payment

Year of fee payment: 12