FR2996057A1 - Composant microelectronique et son procede de realisation - Google Patents
Composant microelectronique et son procede de realisation Download PDFInfo
- Publication number
- FR2996057A1 FR2996057A1 FR1359172A FR1359172A FR2996057A1 FR 2996057 A1 FR2996057 A1 FR 2996057A1 FR 1359172 A FR1359172 A FR 1359172A FR 1359172 A FR1359172 A FR 1359172A FR 2996057 A1 FR2996057 A1 FR 2996057A1
- Authority
- FR
- France
- Prior art keywords
- region
- mass
- gate
- etching
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004377 microelectronic Methods 0.000 title abstract description 11
- 238000004519 manufacturing process Methods 0.000 title description 7
- 239000000758 substrate Substances 0.000 abstract description 25
- 239000004065 semiconductor Substances 0.000 abstract description 16
- 239000010410 layer Substances 0.000 description 51
- 238000009434 installation Methods 0.000 description 32
- 238000005530 etching Methods 0.000 description 30
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 17
- 229910052710 silicon Inorganic materials 0.000 description 17
- 239000010703 silicon Substances 0.000 description 17
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 15
- 229920005591 polysilicon Polymers 0.000 description 15
- 238000000034 method Methods 0.000 description 13
- 238000009413 insulation Methods 0.000 description 6
- 238000005259 measurement Methods 0.000 description 4
- 239000002184 metal Substances 0.000 description 4
- 230000005669 field effect Effects 0.000 description 3
- 238000002955 isolation Methods 0.000 description 3
- 239000000725 suspension Substances 0.000 description 3
- 230000001133 acceleration Effects 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 230000005484 gravity Effects 0.000 description 2
- 230000002093 peripheral effect Effects 0.000 description 2
- PZSMUPGANZGPBF-UHFFFAOYSA-N 4-[5-(dithiolan-3-yl)pentanoylamino]butanoic acid Chemical compound OC(=O)CCCNC(=O)CCCCC1CCSS1 PZSMUPGANZGPBF-UHFFFAOYSA-N 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000010292 electrical insulation Methods 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 239000007792 gaseous phase Substances 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 239000002346 layers by function Substances 0.000 description 1
- WABPQHHGFIMREM-UHFFFAOYSA-N lead(0) Chemical compound [Pb] WABPQHHGFIMREM-UHFFFAOYSA-N 0.000 description 1
- 229940125389 long-acting beta agonist Drugs 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 238000002161 passivation Methods 0.000 description 1
- 239000012071 phase Substances 0.000 description 1
- 238000001020 plasma etching Methods 0.000 description 1
- 239000011241 protective layer Substances 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 125000006850 spacer group Chemical group 0.000 description 1
- 230000000930 thermomechanical effect Effects 0.000 description 1
- VPAYJEUHKVESSD-UHFFFAOYSA-N trifluoroiodomethane Chemical compound FC(F)(F)I VPAYJEUHKVESSD-UHFFFAOYSA-N 0.000 description 1
- IGELFKKMDLGCJO-UHFFFAOYSA-N xenon difluoride Chemical compound F[Xe]F IGELFKKMDLGCJO-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B81—MICROSTRUCTURAL TECHNOLOGY
- B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
- B81B7/00—Microstructural systems; Auxiliary parts of microstructural devices or systems
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B81—MICROSTRUCTURAL TECHNOLOGY
- B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
- B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
- B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
- B81C1/00134—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems comprising flexible or deformable structures
- B81C1/00182—Arrangements of deformable or non-deformable structures, e.g. membrane and cavity for use in a transducer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/84—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by variation of applied mechanical force, e.g. of pressure
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B81—MICROSTRUCTURAL TECHNOLOGY
- B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
- B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01P—MEASURING LINEAR OR ANGULAR SPEED, ACCELERATION, DECELERATION, OR SHOCK; INDICATING PRESENCE, ABSENCE, OR DIRECTION, OF MOVEMENT
- G01P15/00—Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration
- G01P15/02—Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration by making use of inertia forces using solid seismic masses
- G01P15/08—Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration by making use of inertia forces using solid seismic masses with conversion into electric or magnetic values
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01P—MEASURING LINEAR OR ANGULAR SPEED, ACCELERATION, DECELERATION, OR SHOCK; INDICATING PRESENCE, ABSENCE, OR DIRECTION, OF MOVEMENT
- G01P15/00—Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration
- G01P15/02—Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration by making use of inertia forces using solid seismic masses
- G01P15/08—Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration by making use of inertia forces using solid seismic masses with conversion into electric or magnetic values
- G01P15/12—Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration by making use of inertia forces using solid seismic masses with conversion into electric or magnetic values by alteration of electrical resistance
- G01P15/124—Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration by making use of inertia forces using solid seismic masses with conversion into electric or magnetic values by alteration of electrical resistance by semiconductor devices comprising at least one PN junction, e.g. transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B81—MICROSTRUCTURAL TECHNOLOGY
- B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
- B81B2201/00—Specific applications of microelectromechanical systems
- B81B2201/02—Sensors
- B81B2201/0228—Inertial sensors
- B81B2201/025—Inertial sensors not provided for in B81B2201/0235 - B81B2201/0242
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Pressure Sensors (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
Composant microélectronique comprenant un substrat semi-conducteur (1, 1a) ayant un côté supérieur (O) et un dos (R), une installation de masse (M) qui peut être dévié élastiquement sur le côté supérieur (O), une source (10) sur la masse (M), un drain (D1-D4) sur la masse (M), et une grille (20) suspendue au-dessus de la source (10) et le drain (D1-D4) sur un dispositif de chemins conducteurs (LBA) la grille est écartée de la masse (M) par un intervalle (100). Le dispositif (LBA) est accroché au côté supérieur (O) à la périphérie (P) de la masse (M) pour que la grille (20) reste fixe lorsque la masse (M) est déviée.
Description
Domaine de l'invention La présente invention se rapporte à un composant microélectronique et à son procédé de réalisation. Etat de la technique Les capteurs micromécaniques tels que par exemple des capteurs inertiels sont généralement réalisés avec des transducteurs capacitifs ou piézo-résistants. Dans la documentation on connaît depuis un certain temps des capteurs inertiels à grille mobile mais toutefois jusque de nos jours, aucun tel type de capteur n'existe sur le marché.
La raison est que le procédé de fabrication de l'élément transducteur, notamment la réalisation d'un procédé de coupe sacrificielle approprié et la disponibilité de couche CMOS avec des propriétés mécaniques ou thermomécaniques bien définies. Habituellement, en micromécanique, on utilise de l'oxyde de silicium comme couche sacrificielle. Toutefois, dans le cas des cap- teurs inertiels à grille mobile, la région de canal et les contacts source/drain sont ouverts et non protégés car lorsqu'on enlève la couche sacrificielle on enlève aussi nécessairement la mince couche d'oxyde de la grille. La région de canal serait alors dégagée sans être protégée et il en serait de même des jonctions PN entre source/drain et la région de canal. Comme résultat, on génère des états de surface qui perturbent la plage de fonctionnement du transistor à effet de champ ou produisent de la dérive et du bruit et ne permettent pas d'utiliser les éléments de capteur.
Le document EP 0 990 911 A 1 décrit un capteur micro- mécanique fondé sur l'effet de champ et son application ; sa région de grille est mobile par rapport à la région de source et la région de drain. Le document US 2009/0317930 Al décrit un procédé de réalisation d'une structure avec un élément qui peut être dévié, avec une couche sacrificielle hétérogène. Le document US 2011/0265574 Al décrit un système d'éléments micromécaniques fonctionnels et de dispositifs CMOS. Le document DE 10 2009 029 217 Al décrit un capteur inertiel avec un transistor à effet de champ dont l'électrode de grille est fixe et la région de canal est mobile.
Exposé et avantages de l'invention La présente invention a pour objet un composant microé- lectronique comprenant un substrat semi-conducteur ayant un côté supérieur et un dos, une installation de masse qui peut être déviée élas- tiquement sur le côté supérieur du substrat, au moins une région de source dans ou sur l'installation de masse, au moins une région de drain sur ou dans l'installation de masse et au moins une région de grille suspendue au-dessus de la région de source et la région de drain sur un dispositif de chemins conducteurs, cette région de grille étant écartée de l'installation de masse par un intervalle, le dispositif de che- mins conducteurs étant accroché au côté supérieur du substrat à la périphérie de l'installation de masse pour que la région de grille reste fixe lorsque l'installation de masse est déviée. L'invention a également pour objet un procédé de réalisa- tion d'un composant microélectronique consistant à utiliser un substrat semi-conducteur ayant un côté supérieur et un côté arrière ou dos, former une installation de masse qui peut être dévié élastiquement au côté supérieur du substrat, former au moins une région de source dans ou sur l'installation de masse, former au moins une région de drain dans ou sur l'installation de masse et former une région de grille sus- pendue à un dispositif de chemins conducteurs au-dessus de la région de source et de la région de drain, cette région de grille étant écartée de l'installation de masse par un espace intermédiaire, le dispositif de chemins conducteurs étant accroché au côté supérieur du substrat à la périphérie de l'installation de masse pour que la région de porte reste fixe lorsque l'installation de masse se déplace. Le procédé de réalisation selon l'invention permet une réalisation économique d'un capteur micromécanique intégré, notamment un élément de capteur MEMS avec des propriétés de couche, propres, et définies. Le procédé de réalisation aboutit à une surface de silicium pour l'essentiel fermée. En particulier, on réalise un composant MEMS méca- nique robuste par exemple dans un monocristal de silicium. Il n'y a plus de dépendance de contraintes, ou très peu de dépendance de con- traintes dans les couches CMOS et on a une dépendance définie de la température. L'invention évite un dépôt coûteux ou une liaison par transfert de couche MEMS épaisse. Ainsi on aboutit à des couches fonctionnelles plus épaisses avec une densité surfacique plus élevée et une réalisation économique. La surface périphérique fermée du silicium est disponible pour le procédé de commutation. L'installation de masse ou encore la masse inertielle peut avoir une densité massique élevée car il ne faut qu'un trou sacrificiel pour réaliser une gravure en contre-dépouille. L'idée de base de l'invention est que le composant MEMS comporte un transistor comme élément transducteur et la région de ca- nal, celle de source et celle de drain du transistor sont intégrées dans l'unité fonctionnelle mécanique mobile sous la forme de l'installation de masse ; la région de grille à laquelle est suspendue au dispositif de chemins conducteurs et cela de façon que la région de grille reste fixe alors que l'installation de masse est déviée. Le découplage mécanique de l'unité fonctionnelle mécanique mobile par rapport à son environnement est réalisé par les espaces intermédiaires avec la région de chemins conducteurs ou le substrat qui se trouve en dessous. Sur les côtés, l'espace intermédiaire est chevauché uniquement par une liaison mécanique souple et les lignes intégrées pardessus. L'espace intermédiaire entre la région de chemins con- ducteurs et l'unité fonctionnelle mécanique, mobile est de préférence limité vers le haut et vers le bas par des couches d'oxyde. De telles couches d'oxyde servent en même temps d'arrêt de gravure pendant la gravure de la couche sacrificielle et de passivation pour éviter des courants de fuite en surface, gênants. L'installation de masse qui peut être dévié élastiquement, sert par exemple à détecter des grandeurs de mesure inertielles telles que par exemple l'accélération et la vitesse de rotation. Selon un développement préférentiel, le dispositif de chemins conducteurs comporte un ensemble de plans de chemins conducteurs intégrés dans une couche d'isolation et reliés verticalement par des vias, la région de porte étant suspendue à au moins l'un des plans de chemins conducteurs. La suspension mécaniquement rigide de la région de porte sur les couches CMOS qui se trouvent en dessous est réalisée par exemple par des entretoises métalliques dans le plan supérieur du chemin conducteur. De tels emplacements métalliques doivent être gravés dans la couche sacrificielle par un procédé de gravure ce qui peut être pris en compte pour leur dimensionnement et celui des trous de gravure. Il existe une distance ou intervalle relativement grande par rapport aux couches sacrificielles pour que même pour des étapes de gravure, dirigées, on puisse avoir une gravure en contre-dépouille, incidente, gauche a des ions sans nécessiter de poste de gravure par des isotopes. Le plomb métallique ou le dispositif de chemins conducteurs assure par exemple par une grille de trous, la liaison rigide de la région de grille avec les couches CMOS sous-jacentes ainsi que le branchement électrique de la région de grille et de plus, le masque de gravure pour les oxydations.
Selon un autre développement préférentiel, les lignes de branchement électriques de la région de drain et/ou de la région de source traversent de manière isolée une première couche de polysilicium au-dessus de l'installation de masse, la région de drain et/ou la région de source restant reliées par leur pont de contact respectif aux lignes de branchement associées. De telles lignes de branchement élec- triques en polysilicium ont des courants de fuite très faible par rapport aux lignes de diffusion connues pour lesquelles l'isolation se fait par des jonctions PN. on peut en outre relier plusieurs transistors à l'unité fonctionnelle mécanique mobile sous la forme d'une installation de masse.
Selon un autre mode de réalisation préférentiel, les ponts de contact sont installés dans des trous correspondants de la couche d'isolation ce qui permet aux ponts de contact de suivre le mouvement de l'installation de masse. Selon un autre développement préférentiel, le dispositif comporte une région de source centrale avec un ensemble de régions de drain qui s'en écartent pour que lorsque l'installation de masse est déviée, on puisse avoir une commande différentielle des transistors appropriés. Une exploitation différentielle du signal de capteur lorsqu'on utilise deux transistors prévoit que la conductivité d'un transistor aug- mente alors que celle du second transistor diminue. L'exploitation des signaux peut alors se transformer par exemple de façon avantageuse par un pont de Wheatston ce qui permet d'avoir une grande précision. Le principe de la mesure différentielle peut se répercuter sur plusieurs transistors ce qui permet d'augmenter d'autant la précision.
Selon un autre développement préférentiel, l'installation de masse est reliée à la périphérie par une installation de ressort intégrée au substrat en étant reliée à la périphérie. De façon préférentielle, la liaison mécaniquement souple de l'installation de masse avec son substrat périphérique est réalisable pour un ressort monocristallin du substrat. Une telle suspension est bien définie sur le plan de ses carac- téristiques mécaniques. Selon un autre développement préférentiel, la région de grille a une région centrale d'où est issu un ensemble de doigts et chaque doigt forme une grille d'un transistor correspondant. Dans le cas d'un dispositif de transistor latéral, symétrique, formé de plusieurs transistors sur l'installation de masse, on aura une réduction encore meilleure du bruit. Dans ce cas on peut également utiliser un pont complet de Wheatston. Selon un autre développement préférentiel, les doigts sont parallèles et ont un intervalle et les canaux de transistor ont un second intervalle différent du premier. Lorsqu'on utilise une période latérale différente on peut appliquer le principe du vernier, pour une mesure particulièrement précise de la position relative de la grille rigide, à l'installation de masse. De façon avantageuse, le centre de gravité des canaux des transistors ainsi que les doigts de la grille coïncident en po- sition de repos. Selon un autre mode de réalisation préférentiel, la région de grille est réalisée dans une seconde couche de polysilicium en étant relié électriquement au dispositif de chemins conducteurs. Le compo- sant MEMS peut comporter par exemple deux plans de polysilicium et un plan métallique. Le plan inférieur de polysilicium sert de ligne d'alimentation des branchements de transistor comme région d'arrêt de gravure dans la région de grille d'oxyde et en ce que la couche sacrificielle est utilisée pour générer des intervalles dans la région de grille. Le plan supérieur de polysilicium sert alors d'électrode de grille et de couche sacrificielle pour générer l'espace intermédiaire enter la région de grille rigide et l'unité fonctionnelle mécanique, mobile. Selon un autre développement préférentiel, une autre couche d'isolation recouvre la région de drain et/ou la région de source et/ou la région de canal. Ce qui améliore l'isolation électrique. Dessins La présente invention sera décrite ci-après à l'aide d'exemples de réalisation de composants micromécaniques selon l'invention représentés dans les dessins annexés dans lesquels les mêmes éléments ou les éléments de mêmes fonctions portent les mêmes références. Ainsi : - les figures la, b sont des vues en coupe schématiques servant à décrire un composant microélectronique selon un premier mode réalisation de l'invention à savoir : * la figure la est une coupe verticale, et * la figure lb est une coupe essentiellement horizontale selon la ligne A, A' de la figure la, - les figures 2a-f sont des vues en coupe verticale, schématiques servant à décrire un procédé de réalisation du composant microélectronique selon le premier mode de réalisation de l'invention. - la figure 3 est une vue en coupe verticale schématique servant à décrire un composant micromécanique selon un second mode de réalisation de l'invention, et - la figure 4 est un extrait schématique d'une vue en coupe horizontale servant à décrire un composant microélectronique selon un troisième mode de réalisation de l'invention. Description de modes de réalisation de l'invention Les figures la), b) sont des vues en coupe schématiques servant à décrire un composant microélectronique selon un premier mode de réalisation de l'invention. La figure la) est une coupe verticale et la figure lb) est une coupe horizontale suivant la ligne A, A' de la figure la. Les figures la), b) montrent un composant microméca- nique constituant un capteur inertiel avec un canal mobile. La référence 1 se rapporte à un substrat semi-conducteur de silicium monocristallin ayant un côté supérieur 0 et un côté arrière ou dos R. Le substrat semi-conducteur au silicium 1 a une cavité K surmontée d'une installation de masse M qui peut être déviée élasti- quement. Cette installation de masse est reliée par une installation de ressort Fi, F2 composée d'un premier ressort de silicium Fi et d'un second ressort de silicium F2 réalisés comme structure dans le substrat semi-conducteur en silicium 1 ainsi qu'une périphérie P du substrat semi-conducteur 1. L'installation de masse M qui peut être déviée élas- tiquement est mobile dans la direction de la flèche B par exemple sous l'effet d'accélération appliquée de l'extérieur. Une région de source 10, commune est intégrée dans la région centrale de l'installation de masse M ; cette région de source est par exemple formée par le dopage appropriée du substrat semi- conducteur de silicium 1. De part et d'autre de la région de source 10 commune, il y a des régions de drain D1-D4 à savoir les régions de drain D1-D2 sur un côté et les régions de drain D3-D4 sur l'autre côté écartés de la région de source commune 10 avec dans la ligne de liaison respective des régions de canal K1-K4 correspondant à la région de drain commune. Au-dessus de la région de source 10, commune et des régions de drain D1-D4, une région de grille 20 est suspendue à un dispositif de chemins conducteurs LBA ; la région de grille est écartée de l'installation de masse M en laissant un espace intermédiaire 100.
Le dispositif de chemins conducteurs LBA comporte plu- sieurs plans de chemins conducteurs LB1-LB4 intégrés dans une couche d'isolation 3 en oxyde ; ces plans de chemins conducteurs sont reliés verticalement les uns aux autres par des orifices V. La région de grille 20 est accrochée dans la périphérie P de l'installation de masse M par le plan supérieur de chemins conducteurs LB4 et la couche d'isolation 3 de façon que lorsque l'installation de masse M est déviée, la région de grille 20 reste fixe ou immobile. Des grilles de gravure G1-G4 sont dans le plan supérieur de chemins conducteurs LB4 et sous ces grilles se trouvent des trous de gravure L1-L4 correspondant dans la couche d'isolation 3. Les grilles de gravures G1-G4 et les trous de gravure L1-L4 servent à réaliser un composant micromécanique et seront décrits ci-après de manière plus détaillée en référence aux figures 2a-f. Les lignes de branchement électrique A1-A8 sont inté- grées dans une autre couche d'isolation 2 en oxyde sur le côté supé- rieur 0 du substrat semi-conducteur de silicium. Les lignes de branchement A1-A8 servent au branchement électrique de la région de source 10, commune et des régions de drain D1-D4 ; les ponts de contact BK1-BK8 respectifs formés de vias V et de segments du premier plan de chemins conducteurs LB1 réalisent la liaison entre les lignes de branchement A1-A8 avec la région de source commune 10 ou les régions de drain D1-D4. Les ponts de contact BK1-BK2 sont représentés de manière détaillée à la figure la alors que pour des raisons de lisibilité du dessin, ces ponts de contact ne sont que schématisés par des traits interrompus à la figure lb. L'autre couche d'isolation 2 en oxyde couvre notamment des lignes de branchement Al-A8 ainsi que la région de source 10, commune et les régions de drain Dl-D4 évitant ainsi tout courant de fuite de surface, gênant. En particulier, l'autre couche d'isolation 2 est amincie dans la région de grille 20 et porte ainsi la référence 101. Un contact de grille GK est également réalisé dans le premier plan de chemin conducteur LB1 ; ce contact de grille est relié électriquement à la région de grille 20 par un via ou trou correspondant.
Comme représenté à la figure lb la région de grille 20, commune couvre au repos tous les canaux K1-K4 des transistors concernés, de manière symétrique ; lorsque l'installation de masse M est déviée, il y a un recouvrement non symétrique qui est exploité comme signal électrique différentiel.
Les ponts de contact électrique BK1-BK8 sont prévus dans des orifices de gravure L2-L3 correspondant de la couche d'isolation 3 de sorte que lorsque l'installation de masse M est déviée, ils ne gênent pas ou ne constitue pas des butées. Enfin, la référence 50 désigne une couche de couverture au-dessus du dispositif de chemins conducteurs LBA sur la couche d'isolation 3 en liaison avec le plan supérieur de chemins conducteurs LB4. Une région de circuit est prévue à la périphérie P (région non représentée) et cette région de circuit est reliée aux lignes de bran- chement A1-A8 et au contact de grille GK de façon à exploiter les si- gnaux électriques dans la périphérie P. Les figures 2a-f) sont des vues en coupe verticale sché- matique servant à décrire un procédé de réalisation du composant micromécanique correspondant au premier mode de réalisation de l'invention. Selon la figure 2a), on réalise tout d'abord une cavité K dans un substrat semi-conducteur de silicium 1, par exemple par le procédé APSM. Ensuite, on épaissit le substrat semi-conducteur de silicium 1 avec une couche épitaxiale la) indiquée par un trait interrompu à la figure 2a). Pour des raisons de simplification, la couche épitaxiale la) ne sera plus représentée dans les figures suivantes. Dans une étape de procédé consécutive, on a une opéra- tion de dopage pour réaliser la région de source, commune 10 et les régions de drain Dl-D8.
Selon la figure 2b), le côté supérieur 0 du substrat semi- conducteur en silicium 1 porte au moins une couche d'oxyde 2 dans laquelle, au-dessus de la région autour des ressorts F1, F2 ou de l'installation de masse M, on a une grille à trous LG servant de masque pour la future gravure comme cela est indiquée par un trait interrompu à la figure lb). La grille à trous LG définit ainsi les structures mécaniques mobiles dans le substrat semi-conducteur au silicium 1. En outre, selon la figure 2b), on a un premier plan de polysilicium P1 et un second plan de polysilicium P2 sur ou dans la couche d'isolation 2 en oxyde. Des régions OB1 et 0B3 de la première couche de polysilicium P1 sont des régions sacrificielles comme également la région 0B2 de la seconde couche de polysilicium P2. La région A2 de la première couche de polysilicium Pl forme la ligne de branchement électrique A2 pour la région de source 10, commune alors que la région 20 de la seconde couche de polysilicium P2 constitue la région de grille.
Les régions de couche sacrificielle OB1, 0B2, 0B3 servent pour les étapes ultérieures du procédé permettant de rendre mobile l'installation de masse M qui peut être déviée élastiquement ou formant l'espace intermédiaire 100 entre l'installation de masse M et la région de grille 20 et les structures environnantes. Dans les étapes de procédé suivantes qui sont présentées à la figure 2c), on forme le dispositif de chemins conducteurs LBA par le dépôt et la mise en structure de plans de chemins conducteurs LB1- LB4 et des trous V intermédiaires. En particulier, les ponts de contact BK1-BK8 et le contact de grille GK sont réalisés dans le premier plan de chemins conducteur LB1. Les plans de chemins conducteurs LB1-LB4 sont intégrés dans une couche d'isolation 3 en oxyde. A l'endroit où il faudra ultérieurement réaliser les trous de gravure L1-L4 dans la couche d'isolation 3, on forme des grilles de gravure G1-G4 appropriées dans le plan supérieur de chemins conduc- teurs LB4. Cela se fait à l'aide d'un procédé de perforation connu en soi, utilisant un masque approprié qui n'est pas représenté. Selon la figure 2d), par un procédé de gravure orienté, par exemple une gravure par ions réactifs, on forme les trous de gravure L1-L4 pour l'oxyde de la couche d'isolation 3 ; ces trous de gravure arri- vent jusqu'au second plan de polysilicium P2 ou jusqu'au premier plan de polysilicium Pl. En option, une étape de gravure isotope en phase gazeuse, sera appliquée à l'oxyde de la couche d'isolation 3 pour graver latéralement sous les branches de la grille métallique du dispositif de chemins conducteurs LBA. Selon une autre étape de procédé également représentée à la figure 2d), on fait ensuite la gravure de la couche sacrificielle pour les régions 0B2, 0B3 par exemple en utilisant XeF2 ou CIF3 pour arriver ainsi à l'état représenté à la figure 2d).
Selon la figure 2e), on applique ensuite une brève étape de gravure pour éliminer l'oxyde de la région de couche sacrificielle OB1 au-dessus de la grille à trous LG. Cela pourrait également se faire le cas échéant dans une étape de gravure commune pour l'oxyde et le polysilicium.
Après avoir enlevé la région de couche sacrificielle OB1, on effectue la gravure par une étape de gravure en tranchée, du substrat semi-conducteur 1 en silicium dans les régions définies par la grille à trous LG pour rendre mobile les ressort Fi et F2, c'est-à-dire l'installation de masse M comme représenté à la figure 2f. La grille à trous LG en oxyde s'enlève par une gravure de l'oxyde, dirigée, par exemple la gravure ionique réactive de l'oxyde ou encore par une brève étape de gravure en phase gazeuse isotrope dans la région sous les trous de gravure Li ; l'oxyde de la couche d'isolation 2 subsiste sur la région de source 10 commune ou sur les régions de drain Bi-B8 comme couche protectrice. La structure du composant micromécanique selon les fi- gures la), b) est ainsi terminée. Les étapes connues pour réaliser les dispositifs de circuit à installer en périphérie sont connues des techni- ciens et ne seront pas décrites. La figure 3 est une vue en coupe verticale schématique servant à décrire un composant microélectronique correspondant à un second mode de réalisation de l'invention. Dans le cas du second mode de réalisation de la figure 3, la suspension de la région de grille 20 se fait par le second plan de chemins conducteurs LB2 ; cette grille de gravure G l'-G4' comporte des trous de gravure Li' ou L4' correspondants. Pour le reste, le second mode de réalisation de la figure 3 est identique au premier mode de réalisation des figures la), b) décrit ci-dessus. La figure 4 montre un extrait d'une vue en coupe hori- zontale schématique servant à décrire un composant microélectronique selon un troisième mode de réalisation de l'invention. Dans le troisième mode de réalisation selon la figure 4, la région de grille 20' à une structure en peigne double face avec une ré- gion centrale 20'a d'où partent chaque fois des doigts parallèles 20'b sur les deux côtés et chaque doigt 20'b forme la grille d'un transistor correspondant. Les transistors correspondants ont une région de source 10' commune ainsi que par des régions de drain, parallèles des deux côtés D1'-D5' ou D6'-D10' avec des régions de canal K1'-K5' ou K6'-K10' dans l'intervalle. Dans ce troisième mode de réalisation, les régions de drain, parallèles, D1'-D5' ou D6'-D10' ont une première période latérale ou un premier écart latéral Pl et les canaux de transistor K1'-K5' ou K6'-K10', parallèles correspondants ont une seconde période latérale ou une seconde distance latérale P2 différente de la première distance Pl. On peut ainsi appliquer le principe du vernier qui permet une mesure particulièrement précise de la position relative de la région de grille 20', rigide, pour permettre l'installation d'une unité de masse mobile M. Il est avantageux que les centres de gravité des canaux des transistors K1'-K5' ou K6'-K10' et les doigts de grille 20'b sont du même côté de la région centrale 20'a en positon de repos. Bien que la présente invention soit décrite ci-dessus de manière complète par des exemples de réalisation, elle n'est pas limitée à ces exemples et peut être modifiée de différentes manières. En particulier les matières indiquées ne le sont qu'à titre d'exemple non limitatif. On peut également sélectionner un grand nombre de dispositifs et de formes, de régions, sources-drains et de ré- gions de porte qui peuvent être choisies de manière quelconque.
NOMENCLATURE DES ELEMENTS PRINCIPAUX 1 Substrat semi-conducteur en silicium 2 Couche d'isolation 3 Couche d'isolation 10, 10' Région de source 20, 20' Région de grille 20'a Région centrale 20'b Doigt 100 Espace intermédiaire, intervalle A1-A8 Lignes de branchement B Flèche directionnelle B1-B8 Régions de drain BK1, BK2 Ponts de contact D1-D4, D1-D8, Régions de drain D1'-D5', D6'-D10' Fi, F2 Installations de ressort G1-G4, G1'-G4' Grilles de gravure GK Contact de grille K Cavité K1-K4, K1'-K5' Canaux K6'-K10' L1-L4, L1'-L4' Trous de gravure LB1-LB4 Plans de chemins conducteurs LBA Dispositif de chemins conducteurs M Installation de masse qui peut être déviée O Côté supérieur du substrat en silicium OB1, 0B2, 0B3 Régions de couche sacrificielle P Périphérie du substrat semi-conducteur en silicium Pl, P2 Distance, écart R Coté arrière/Dos / Trou, via35
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE102012217133.9A DE102012217133A1 (de) | 2012-09-24 | 2012-09-24 | Mikroelektronisches Bauelement und entsprechendes Herstellungsverfahren |
Publications (2)
Publication Number | Publication Date |
---|---|
FR2996057A1 true FR2996057A1 (fr) | 2014-03-28 |
FR2996057B1 FR2996057B1 (fr) | 2017-06-23 |
Family
ID=50235200
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
FR1359172A Expired - Fee Related FR2996057B1 (fr) | 2012-09-24 | 2013-09-24 | Composant microelectronique et son procede de realisation |
Country Status (5)
Country | Link |
---|---|
US (1) | US9082882B2 (fr) |
KR (1) | KR20140040025A (fr) |
CN (1) | CN103663359B (fr) |
DE (1) | DE102012217133A1 (fr) |
FR (1) | FR2996057B1 (fr) |
Families Citing this family (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8704314B2 (en) * | 2007-12-06 | 2014-04-22 | Massachusetts Institute Of Technology | Mechanical memory transistor |
DE102011083644A1 (de) * | 2011-09-28 | 2013-03-28 | Robert Bosch Gmbh | Mikromechanische Sensorvorrichtung mit beweglichem Gate und entsprechendes Herstellungsverfahren |
CN106865485B (zh) * | 2015-12-10 | 2021-09-21 | 联华电子股份有限公司 | 微机电结构及其制作方法 |
US9899527B2 (en) * | 2015-12-31 | 2018-02-20 | Globalfoundries Singapore Pte. Ltd. | Integrated circuits with gaps |
DE102016203239A1 (de) * | 2016-02-29 | 2017-08-31 | Robert Bosch Gmbh | Mikromechanische Sensorvorrichtung und entsprechendes Herstellungsverfahren |
CN106365106B (zh) * | 2016-09-23 | 2018-09-04 | 杭州士兰集成电路有限公司 | Mems器件及其制造方法 |
DE102018221102B4 (de) | 2018-12-06 | 2020-06-25 | Robert Bosch Gmbh | Inertialsensor mit einem beweglichen Detektionselement eines Feldeffekttransistors und Verfahren zum Herstellen desselben |
US11016055B2 (en) * | 2019-07-09 | 2021-05-25 | Globalfoundries Singapore Pte. Ltd. | Sensors with a front-end-of-line solution-receiving cavity |
Family Cites Families (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE4332843C2 (de) * | 1993-09-27 | 1997-04-24 | Siemens Ag | Verfahren zur Herstellung einer mikromechanischen Vorrichtung und mikromechanische Vorrichtung |
EP0822415B1 (fr) * | 1996-07-31 | 2003-03-26 | STMicroelectronics S.r.l. | Capteur d'accélération capacitif à semi-conducteur intégré et procédé pour sa fabrication |
DE19844676C1 (de) | 1998-09-29 | 2000-08-03 | Siemens Ag | Mikromechanischer Sensor auf Basis des Feldeffekts und dessen Verwendung |
JP4825778B2 (ja) * | 2007-11-16 | 2011-11-30 | 株式会社日立製作所 | 半導体装置およびその製造方法 |
US8459128B2 (en) * | 2008-04-15 | 2013-06-11 | Indian Institute Of Science | Sub-threshold elastic deflection FET sensor for sensing pressure/force, a method and system thereof |
FR2932791B1 (fr) | 2008-06-23 | 2010-06-18 | Commissariat Energie Atomique | Procede de realisation d'une structure comportant un element mobile au moyen d'une couche sacrificielle heterogene. |
US8823007B2 (en) | 2009-10-28 | 2014-09-02 | MCube Inc. | Integrated system on chip using multiple MEMS and CMOS devices |
DE102009029217A1 (de) | 2009-09-04 | 2011-03-10 | Robert Bosch Gmbh | Inertialsensor mit einem Feldeffekttransistor |
US8614492B2 (en) * | 2009-10-26 | 2013-12-24 | International Business Machines Corporation | Nanowire stress sensors, stress sensor integrated circuits, and design structures for a stress sensor integrated circuit |
US8502279B2 (en) * | 2011-05-16 | 2013-08-06 | Globalfoundries Singapore Pte. Ltd. | Nano-electro-mechanical system (NEMS) structures with actuatable semiconductor fin on bulk substrates |
FR2977885A1 (fr) * | 2011-07-12 | 2013-01-18 | Commissariat Energie Atomique | Procede de realisation d'une structure a electrode enterree par report direct et structure ainsi obtenue |
US8525278B2 (en) * | 2011-08-19 | 2013-09-03 | Taiwan Semiconductor Manufacturing Company, Ltd. | MEMS device having chip scale packaging |
-
2012
- 2012-09-24 DE DE102012217133.9A patent/DE102012217133A1/de not_active Withdrawn
-
2013
- 2013-09-20 US US14/032,649 patent/US9082882B2/en not_active Expired - Fee Related
- 2013-09-23 KR KR1020130112410A patent/KR20140040025A/ko not_active Application Discontinuation
- 2013-09-23 CN CN201310583569.0A patent/CN103663359B/zh not_active Expired - Fee Related
- 2013-09-24 FR FR1359172A patent/FR2996057B1/fr not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
CN103663359B (zh) | 2017-06-09 |
US20140084349A1 (en) | 2014-03-27 |
US9082882B2 (en) | 2015-07-14 |
KR20140040025A (ko) | 2014-04-02 |
FR2996057B1 (fr) | 2017-06-23 |
DE102012217133A1 (de) | 2014-03-27 |
CN103663359A (zh) | 2014-03-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
FR2996057A1 (fr) | Composant microelectronique et son procede de realisation | |
EP2215006B1 (fr) | Dispositif a circuit integre et n/mems encapsule et procede de realisation | |
US7005732B2 (en) | Methods and systems for providing MEMS devices with a top cap and upper sense plate | |
US9102519B2 (en) | Semiconductor devices and methods of forming thereof | |
US5834332A (en) | Micromechanical semiconductor components and manufacturing method therefor | |
US11235969B2 (en) | CMOS-MEMS integration with through-chip via process | |
SE533992C2 (sv) | Elektrisk anslutning i en struktur med isolerande och ledande lager | |
EP2546188B1 (fr) | Procédé de réalisation d'une structure à membrane suspendue et à électrode enterrée | |
EP2520900B1 (fr) | Gyromètre a capacités parasites reduites | |
US9382111B2 (en) | Micromechanical system and method for manufacturing a micromechanical system | |
FR2992467A1 (fr) | Procede de realisation d'un composant a contact electrique traversant et composant obtenu | |
WO2007135064A1 (fr) | Dispositif sensible a un mouvement comportant au moins un transistor | |
EP2414276B1 (fr) | Realisation d'un dispositif micro-electronique comportant un composant nems en silicium monocristallin et un transistor dont la grille est realisee dans la meme couche que la structure mobile de ce composant | |
FR2993873A1 (fr) | Structure micromecanique et son procede de fabrication | |
FR2999335A1 (fr) | Procede ameliore de realisation d'un composant a structure suspendue et d'un transistor co-integres sur un meme substrat. | |
JP4897318B2 (ja) | ピエゾ抵抗素子及びその製造方法 | |
EP2776364B1 (fr) | Procede ameliore de realisation d'un dispositif a cavites formees entre un element suspendu reposant sur des plots isolants semi-enterres dans un substrat et ce substrat | |
FR3002080A1 (fr) | Procede de fabrication d'un transistor | |
WO1997022010A1 (fr) | Accelerometre et procede de fabrication | |
US9376314B2 (en) | Method for manufacturing a micromechanical system | |
EP2498287B1 (fr) | Procédé de réalisation d'interconnexions verticales à travers des couches structurées. | |
CN109534283B (zh) | 一种微机电器件制备方法及装置 | |
FR3076397A1 (fr) | Procede de fabrication d'un transistor | |
KR101726473B1 (ko) | 단결정 실리콘의 마이크로머시닝 기법에서 불순물 확산을 이용한 절연방법 | |
US8592255B1 (en) | Method for electrically connecting dual silicon-on-insulator device layers |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PLFP | Fee payment |
Year of fee payment: 3 |
|
PLFP | Fee payment |
Year of fee payment: 4 |
|
PLSC | Search report ready |
Effective date: 20161014 |
|
PLFP | Fee payment |
Year of fee payment: 5 |
|
PLFP | Fee payment |
Year of fee payment: 6 |
|
ST | Notification of lapse |
Effective date: 20200910 |