FR2982421A1 - Finfet a trois grilles sur seoi avec modulation de tension de seuil - Google Patents
Finfet a trois grilles sur seoi avec modulation de tension de seuil Download PDFInfo
- Publication number
- FR2982421A1 FR2982421A1 FR1160195A FR1160195A FR2982421A1 FR 2982421 A1 FR2982421 A1 FR 2982421A1 FR 1160195 A FR1160195 A FR 1160195A FR 1160195 A FR1160195 A FR 1160195A FR 2982421 A1 FR2982421 A1 FR 2982421A1
- Authority
- FR
- France
- Prior art keywords
- insulating layer
- semiconductor
- gate
- semiconductor device
- semiconductor body
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 90
- 239000000758 substrate Substances 0.000 title claims abstract description 33
- 239000012212 insulator Substances 0.000 title claims description 7
- 239000010410 layer Substances 0.000 claims abstract description 79
- 239000000463 material Substances 0.000 claims abstract description 8
- 239000002344 surface layer Substances 0.000 claims abstract description 8
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 7
- 229910052710 silicon Inorganic materials 0.000 claims description 7
- 239000010703 silicon Substances 0.000 claims description 7
- 239000007787 solid Substances 0.000 claims description 7
- 239000002019 doping agent Substances 0.000 claims description 4
- 229910000577 Silicon-germanium Inorganic materials 0.000 claims description 3
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 claims description 3
- 239000002131 composite material Substances 0.000 claims description 3
- 229910052732 germanium Inorganic materials 0.000 claims description 3
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 claims description 3
- 230000008901 benefit Effects 0.000 description 5
- 230000010354 integration Effects 0.000 description 5
- 230000010287 polarization Effects 0.000 description 5
- 238000002955 isolation Methods 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 3
- 230000007704 transition Effects 0.000 description 3
- 210000000746 body region Anatomy 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 2
- 230000008878 coupling Effects 0.000 description 2
- 238000010168 coupling process Methods 0.000 description 2
- 238000005859 coupling reaction Methods 0.000 description 2
- 238000006731 degradation reaction Methods 0.000 description 2
- 230000009467 reduction Effects 0.000 description 2
- 239000004020 conductor Substances 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 239000007858 starting material Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
- H01L29/7853—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET the body having a non-rectangular crossection
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Thin Film Transistor (AREA)
Abstract
L'invention concerne un dispositif à semi-conducteurs fabriqué sur un substrat semi-conducteur sur isolant comprenant une couche superficielle de matériau semi-conducteur séparée d'un substrat massif (2) par une couche isolante enterrée (1), comprenant : un corps semi-conducteur (3) formé dans la couche superficielle sur la couche isolante enterrée, ledit corps semi-conducteur comportant une surface supérieure (T3) opposée à une surface inférieure (B3) formée sur ladite couche isolante enterrée (2) et une paire de parois latérales latéralement opposées (L3, L'3) s ' étendant de ladite surface inférieure (T3) sur ladite couche isolante enterrée (2) jusqu'à ladite surface supérieure (T3), une couche diélectrique de grille avant (4) formée sur lesdites parois latérales dudit corps semi-conducteur (3), au moins une région de grille avant formée sur ladite couche diélectrique de grille avant (4), ladite au moins une région de grille avant comprenant au moins une couche de grille latérale d'une paire de couches de grille latérales latéralement opposées (L51, L52 ; L'51, L'52) s 'étendant de ladite couche isolante enterrée ( 2 ) , une paire de régions de source/drain formées dans ledit corps semi-conducteur (3) sur les côtés opposés de ladite région de grille avant, une région de grille arrière (6) formée dans le substrat massif (1) sous la couche isolante enterrée (2), moyennant quoi la couche isolante enterrée (2) isole électriquement la région de grille arrière (6) du corps semi-conducteur (3).
Description
Domaine de l'invention L'invention concerne généralement un dispositif à semi-conducteurs fabriqué sur un substrat semiconducteur sur isolant (Se0I), plus particulièrement une structure de grille arrière pour commander une tension de seuil pour un transistor à effet de champ à trois grilles. Contexte de l'invention Un des défis principaux d'intégration des transistors SOI (silicium sur isolant) totalement appauvris, par exemple le substrat appauvri à grille unique montré sur la figure 1, est l'intégration des dimensions du corps en silicium avec une réduction de la longueur de grille. En effet, les effets des courts canaux (SCE) dépendent fortement de l'épaisseur de corps Tsi, et peuvent être évalués par le rapport entre la longueur de grille LG et l'épaisseur de corps. Les SCE sont suffisamment réduits lorsque le rapport entre les deux dimensions de dispositif (LG/Tsi) est d'environ 4 ou plus pour un FDSOI (SOI totalement appauvri) à grille unique sur une BOX épaisse, et d'environ 3 pour une BOX plus mince, et le rapport est plus faible avec une polarisation de grille arrière.
Pour une intégrabilité finale, l'épaisseur de corps devrait être aussi mince que possible de sorte qu'avec l'intégration de grille physique (Lg), le rapport ci-dessus soit encore respecté pour conserver 5 tous les avantages du transistor totalement appauvri. Cependant, l'épaisseur de corps minimum acceptable est actuellement considérée comme étant d'environ 5 nm. Cela est dû au fait que, lorsque Tsi est égal à 5 nm ou moins, il est plus difficile de contrôler l'épaisseur 10 par l'intégration et la mobilité du porteur peut être dégradée du fait du confinement quantique. Des transistors à substrat appauvri multi-grille ont été proposés pour surmonter le défaut d'épaisseur de silicium, améliorer la performance/densité et 15 étendre l'intégrabilité. Le FinFET à trois grilles, montré sur la figure 2 et décrit par exemple dans le document US 7 427 794 B2, utilise un matériau de grille déposé sur une « ailette » de silicium pour former une structure de grille tridimensionnelle qui permet la 20 conduction de signaux électriques le long de la partie supérieure de la grille de transistor et le long des deux parois latérales de la grille. La conduction le long de trois côtés de la grille permet d'obtenir un courant de commande plus élevé et une meilleure 25 intégrabilité. Cependant, le seuil de tension d'un FinFET à trois grilles ne peut généralement être défini que par une sélection et un accord de la fonction de travail ou en ajoutant des dopants donneurs ou accepteurs. 30 Il a été proposé, par le document US 7 411 252 B2, d'ajouter une structure de grille arrière au transistor FET à trois grilles de manière à surmonter la limitation de commande du seuil de tension mentionnée ci-dessus. Avec la grille arrière, en effet, le seuil 35 de tension d'un FinFET à trois grilles peut être commandé dynamiquement, et indépendamment d'un transistor FET à un autre. Le document US 7 411 252 B2 propose plus précisément de fabriquer une ailette sur un substrat en 5 commençant par une tranche semi-conductrice en couches qui est composée du substrat, d'une deuxième couche semi-conductrice, d'une couche d'isolant et d'une troisième couche semi-conductrice. L'ailette comprend une partie semi-conductrice supérieure (le corps du 10 FET) et une partie de grille arrière inférieure comportant un diélectrique de grille arrière au-dessous de la partie semi-conductrice supérieure et une électrode de grille arrière au-dessus du substrat. L'électrode de grille arrière s'étend en outre 15 dans un puits dans le substrat ou dans une couche superficielle de silicium polycristallin sur le substrat, un contact de grille arrière étant appliqué à l'électrode de grille arrière à travers le puits ou à travers la couche superficielle de silicium 20 polycristallin. Dans le document US 7 411 252 B2, par conséquent, deux couches de Si différentes (une électrode de grille arrière + un puits ou une couche de silicium polycristallin) doivent être utilisées pour définir la structure de grille arrière. Cela, en plus 25 de l'utilisation d'une tranche semi-conductrice à couche spécifiquement personnalisée en tant que matériau de départ, conduit à une architecture de dispositif assez complexe. 30 Résumé de l'invention L'invention a pour objectif de proposer une architecture de dispositif à trois grilles + grille arrière plus simple, et propose à cet effet un dispositif à semi-conducteurs fabriqué sur un substrat 35 semi-conducteur sur isolant comprenant une couche superficielle de matériau semi-conducteur séparée d'un substrat massif par une couche isolante enterrée comprenant : un corps semi-conducteur formé dans la couche 5 superficielle sur une couche isolante enterrée, ledit corps semi-conducteur comportant une surface supérieure opposée à une surface inférieure formée sur ladite couche isolante enterrée et une paire de parois latérales latéralement opposées s'étendant de ladite 10 surface inférieure sur ladite couche isolante enterrée jusqu'à ladite surface supérieure, une couche diélectrique de grille avant formée sur lesdites parois latérales dudit corps semi-conducteur, une couche diélectrique de grille avant formée sur 15 lesdites parois latérales dudit corps semi-conducteur, au moins une région de grille avant formée sur ladite couche diélectrique de grille avant, ladite au moins une région de grille avant comprenant au moins une couche de grille latérale d'une paire de couches de 20 grille latérales opposées latéralement s'étendant de ladite couche isolante enterrée, une paire de régions de source/drain formées dans ledit corps semi-conducteur sur les côtés opposés de ladite région de grille avant, 25 une région de grille arrière formée dans le substrat massif sous la couche isolante enterrée, moyennant quoi la couche isolante enterrée isole électriquement la région de grille arrière du corps semi-conducteur. 30 D'autres aspects préférés bien que non limitatifs de l'invention sont les suivants : - la couche diélectrique de grille avant est également formée sur ladite surface supérieure et le dispositif comprend trois régions de grille avant 35 formées sur ladite couche diélectrique de grille avant qui consistent en une couche de grille supérieure et ladite paire de couches de grille latérales latéralement opposées s'étendant de ladite couche isolante enterrée ; - le dispositif comprend deux régions de grille avant formées sur ladite couche diélectrique de grille avant et consistant en ladite paire de couches de grille latérales latéralement opposées s'étendant de ladite couche isolante enterrée ; - les régions de grille avant sont connectées à de multiples électrodes indépendantes qui peuvent être polarisées de manière indépendante ; - les régions de grille avant sont connectées à une électrode unique ; - les parois latérales du corps semi-conducteur sont rectilignes, moyennant quoi le corps semiconducteur a une section transversale rectangulaire ; - la hauteur du corps semi-conducteur est inférieure à la largeur du corps semi-conducteur ; - la hauteur du corps semi-conducteur est égale ou inférieure à deux tiers de la largeur du corps semiconducteur ; - les parois latérales du corps semi-conducteur ont des sections en forme de L opposées, moyennant quoi le corps semi-conducteur a une section en T inversé ayant une tête sur la couche isolante et un pied s'étendant vers le haut à partir de la tête ; - la largeur du pied est égale à une moitié de la longueur de grille ou moins pour un transistor en mode totalement appauvri et est supérieure à la moitié de la longueur de grille pour un transistor en mode partiellement appauvri ; - la largeur de la tête est supérieure à la largeur du pied et supérieure à la longueur de grille ; 4 2982421 6 - l'électrode de grille arrière est une région du substrat massif implantée avec des dopants ; - il comprend en outre un puits isolant l'électrode de grille arrière du substrat massif par un 5 puits de conductivité opposée ; - il comprend en outre une ligne de grille arrière connectant en conduction l'électrode de grille arrière à une source de tensions de polarisation sélectionnées ; 10 - la tension de polarisation est sélectionnée entre un potentiel de masse, une tension d'alimentation nominale et un potentiel analogique ajustable ; - le corps semi-conducteur est en silicium, en silicium germanium, en germanium, en semi-conducteur 15 composite ou similaire et en une combinaison de ces matériaux. Brève description des dessins D'autres aspects, objectifs et avantages de 20 l'invention deviendront plus évidents lors de la lecture de la description détaillée qui suit de modes de réalisation préférés de celle-ci, donnés à titre d'exemples et en faisant référence aux dessins joints, sur lesquels : 25 - la figure 1 déjà examinée ci-dessus représente un transistor à grille unique et montre la longueur de grille Lg et l'épaisseur de corps Tsi ; - la figure 2 également déjà examinée ci-dessus représente une structure à trois grilles ; 30 - la figure 3 montre un dispositif à semi- conducteurs selon un premier mode de réalisation de l'invention ; - la figure 4 montre un dispositif à semiconducteurs selon un deuxième mode de réalisation de 35 l'invention ; - la figure 5 montre un dispositif à semiconducteurs selon un deuxième mode de réalisation de l'invention ; - la figure 6 compare les caractéristiques Ioff/Ion 5 d'un dispositif de l'art antérieur et d'un dispositif selon l'invention. Description détaillée de modes de réalisation préférés de l'invention 10 Avec référence aux figures 3, 4 et 5 qui représentent trois modes de réalisation possibles de l'invention, l'invention concerne un dispositif à semiconducteurs fabriqué sur un substrat semi-conducteur sur isolant comprenant une couche superficielle de 15 matériau semi-conducteur séparée d'un substrat massif 1 par une couche isolante enfouie 2. En tant qu'exemple purement illustratif, l'épaisseur de la couche superficielle du substrat semi-conducteur sur isolant (qui est destiné à définir 20 le corps 3 du transistor) est entre 2 nm et 50 nm, et l'épaisseur de la couche isolante (BOX) est entre 1,5 nm et 50 nm. Le dispositif à semi-conducteurs est un transistor qui comprend un corps semi-conducteur 3 formé dans la 25 couche superficielle sur la couche isolante enfouie 2. Le corps semi-conducteur 3 a une surface supérieure T3, T'3 opposée à une surface inférieure B3, B'3 formée sur ladite couche isolante enfouie 2 et une paire de parois latérales opposées latéralement L31, L32 ; L'31, L'32 30 s'étendant de ladite surface inférieure sur ladite couche isolante enfouie jusqu'à ladite surface supérieure. Le corps semi-conducteur est en silicium, en silicium germanium, en germanium, en semi-conducteur composite ou similaire et en une combinaison de ces matériaux. Selon les modes de réalisation des figures 3 et 5, le dispositif à semi-conducteurs comprend en outre une 5 couche diélectrique de grille avant 4 formée sur ladite surface supérieure T3 et sur ladite paire de parois latérales L31, L32 ; L'31, L'32 dudit corps semiconducteur 3, ainsi que trois régions de grille avant formées sur ladite couche diélectrique de grille avant 10 4, les trois régions de grille avant comportant une couche de grille supérieure T5, T'5 et une paire de couches de grille latérales opposées latéralement L51, L52 ; L'51, L'52 s'étendant de ladite couche isolante enfouie 2 jusqu'à ladite couche de grille supérieure 15 T5, T'S. Les trois régions d'électrode de grille avant peuvent être contiguës et connectées à une électrode unique. En variante, elles peuvent permettre une connexion à de multiples électrodes indépendantes et de 20 ce fait polarisées de manière indépendante pour commander de manière indépendante la région de corps. Selon le mode de réalisation de la figure 4, la couche diélectrique de grille avant 4 est formée sur ladite paire de parois latérales L31, L32, et le 25 dispositif à semi-conducteurs comprend deux régions de grille avant formées sur ladite couche diélectrique de grille avant 4, les deux régions de grille avant consistant en la paire de couches de grille latérales opposées latéralement L51, L52 s'étendant de ladite 30 couche isolante enfouie 2 jusqu'à ladite surface supérieure T3. Les deux régions de grille avant peuvent être connectées à une électrode unique, ou, en variante, connectées à deux électrodes indépendantes et polarisées de ce fait de manière indépendante pour 35 commander de manière indépendante la région de corps.
Dans une variante du mode de réalisation de la figure 4, le dispositif à semi-conducteurs comprend une région de grille avant unique, d'un côté du corps semiconducteur 3.
Le dispositif à semi-conducteurs comprend en outre une paire de régions de source/drain formées dans ledit corps semi-conducteur sur les côtés opposés desdites régions de grille avant. Les régions de source/drain ne sont pas apparentes sur la figure 3 ; de toute façon, on comprendra facilement que ces régions sont agencées comme illustré sur la figure 2 représentant une structure à trois grilles de l'art antérieur. Selon l'invention, le dispositif à semiconducteurs comprend en outre une région de grille arrière 6 formée dans le substrat massif 1 sous la couche isolante enfouie 2, moyennant quoi la couche isolante enfouie 2 isole électriquement la région de grille arrière 6 du corps semi-conducteur 3. La région de grille arrière 6 peut être, par 20 exemple, formée en implantant des dopants au-dessous de la couche isolante enfouie. La figure 3 et la figure 4 montrent qu'une région de grille arrière peut être associée individuellement à un transistor particulier, auquel cas elle peut être 25 située dans le substrat massif au-dessous de la couche isolante de manière à ne s'étendre qu'en face du canal du transistor associé. En variante, une région de grille arrière peut être commune à une pluralité de transistors. Une telle grille arrière commune peut se 30 trouver dans le substrat massif au-dessous de la couche isolante sous les canaux de ladite pluralité de transistors. Une ligne de grille arrière est utilisée pour relier en conduction la ou les régions de grille 35 arrière à une source de tensions de polarisation sélectionnées. La tension de polarisation est sélectionnée entre un potentiel de masse, une tension d'alimentation nominale et un potentiel analogique ajustable.
La région de grille arrière est de préférence isolée du substrat massif par un puits d'un type de conductivité opposé ou du même type de conductivité que la région de grille. La tension de puits est de préférence choisie de sorte que la diode parasite créée entre la région de grille arrière et le puits soit polarisée en inverse. Si elle est polarisée en inverse, une telle diode isole la région de grille arrière du puits et de son contenu (en particulier, des autres électrodes de grille arrière). En variante, un puits unique commun à plusieurs régions de grille arrière du même type peut être prévu. En tant que variante ou en plus des puits, une deuxième couche isolante, basée dans le substrat massif au-dessous de la couche isolante enfouie 2, peut également contribuer, complètement ou partiellement, à l'isolement de la région de grille arrière du substrat massif. En tant que variante supplémentaire ou en plus des puits, des régions d'isolement latérales s'étendant au-dessous de la couche isolante enfouie 2 et dans la direction de profondeur dans le substrat massif peuvent être prévues de manière à isoler la région de grille arrière du substrat massif. Dans une telle situation, la région de grille arrière ne doit pas être placée avec précision en face du corps 3.
En ce qui concerne maintenant le fonctionnement des régions de grille arrière, de manière importante, les propriétés de dopage et la polarisation de la région de grille arrière peuvent décaler la tension de seuil (représentée par Vth ci-après) du transistor (FET) associé. En résumé, le type de dopage de la région de grille arrière associée à un transistor peut ou peut ne pas décaler la tension de seuil nominale (représentée par Vto ci-après) par une ingénierie de fonction de travail ; par ailleurs, la polarisation de 5 la région de grille arrière (représentée par VBG ci-après) peut ou peut ne pas décaler la tension de seuil. Ainsi, avec une polarisation de grille arrière correcte, les transistors de la présente invention peuvent avoir soit un courant de conduction ION plus 10 élevé dans l'état passant du transistor (en réduisant la tension de seuil), soit un courant de fuite IGFF réduit dans l'état bloqué du transistor (en augmentant la tension de seuil). Si on considère la tension de seuil nominale, 15 cette tension est connue pour dépendre de la fonction de travail. Un transistor dans lequel le canal à une conductivité de type n et une région de grille arrière a une conductivité de type p a une tension de seuil très élevée. Cette tension de seuil peut ensuite être 20 réduite en appliquant une tension positive à la région de grille arrière. Dans la présente description, une telle région de grille arrière est dite avoir une fonction de travail. Un transistor dans lequel le canal a une 25 conductivité de type n et une région de grille arrière a une conductivité de type n a une tension de seuil nominale (c'est-à-dire une tension de seuil attendue pour un transistor de ce type et avec cette configuration). Cette tension de seuil peut être 30 réduite en appliquant une tension positive à la région de grille arrière. Dans la présente description, une telle grille de commande arrière est dite n'avoir aucune fonction de travail. Si on considère la polarisation des régions de 35 grille arrière, en polarisant la région de grille arrière d'un transistor positivement ou négativement (généralement par +1 V ou -1 V pour une BOX mince), les propriétés du transistor associé peuvent être modifiées individuellement. La tension de polarisation de grille arrière (VBG) appliquée est sélectionnée en fonction de l'épaisseur de la couche 2 et du décalage de Vth souhaité. En particulier, la tension de seuil du transistor peut être décalée ou modifiée, ce qui équivaut, comme cela est bien connu, à modifier la largeur physique du canal du transistor. Ainsi, même si la largeur physique du canal d'un transistor est définie une fois pour toute pendant la fabrication, la présente invention permet de modifier la largeur apparente (effective) d'un tel canal en choisissant la manière selon laquelle l'électrode de grille arrière est polarisée ou commandée. Par ailleurs, étant donné que la tension appliquée à la région de grille arrière peut être modifiée, l'invention offre ainsi l'avantage de modifier la largeur de canal effective dynamiquement. Cette variation de la tension de seuil du transistor par l'intermédiaire de la région de grille arrière peut être formulée par Vth = Vt0 aVBG Vth représente la tension de seuil du transistor, VBG représente la tension appliquée à la région de grille arrière, Vt0 représente la tension de seuil nominale (qui peut être décalée par la fonction de travail selon qu'une électrode de grille arrière de type n ou de type p est utilisée) et a représente un coefficient associé à la géométrie du transistor. On comprendra, par conséquent, que le type de dopage de l'électrode de grille arrière associée à un transistor peut ou peut ne pas décaler la tension de seuil nominale, mais qu'en polarisant l'électrode de grille arrière, il est possible d'ajuster la tension de seuil. Il est ainsi possible de tirer profit d'une augmentation du courant de conduction ION dans l'état passant du transistor (en réduisant la tension de seuil) et d'une réduction du petit courant de fuite IOFT dans l'état bloqué du transistor (en augmentant la tension de seuil). Une contribution peut également être apportée à la fonction d'isolement d'une région d'isolement séparant les motifs contigus le long d'une rangée en réduisant le courant de fuite dans celle-ci.
Comme illustré par la figure 6 qui montre les caractéristiques Ioff-Ion de dispositifs UTBB (UltraThin Body and Box), un autre avantage de l'invention consiste en ce qu'une modification de la tension de polarisation de la grille de commande arrière permet une transition régulière des caractéristiques, IoluIon, sans décalage comparé aux dispositifs de l'art antérieur. Comme montré ci-dessus, le seuil de tension d'un FinFET à trois grilles de l'art antérieur ne peut 20 généralement être défini que par la sélection de la fonction de travail. Les dispositifs de l'art antérieur ont ainsi une électrode de grille supérieure multifonction de travail pour un accord de la tension de seuil. La partie gauche de la figure 5 illustre les 25 caractéristiques Ioff-Ion d'un tel dispositif de l'art antérieur avec une grille métallique à double fonction de travail. Une commutation de la « grille 2 » (utilisée pour une faible puissance LP) vers la « grille 1 » (utilisée pour une performance élevée HP) 30 implique un décalage des caractéristiques qui peut être provoqué par une dégradation de l'intégration de la grille métallique à double fonction de travail (WF) La partie droite de la figure 6 illustre les caractéristiques Ioff-Ion d'un dispositif selon 35 l'invention avec une région de commande arrière. La - 2982421 14 transition d'une faible puissance à une performance élevée est effectuée en changeant la tension de polarisation de la région de commande arrière de « polarisation arrière 2 » à « polarisation arrière 1 » 5 et n'implique pas un décalage des caractéristiques, mais plutôt une transition régulière. L'utilisation d'un métal de WF unique et d'une polarisation arrière pour accorder Vth évite ainsi la dégradation de l'intégration de la grille métallique à double WF. 10 En faisant de nouveau référence aux figures 3, 4 et 5, le corps semi-conducteur 3 est en particulier caractérisé par sa largeur a, a' et sa hauteur b, b'. La largeur de canal du FinFET des figures 3 et 4 est par conséquent égale à a + 2b et la largeur de canal du 15 FinFET sur la figure 5 est égale à a + 2*h' + 2b. La largeur de canal est légèrement supérieure à a + 2b pour la structure de FinFET des figures 3 et 4 et à a + 2*b' + 2b pour le FinFET de la figure 5. Pour un transistor avec une longueur de grille de 20 nm, la hauteur b peut être au moins 2 nm plus épaisse qu'un quart de la longueur de grille, Lg. La hauteur b' et la largeur a du corps semi-conducteur 3 peuvent être d'au moins 20 nm ou plus selon les souhaits. La largeur a' est égale à une moitié de la longueur de grille Lg ou moins pour un transistor en mode totalement appauvri et plus grande qu'une moitié de la longueur de grille pour un transistor en mode partiellement appauvri. Par exemple, Lg = 20 nm, a' = 10 nm, a = 25 à 30 nm, b= 7 nm et b' = 20 nm.
La hauteur du corps semi-conducteur est de préférence inférieure à sa largeur pour la structure de dispositif FinFET sur la figure 3, et plus préférablement égale ou inférieure aux deux tiers de sa largeur. Cela résulte en un canal de SI assez épais 35 dans les régions d'extension et de source/drain. Le - 2982421 15 canal de Si est par conséquent moins résistant, ce qui se traduit par une augmentation du courant de commande au-dessus de la densité de courant élevée du dispositif tridimensionnel et par une meilleure intégrabilité et 5 une meilleure capacité de fabrication. Les modes de réalisation des figures 3 et 5 diffèrent par la forme des parois latérales latéralement opposées du corps semi-conducteur. Alors que sur la figure 3, les parois latérales L31, L32 sont 10 rectilignes de sorte que le corps semi-conducteur a une section transversale rectangulaire, les parois latérales L'31, L'32 de la figure 5 ont des sections transversales en forme de L opposées de sorte que le corps semi-conducteur a une section transversale en T 15 inversé ayant une tête sur la couche isolante et un pied s'étendant vers le haut à partir de la tête. Comme montré sur la figure 5, la tête du T inversé a une largeur a et une hauteur b, tandis que le pied du T inversé a une largeur a' et une hauteur b'. Un canal de 20 corps en forme de T inversé permet un bon couplage avec une grille arrière pour une capacité de polarisation arrière pour un accord de Vt et une gestion de performance/puissance ; il offre également une bien meilleure commande de grille pour améliorer davantage 25 la performance par aire de silicium, la densité et l'intégrabilité par rapport à une structure FinFET de la figure 3. Avec un corps de canal en T inversé, que a' soit inférieur à la dimension a et égal à une moitié de longueur de grille ou moins, la dimension a est plus 30 grande que a', ainsi cela améliore le couplage de grille arrière pour un accord de Vt. De plus, la dimension b' n'est pas limitée comme cela est de préférence le cas pour la structure de FinFET de la figure 3. Ainsi, cela permet d'obtenir un courant de .
Claims (16)
- REVENDICATIONS1. Dispositif à semi-conducteurs fabriqué sur un substrat semi-conducteur sur isolant comprenant une couche superficielle de matériau semi-conducteur séparée d'un substrat massif (2) par une couche isolante enterrée (1), comprenant : un corps semi-conducteur (3) formé dans la couche superficielle sur la couche isolante enterrée, ledit corps semi-conducteur ayant une surface supérieure (T3, T'3) opposée à une surface inférieure (B3, B'3) formée sur ladite couche isolante enterrée (2) et une paire de parois latérales latéralement opposées (L31, L32 ; L'31, L'32) s'étendant de ladite surface inférieure (B3, B'3) sur ladite couche isolante enterrée (2) jusqu'à ladite surface supérieure (T3, T'3), une couche diélectrique de grille avant (4) formée Sur lesdites parois latérales dudit corps semiconducteur (3), au moins une région de grille avant formée sur ladite couche diélectrique de grille avant (4), ladite au moins une région de grille avant comprenant au moins une couche de grille latérale d'une paire de couches de grille latérales latéralement opposées (L51, L52 ; L'51, L'52) s'étendant de ladite couche isolante enterrée (2), une paire de régions de source/drain formées dans ledit corps semi-conducteur (3) sur les côtés opposés de ladite région de grille avant, une région de grille arrière (6) formée dans le substrat massif (1) sous la couche isolante enterrée (2), moyennant quoi la couche isolante enterrée (2) isole électriquement la région de grille arrière (6) du corps semi-conducteur (3).35
- 2. Dispositif à semi-conducteurs selon la revendication 1, dans lequel la couche diélectrique de grille avant (4) est également formée sur ladite surface supérieure et comprenant trois régions de grille avant formées sur ladite couche diélectrique de grille avant (4) et consistant en une couche de grille supérieure et en ladite paire de couches de grille latérales latéralement opposées (L51, L52 ; L'51, L'52) s'étendant de ladite couche isolante enfouie (2).
- 3. Dispositif à semi-conducteurs selon la revendication 1, comprenant deux régions de grille avant formées sur ladite couche diélectrique de grille avant (4) et consistant en ladite paire de couches de grille latérales latéralement opposées (L51, L52 ; L'51, L'52) s'étendant de ladite couche isolante enfouie (2).
- 4. Dispositif à semi-conducteurs selon l'une des revendications 2 et 3, dans laquelle les régions de grille avant sont connectées à de multiples électrodes indépendantes qui peuvent être polarisées de manière indépendante.
- 5. Dispositif à semi-conducteurs selon l'une des revendications 2 et 3, dans laquelle les régions d'électrode de grille avant sont connectées à une électrode unique.
- 6. Dispositif à semi-conducteurs selon la revendication 1, dans lequel les parois latérales (L31, L32) du corps semi-conducteur sont rectilignes, moyennant quoi le corps semi-conducteur a une section transversale rectangulaire.35
- 7. Dispositif à semi-conducteurs selon la revendication 6, dans lequel la hauteur du corps semiconducteur (b) est inférieure à la largeur du corps semi-conducteur (a).
- 8. Dispositif à semi-conducteurs selon la revendication 7, dans lequel la hauteur du corps semiconducteur (b) est égale ou inférieure aux deux tiers de la largeur du corps semi-conducteur (a).
- 9. Dispositif à semi-conducteurs selon la revendication 1, dans lequel les parois latérales (L'31, L'32) du corps semi-conducteur ont des sections transversales en forme de L opposées, moyennant quoi le 15 corps semi-conducteur a une section en T inversé comportant une tête sur la couche isolante et un pied s'étendant vers le haut à partir de la tête.
- 10. Dispositif à semi-conducteurs selon la 20 revendication 9, dans lequel la largeur (a') du pied est égale à une moitié de la longueur de grille (Lg) ou moins pour un transistor en mode totalement appauvri et est supérieure à une moitié de la longueur de grille pour un transistor en mode partiellement appauvri. 25
- 11. Dispositif à semi-conducteurs selon la revendication 10, dans lequel la largeur (a) de la tête est supérieure à la largeur (a') du pied et supérieure à la longueur de grille. 30
- 12. Dispositif semi-conducteurs selon la revendication 1, dans lequel la région de grille arrière (6) est une région implantée avec des dopants du substrat massif. 35
- 13. Dispositif à semi-conducteurs selon la revendication 1, comprenant en outre un puits isolant la région de grille arrière du substrat massif par un puits de conductivité opposée.
- 14. Dispositif à semi-conducteurs selon la revendication 1, comprenant en outre une ligne de grille arrière reliant en conduction la région de grille arrière à une source de tensions de polarisation sélectionnées.
- 15. Dispositif à semi-conducteurs selon la revendication 14, dans lequel la tension de polarisation est sélectionnée parmi un potentiel de 15 masse, une tension d'alimentation nominale et un potentiel analogique ajustable.
- 16. Dispositif à semi-conducteurs selon la revendication 1, dans lequel le corps semi-conducteur 20 est en silicium, en silicium germanium, en germanium, en un semi-conducteur composite ou similaire et en une combinaison de ces matériaux.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR1160195A FR2982421A1 (fr) | 2011-11-09 | 2011-11-09 | Finfet a trois grilles sur seoi avec modulation de tension de seuil |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR1160195A FR2982421A1 (fr) | 2011-11-09 | 2011-11-09 | Finfet a trois grilles sur seoi avec modulation de tension de seuil |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| FR2982421A1 true FR2982421A1 (fr) | 2013-05-10 |
Family
ID=45524777
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| FR1160195A Withdrawn FR2982421A1 (fr) | 2011-11-09 | 2011-11-09 | Finfet a trois grilles sur seoi avec modulation de tension de seuil |
Country Status (1)
| Country | Link |
|---|---|
| FR (1) | FR2982421A1 (fr) |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6072217A (en) * | 1998-06-11 | 2000-06-06 | Sun Microsystems, Inc. | Tunable threshold SOI device using isolated well structure for back gate |
| US6433609B1 (en) * | 2001-11-19 | 2002-08-13 | International Business Machines Corporation | Double-gate low power SOI active clamp network for single power supply and multiple power supply applications |
| US20070008013A1 (en) * | 2005-03-18 | 2007-01-11 | Amir Fijany | Universal programmable logic gate and routing method |
| US20080142806A1 (en) * | 2006-12-14 | 2008-06-19 | Brent Alan Anderson | COMBINATION PLANAR FET AND finFET DEVICE |
| US20090140294A1 (en) * | 2007-11-30 | 2009-06-04 | Hemant Adhikari | hetero-structured, inverted-t field effect transistor |
| US20110051535A1 (en) * | 2009-09-02 | 2011-03-03 | Qualcomm Incorporated | Fin-Type Device System and Method |
-
2011
- 2011-11-09 FR FR1160195A patent/FR2982421A1/fr not_active Withdrawn
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6072217A (en) * | 1998-06-11 | 2000-06-06 | Sun Microsystems, Inc. | Tunable threshold SOI device using isolated well structure for back gate |
| US6433609B1 (en) * | 2001-11-19 | 2002-08-13 | International Business Machines Corporation | Double-gate low power SOI active clamp network for single power supply and multiple power supply applications |
| US20070008013A1 (en) * | 2005-03-18 | 2007-01-11 | Amir Fijany | Universal programmable logic gate and routing method |
| US20080142806A1 (en) * | 2006-12-14 | 2008-06-19 | Brent Alan Anderson | COMBINATION PLANAR FET AND finFET DEVICE |
| US20090140294A1 (en) * | 2007-11-30 | 2009-06-04 | Hemant Adhikari | hetero-structured, inverted-t field effect transistor |
| US20110051535A1 (en) * | 2009-09-02 | 2011-03-03 | Qualcomm Incorporated | Fin-Type Device System and Method |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP1947686B1 (fr) | Dispositif à MOSFET sur SOI | |
| EP1638149B1 (fr) | Procédé de fabrication d'un transistor à effet de champ à grille isolée à canal à hétérostructure | |
| FR2972567A1 (fr) | Méthode de formation d'une structure de ge sur iii/v sur isolant | |
| FR3060838A1 (fr) | Procede de realisation d'un dispositif semi-conducteur a canal contraint en compression | |
| EP2680311A1 (fr) | Transistor à effet tunnel | |
| FR2916305A1 (fr) | Dispositif a transistor a canal contraint. | |
| FR3004583A1 (fr) | Transistor mos a drain etendu en couche mince sur isolant | |
| EP3240041A1 (fr) | Transistor à heterojonction de type normalement ouvert a tension de seuil elevee | |
| EP1690297B1 (fr) | Dispositif microelectronique a effet de champ apte a former un ou plusieurs canaux de transistors | |
| EP2562802A2 (fr) | Procede de realisation d'un circuit integre tridimensionnel | |
| EP2685504A1 (fr) | Transistor à effet tunnel | |
| WO2007065985A1 (fr) | Transistor de type i-mos comportant deux grilles independantes, et procede d'utilisation d'un tel transistor | |
| FR3005372A1 (fr) | Procede de realisation d'un film en silicium-germanium a teneur en germanium variable | |
| EP3026711A1 (fr) | Procede ameliore pour induire une contrainte dans un canal de transistor a l'aide de regions source/drain sacrificielles et d'un remplacement de grille | |
| EP2757590B1 (fr) | Transistor à grille et à plan de masse couplés | |
| FR3089343A1 (fr) | Procede de realisation d’un transistor fet | |
| WO2019224448A1 (fr) | Transistor a haute mobilite electronique en mode enrichissement | |
| EP2419902B1 (fr) | Point memoire ram a un transistor | |
| FR2982421A1 (fr) | Finfet a trois grilles sur seoi avec modulation de tension de seuil | |
| EP2764550A1 (fr) | Point mémoire ram a un transistor | |
| EP3671841B1 (fr) | Procédé de fabrication d'un dispositif optoélectronique comprenant une pluralité de diodes | |
| FR3056331A1 (fr) | Polarisation de la region de substrat d'un transistor mos | |
| FR2860919A1 (fr) | Structures et procedes de fabrication de regions semiconductrices sur isolant | |
| FR3035265A1 (fr) | Procede de fabrication de transistors soi pour une densite d'integration accrue | |
| FR3091004A1 (fr) | Structure de type semi-conducteur pour applications digitales et radiofréquences |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| ST | Notification of lapse |
Effective date: 20140731 |