FR2925764A1 - Procede de croissance horizontale de nanotubes/nanofibres. - Google Patents

Procede de croissance horizontale de nanotubes/nanofibres. Download PDF

Info

Publication number
FR2925764A1
FR2925764A1 FR0760119A FR0760119A FR2925764A1 FR 2925764 A1 FR2925764 A1 FR 2925764A1 FR 0760119 A FR0760119 A FR 0760119A FR 0760119 A FR0760119 A FR 0760119A FR 2925764 A1 FR2925764 A1 FR 2925764A1
Authority
FR
France
Prior art keywords
layer
catalyst
nanotubes
depositing
nanofibers
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
FR0760119A
Other languages
English (en)
Other versions
FR2925764B1 (fr
Inventor
Gerard Passemard
Sylvain Maitrejean
Hristova Valentina Ivanova
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
STMicroelectronics Grenoble 2 SAS
Commissariat a lEnergie Atomique et aux Energies Alternatives CEA
Original Assignee
Commissariat a lEnergie Atomique CEA
STMicroelectronics Grenoble 2 SAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Commissariat a lEnergie Atomique CEA, STMicroelectronics Grenoble 2 SAS filed Critical Commissariat a lEnergie Atomique CEA
Priority to FR0760119A priority Critical patent/FR2925764B1/fr
Priority to EP08172462.7A priority patent/EP2072458B1/fr
Priority to US12/317,143 priority patent/US8114777B2/en
Publication of FR2925764A1 publication Critical patent/FR2925764A1/fr
Application granted granted Critical
Publication of FR2925764B1 publication Critical patent/FR2925764B1/fr
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53276—Conductive materials containing carbon, e.g. fullerenes
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76871—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers
    • H01L21/76876—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers for deposition from the gas phase, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H01L21/76879—Filling of holes, grooves or trenches, e.g. vias, with conductive material by selective deposition of conductive material in the vias, e.g. selective C.V.D. on semiconductor material, plating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/413—Nanosized electrodes, e.g. nanowire electrodes comprising one or a plurality of nanowires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/10—Applying interconnections to be used for carrying current between separate components within a device
    • H01L2221/1068—Formation and after-treatment of conductors
    • H01L2221/1094—Conducting structures comprising nanotubes or nanowires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Abstract

L'invention concerne un procédé de formation de catalyseur de croissance de nanotubes/nanofibres sur les flancs de portions d'une couche d'un premier matériau, comprenant les étapes consistant à déposer une couche mince d'un deuxième matériau (14) ; ouvrir cette couche en certains emplacements ; déposer une couche très mince de catalyseur (17) ; déposer une couche (20) du premier matériau sur une épaisseur supérieure à celle de la couche du deuxième matériau ; éliminer par polissage mécano-chimique la partie supérieure de la structure jusqu'au niveau haut de la couche du deuxième matériau ; et éliminer le deuxième matériau en regard de flancs choisis des portions de couche du premier matériau.

Description

B8612 - DD3618 / 07-GR4-094 1 PROCÉDÉ DE CROISSANCE HORIZONTALE DE NANOTUBES/NANOFIBRES
Domaine de l'invention La présente invention concerne la croissance horizon-tale de nanotubes/nanofibres. Par croissance horizontale, on en-tend une croissance dans des directions sensiblement parallèles au plan d'un substrat, cette croissance se développant à partir d'un ou plusieurs flancs d'un plot ou d'une portion de couche mince. La présente invention prévoit plus particulièrement un procédé de connectique utilisable pour réaliser des plans de connexion dans les couches supérieures d'un circuit intégré. Exposé de l'art antérieur Les nanotubes/nanofibres, par exemple les nanotubes de carbone ou les nanofibres de silicium, connaissent de nombreuses applications. L'un des modes de croissance les plus courants aujourd'hui de ces nanotubes/nanofibres consiste à les faire croître à partir du fond d'une cavité cylindrique. Ce mode de croissance se prête particulièrement bien, dans le cas des nanotubes de carbone conducteurs, à la réalisation de connexions verticales entre des régions conductrices horizontales de plans de connexion d'un circuit intégré.
B8612 - DD3618 / 07-GR4-094
2 Les figures 1A et 1B illustrent des étapes de fabrication d'un niveau de connexion d'un circuit intégré par une technique dite "damascène". Comme l'illustre la figure 1A, on part de la surface supérieure d'une couche 1 en un matériau isolant, à certains emplacements de laquelle affleurent des vias métalliques 2a, 2b, 2c, 2d. Sur cette structure, on dépose une couche isolante 4 qui est gravée pour former des ouvertures 5a, 5b, 5c. A l'étape illustrée en figure 1B, on a rempli les ouvertures d'un métal tel que du cuivre en déposant d'abord uniformément une couche de cuivre plus épaisse que la couche isolante 4 puis en procédant à un polissage mécano-chimique (CMP) de cette couche de cuivre pour qu'elle remplisse les ouvertures 5 ménagées dans la couche 4. On a ainsi formé des régions de cuivre 6a, 6b, 6c. Dans l'exemple représenté, la portion de couche de cuivre 6a est destinée à réaliser une connexion entre le via 2a et un via de niveau supérieur 8a éloigné en vue de dessus du via 2a. La portion de couche 6b joue simplement le rôle de plot de liaison entre un via inférieur 2b et un via supérieur 8b. La portion de couche 6c est destinée à assurer la liaison entre les vias 2c et 2d, et éventuellement avec un via de niveau supérieur 8c. Avec la réduction des dimensions des circuits intégrés, les largeurs et les épaisseurs de pistes métalliques telles que les pistes 6a et 6c de la figure 1B tendent à se réduire. Il en résulte qu'il devient de plus en plus difficile de faire passer des courants relativement importants dans ces conducteurs sans provoquer d'échauffement excessif, voire de diffusion des métaux dans les couches adjacentes ou encore de destruction de ces conducteurs. On a proposé de remplacer les conducteurs constitués de couches métalliques par des conducteurs constitués de structures telles que des faisceaux de nanotubes de carbone ou autres nanofibres. Toutefois, la réalisation pratique de telles struc- tures se heurte à de nombreuses difficultés.
B8612 - DD3618 / 07-GR4-094
3 Ainsi, un objet d'un mode de réalisation de la présente invention est de prévoir une nouvelle structure de couche de connexion de circuit intégré et un procédé de fabrication d'une telle structure.
Plus généralement, la présente invention vise à former des nanotubes ou nanofibres de carbone s'étendant horizontalement à partir d'une paroi verticale. Résumé de l'invention Ainsi, un mode de réalisation de la présente invention prévoit un procédé de formation de catalyseur de croissance de nanotubes/nanofibres sur les flancs de portions d'une couche d'un premier matériau, comprenant les étapes consistant à déposer une couche mince d'un deuxième matériau ; ouvrir cette couche en certains emplacements ; déposer une couche très mince de cata- lyseur ; déposer une couche du premier matériau sur une épaisseur supérieure à celle de la couche du deuxième matériau ; éliminer par polissage mécano-chimique la partie supérieure de la structure jusqu'au niveau haut de la couche du deuxième matériau ; et éliminer le deuxième matériau en regard de flancs choisis des portions de couche du premier matériau. Selon un mode de réalisation de la présente invention, le procédé comprend en outre, après l'élimination du deuxième matériau en regard de flancs choisis des portions du premier matériau, une étape de traitement thermique de conditionnement des régions apparentes de la couche de matériau catalytique. Selon un mode de réalisation de la présente invention, les ouvertures dans la couche mince d'un deuxième matériau sont évasées vers le haut. Selon un mode de réalisation de la présente invention, 30 le dépôt de couche très mince de catalyseur est effectué de façon oblique. Un mode de réalisation de la présente invention pré- voit un procédé de réalisation d'un niveau de connexion d'un circuit intégré comprenant les étapes consistant à déposer une 35 couche isolante ; ouvrir cette couche aux emplacements auxquels B8612 - DD3618 / 07-GR4-094
4 on veut établir une connexion avec un via de niveau inférieur et aux emplacements d'extrémités de pistes conductrices rectilignes ; déposer une couche de catalyseur de croissance de nanotubes/nanofibres ; remplir les ouvertures de plots conducteurs ; éliminer des par- tions de la couche isolante dans des régions rectilignes s'étendant entre deux surfaces en regard de plots conducteurs ; et faire croître des nanotubes/nanofibres. Selon un mode de réalisation de la présente invention, les nanotubes/nanofibres sont des nanotubes de carbone et le catalyseur est un matériau choisi dans le groupe des matériaux de la famille du fer et de leurs oxydes ou composites. Selon un mode de réalisation de la présente invention, la couche de catalyseur est soumise à un traitement thermique de coalescence immédiatement avant l'étape de croissance des nana- tubes. Selon un mode de réalisation de la présente invention, le matériau conducteur est du cuivre. Selon un mode de réalisation de la présente invention, le procédé comprend en outre, après l'étape de dépôt de matériau catalytique, l'étape de dépôt d'une couche ayant une fonction de barrière/accrochage. Selon un mode de réalisation de la présente invention, chaque niveau de connexion comprend des plots conducteurs dont les parois verticales sont revêtues d'un matériau catalytique de croissance de nanotubes/nanofibres, des nanotubes/nanofibres s'étendant entre des plots en regard. Brève description des dessins Ces objets, caractéristiques et avantages, ainsi que d'autres seront exposés en détail dans la description suivante de modes de réalisation particuliers faite à titre non-limitatif en relation avec les figures jointes parmi lesquelles : les figures 1A et 1B, décrites précédemment, illustrent un procédé de formation de couche de connexion de circuit intégré, couramment appelé damascène ; B8612 - DD3618 / 07-GR4-094
les figures 2A à 2E illustrent des étapes successives d'un procédé de fabrication d'une structure de connexion de circuit intégré selon un mode de réalisation de la présente invention ; 5 les figures 3A et 3B illustrent une variante d'étapes de mise en oeuvre d'un procédé selon la présente invention ; et les figures 4A et 4B illustrent une autre variante d'étapes de mise en oeuvre d'un procédé selon la présente invention.
Comme cela est habituel dans la représentation des circuits intégrés, les diverses figures ne sont pas tracées à l'échelle. Description détaillée Les figures 2A à 2E illustrent un exemple d'applica- tion d'un procédé selon un mode de réalisation de la présente invention. Dans cet exemple, on cherche à réaliser un niveau de connexion ayant la même fonction que le niveau de connexion décrit en relation avec les figures 1A et 1B. Ainsi, on cherche à former une première piste conductrice établissant la liaison entre un via inférieur 2a et un via supérieur 8a, un plot établissant une liaison directe entre un via inférieur 2b et un via supérieur 8b, et une connexion établissant une liaison entre un via inférieur 2c, un autre via inférieur 2d et éventuellement un via supérieur 8c.
En figure 2A, comme en figure 1A, on a représenté une couche isolante 1 à la surface supérieure de laquelle sont formés des nias 2a, 2b, 2c et 2d. On commence par déposer sur la structure une couche intermédiaire 14. La couche intermédiaire 14 est une couche isolante dans le cas de l'exemple représenté dans lequel des parties de cette couche doivent rester en place en fin de fabrication. La couche intermédiaire 14 pourra être en un matériau sacrificiel quelconque dans le cas (non représenté) où tous les éléments de cette couche seront éliminés à une étape ultérieure. Dans la couche 14 sont creusées des ouvertures 15a à 15e aux emplacements d'extrémités de pistes rectilignes, ce qui B8612 - DD3618 / 07-GR4-094
6 est le cas pour les ouvertures 15a-15b et 15d-15e, et aux emplacements où l'on veut former des plots conducteurs, ce qui est le cas de l'ouverture 15c. Sur la structure comprenant la couche 14 munie des ouvertures 15a à 15e, on dépose une couche 17 d'un catalyseur de croissance de nanotubes/nanofibres et éventuellement une couche 19 de barrière à la diffusion d'une couche conductrice déposée ultérieurement. Dans le cas où le matériau conducteur à déposer est du cuivre, le matériau de la couche 19 sera par exemple TiNx, TaNx, WC, WCN... Cette couche de matériau barrière est déposée par tout procédé connu adapté (par exemple, dépôt physique en phase vapeur, dépôt chimique en phase vapeur ou procédé électrochimique). Comme l'illustre la figure 2B, on dépose ensuite une couche uniforme d'un matériau conducteur 20, par exemple du cuivre, mais il pourrait également s'agir d'argent, de tungstène, ou d'un alliage ou composé métallique adapté à un polissage mécano-chimique. La couche 20 est déposée sur une épaisseur suffisante pour remplir des ouvertures 15a à 15e et présenter une surface supérieure sensiblement plane. La figure 2C représente la même structure après une étape de polissage mécano-chimique du cuivre 20. Cette étape de polissage mécano-chimique est poursuivie jusqu'à éliminer les parties horizontales supérieures de la couche barrière 19 et de la couche de catalyseur 17, de sorte que des plots de cuivre 20a à 20e restent en place dans les ouvertures 15a à 15e. A l'étape illustrée en figure 2D on a éliminé par masquage et gravure, ou par tout autre moyen approprié, le matériau 14 aux emplacements où on désire former une piste rectiligne, c'est-à-dire entre des faces en regard des plots 20a-20b et entre des faces en regard des plots 20d-20e. Cette gravure, qui est bien entendu une gravure sélective du matériau de la couche 14 par rapport à tous les autres matériaux de la structure, dégage les faces en regard des plots 20a-20b et 20d- 20e revêtues d'une couche apparente du catalyseur de croissance B8612 - DD3618 / 07-GR4-094
7 de nanotubes/nanofibres déposé à l'étape illustrée en figure 2A. Après cela, on procède par tout procédé connu à une croissance de nanotubes/nanofibres qui s'étendent à partir de chacune des faces en regard vers la face opposée. On obtient ainsi une liaison entre les plots par des faisceaux de nanofibres 22ab et 22de. Comme on l'a indiqué précédemment, ces faisceaux de nanotubes/nanofibres remplacent avantageusement une piste en un matériau conducteur, y compris une piste en cuivre de petites dimensions.
A l'étape illustrée en figure 2E, on a revêtu l'ensemble de la structure d'une nouvelle couche de matériau isolant 24 munie d'ouvertures au niveau des plots 20 au dessus desquels on veut former des nias 8a, 8b, 8c vers un niveau de connexion supérieur.
L'homme de l'art notera que ce qui précède ne décrit qu'un exemple d'application particulier d'un procédé selon la présente invention. Dans le cadre de cet exemple, de nombreuses variantes sont possibles en ce qui concerne les matériaux utilisés, qui doivent seulement être mutuellement compatibles, sélectivement gravables, et aptes à supporter les températures de traitement successives utilisées. D'autre part, il est égale-ment connu de l'homme du métier que diverses couches très minces intermédiaires, non décrites ni représentées, pourront être utilisées pour assurer des fonctions d'accrochage, de barrière, d'isolement, de protection, d'arrêt de gravure, etc. Egalement, chacun des matériaux décrits à titre d'exemple pourra être remplacé par un matériau ayant dans le procédé considéré et dans la structure à obtenir les mêmes fonctions. L'invention a été décrite dans le cadre de la réalisa- tion d'un plan de connexion au-dessus d'un circuit intégré. De façon générale, la présente invention s'applique à la réalisa- tion de faisceaux de nanotubes/nanofibres horizontaux, s'éten- dant à partir de flancs de couches minces revêtus de catalyseurs de croissance de nanotubes/nanofibres. Ces faisceaux n'auront pas nécessairement un rôle de connexion mais pourront avoir B8612 - DD3618 / 07-GR4-094
8 d'autres fonctions, par exemple constituer des composants électroniques actifs ou passifs tels que des transistors ou des résistances. Des transistors MOS ou bipolaires pourront être réalisés à partir de nanofibres de silicium convenablement dopées. On pourra aussi chercher à former des structures ayant uniquement ou en outre un rôle mécanique pour former des microstructures électromécaniques (MEMS). Parmi les avantages du procédé décrit, on notera que le catalyseur de croissance de nanotubes/nanofibres formé sur les flancs de portions de couches ou plots conducteurs peut être de particulièrement bonne qualité. En effet, cette portion de catalyseur vertical n'est soumise à aucune étape de masquage pour procéder à une gravure sélective (par plasma) d'autres portions de cette même couche de catalyseur. Un masquage et une attaque plasma partielle conduiraient inévitablement par les divers processus connus à affecter d'une certaine manière et/ou à polluer les parties qui ne sont pas gravées. Pour dégager ces parties verticales de catalyseur, on procède simplement, comme cela est représenté à l'étape de la figure 2D, à une gravure du matériau isolant/sacrificiel 14 en regard de ces parties verticales. On pourra choisir le matériau isolant/sacrificiel de telle manière que son élimination n'affecte en aucune manière la qualité de la couche de catalyseur. Parmi les catalyseurs connus de croissance de nana-tubes/nanofibres, on notera, pour les nanotubes de carbone des matériaux de la famille du fer (fer, nickel, cobalt) et leurs oxydes et autres composés. Ces matériaux sont généralement déposés par CVD ou par pulvérisation et éventuellement soumis à un processus de démouillage (élévation à une température proche du point de fusion pour provoquer une coalescence du matériau). Pour la croissance de nanofils de silicium, on pourra utiliser des matériaux tels que l'or, le platine, des alliages de ces matériaux, et éventuellement des siliciures de ces matériaux qui sont également déposés et éventuellement soumis à un processus de démouillage. Le procédé décrit ici se prête à séparer les B8612 - DD3618 / 07-GR4-094
9 étapes de dépôt et de traitement thermique des matériaux de catalyseur. Par exemple, le dépôt pourra être effectué à l'étape illustrée en figure 2A alors que le processus de coalescence pourra être mise en oeuvre seulement à l'étape illustrée en figure 2D. Ceci améliore encore la qualité du catalyseur, ce qui est un point essentiel pour permettre une croissance satisfaisante de nanotubes/nanofibres de caractéristiques désirées. La présente invention est susceptible de nombreuses autres variantes et modifications.
Une première variante est illustrée en figures 3A et 3B. Lors de la gravure de la couche de matériau isolant/ sacrificiel 14, on pourra choisir, comme cela est représenté en figure 3A, un processus de gravure qui permet la formation d'ouvertures à flancs évasés vers l'extérieur, ou à inclinaison positive. La figure 3B illustre le résultat obtenu après avoir réalisé la suite d'étapes correspondant à la figure 2D. On obtient alors des plots conducteurs dont les parois verticales présentent une inclinaison négative. Alors, les nanotubes/ nanofibres 32 qui se développent à partir de la couche de catalyseur 17 apparaissant sur ces parois verticales ont tendance à partir plutôt vers le bas, ce qui favorise un départ en direction du flanc opposé. Une autre variante de la présente invention est illustrée en figures 4A à 4B. En figure 4A, on a représenté la couche de matériau isolant/sacrificiel 14 munie d'ouvertures. Le dépôt de la couche de catalyseur 17 est formé par un procédé de dépôt oblique, de sorte que cette couche se forme sur un flanc seulement des ouvertures ménagées dans cette couche 14 et non sur le flanc opposé. Alors, à l'étape illustrée en figure 4B, (qui correspond à la figure 2D) des nanotubes/nanofibres 42 se développeront seulement à partir d'une face d'un plot 40 vers une face opposée non traitée d'un autre plot. L'homme de l'art notera également qu'en ce qui concerne le procédé de formation de structures de connexion d'un circuit intégré, on a mentionné seulement la formation de B8612 - DD3618 / 07-GR4-094
10 connexions horizontales réalisée par des nanotubes/nanofibres. Des connexions verticales, ou nias, pourront également être réalisées par des faisceaux de nanotubes/nanofibres. Uniquement à titre d'exemple, on notera que les couches conductrices 20, 30, 40 peuvent avoir des épaisseurs comprises entre 50 nm et quelques centaines de nm et que les faisceaux de nanotubes/nanofibres peuvent avoir des longueurs allant jusqu'à quelques centaines de pm.

Claims (10)

REVENDICATIONS
1. Procédé de formation de catalyseur de croissance de nanotubes/nanofibres sur les flancs de portions d'une couche d'un premier matériau, comprenant les étapes suivantes : déposer une couche mince d'un deuxième matériau (14) ; ouvrir cette couche mince en certains emplacements (15) ; déposer une couche très mince de catalyseur (17) ; déposer une couche (20) du premier matériau sur une épaisseur supérieure à celle de la couche mince du deuxième matériau ; éliminer par polissage mécano-chimique la partie supérieure de la structure jusqu'au niveau haut de la couche mince du deuxième matériau ; et éliminer le deuxième matériau en regard de flancs 15 choisis des portions de couche du premier matériau.
2. Procédé selon la revendication 1, comprenant en outre, après l'élimination du deuxième matériau en regard de flancs choisis des portions du premier matériau, une étape de traitement thermique de conditionnement des régions apparentes 20 de la couche de catalyseur.
3. Procédé selon la revendication 1, dans lequel les ouvertures dans la couche mince d'un deuxième matériau (14) sont évasées vers le haut.
4. Procédé selon la revendication 1, dans lequel le 25 dépôt de couche très mince de catalyseur (17) est effectué de façon oblique.
5. Procédé de réalisation d'un niveau de connexion d'un circuit intégré comprenant les étapes suivantes : déposer une couche isolante (14) ; 30 ouvrir cette couche aux emplacements (15b-15e) aux-quels on veut établir une connexion avec un via de niveau inférieur et aux emplacements (15a-15b, 15d-15e) d'extrémités de pistes conductrices rectilignes ;B8612 - DD3618 / 07-GR4-094 12 déposer une couche (17) de catalyseur de croissance de nanotubes/nanofibres ; remplir les ouvertures de plots conducteurs (20a-20e) ; éliminer des portions de la couche isolante (14) dans des régions rectilignes s'étendant entre deux surfaces en regard de plots conducteurs ; et faire croître des nanotubes/nanofibres (22a-b, 22d-e).
6. Procédé selon la revendication 5, dans lequel les nanotubes/nanofibres sont des nanotubes de carbone et le catalyseur est un matériau choisi dans le groupe des matériaux de la famille du fer et de leurs oxydes ou composites.
7. Procédé selon la revendication 6, dans lequel la couche de catalyseur est soumise à un traitement thermique de coalescence immédiatement avant l'étape de croissance des nanotubes.
8. Procédé selon l'une quelconque des revendications 5 à 7, dans lequel le matériau conducteur est du cuivre.
9. Procédé selon l'une quelconque des revendications 5 à 7, comprenant en outre, après l'étape de dépôt de catalyseur, l'étape de dépôt d'une couche barrière (19).
10. Structure de connexion de circuit intégré, dans laquelle chaque niveau de connexion comprend des plots conducteurs (20) dont les parois verticales sont revêtues d'un maté- riau catalytique (17) de croissance de nanotubes/nanofibres, des nanotubes/nanofibres s'étendant entre des plots en regard.
FR0760119A 2007-12-20 2007-12-20 Procede de croissance horizontale de nanotubes/nanofibres. Expired - Fee Related FR2925764B1 (fr)

Priority Applications (3)

Application Number Priority Date Filing Date Title
FR0760119A FR2925764B1 (fr) 2007-12-20 2007-12-20 Procede de croissance horizontale de nanotubes/nanofibres.
EP08172462.7A EP2072458B1 (fr) 2007-12-20 2008-12-19 Procédé de formation de catalyseur de croissance de nanotubes/nanofibres et de croissance horizontale de nanotubes/nanofibres
US12/317,143 US8114777B2 (en) 2007-12-20 2008-12-19 Horizontal nanotube/nanofiber growth method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
FR0760119A FR2925764B1 (fr) 2007-12-20 2007-12-20 Procede de croissance horizontale de nanotubes/nanofibres.

Publications (2)

Publication Number Publication Date
FR2925764A1 true FR2925764A1 (fr) 2009-06-26
FR2925764B1 FR2925764B1 (fr) 2010-05-28

Family

ID=39511095

Family Applications (1)

Application Number Title Priority Date Filing Date
FR0760119A Expired - Fee Related FR2925764B1 (fr) 2007-12-20 2007-12-20 Procede de croissance horizontale de nanotubes/nanofibres.

Country Status (3)

Country Link
US (1) US8114777B2 (fr)
EP (1) EP2072458B1 (fr)
FR (1) FR2925764B1 (fr)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040164327A1 (en) * 2000-07-18 2004-08-26 Lg Electronics, Inc. Method of horizontally growing carbon nanotubes and field effect transistor using the carbon nanotubes grown by the method
US20050215049A1 (en) * 2004-03-26 2005-09-29 Masahiro Horibe Semiconductor device and method of manufacturing the same
WO2006010684A1 (fr) * 2004-07-29 2006-02-02 International Business Machines Corporation Microcircuit integre mettant en oeuvre des couches conductrices de nanotubes de carbone orientes
US20060086958A1 (en) * 2004-10-22 2006-04-27 Renesas Technology Corp. Wire structure, semiconductor device, MRAM, and manufacturing method of semiconductor device
WO2007022359A2 (fr) * 2005-08-16 2007-02-22 The Regents Of The University Of California Transistors a effet de champ a nanofils en silicium integres verticaux et procedes de fabrication
US20070205450A1 (en) * 2004-10-22 2007-09-06 Fujitsu Limited Semiconductor device and method of manufacturing the same

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060057388A1 (en) * 2004-09-10 2006-03-16 Sungho Jin Aligned and open-ended nanotube structure and method for making the same
JP4956919B2 (ja) * 2005-06-08 2012-06-20 株式会社日立製作所 半導体装置およびその製造方法
US7371677B2 (en) * 2005-09-30 2008-05-13 Freescale Semiconductor, Inc. Laterally grown nanotubes and method of formation
AU2006343556B2 (en) * 2005-12-29 2012-06-21 Oned Material, Inc. Methods for oriented growth of nanowires on patterned substrates

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040164327A1 (en) * 2000-07-18 2004-08-26 Lg Electronics, Inc. Method of horizontally growing carbon nanotubes and field effect transistor using the carbon nanotubes grown by the method
US20050215049A1 (en) * 2004-03-26 2005-09-29 Masahiro Horibe Semiconductor device and method of manufacturing the same
WO2006010684A1 (fr) * 2004-07-29 2006-02-02 International Business Machines Corporation Microcircuit integre mettant en oeuvre des couches conductrices de nanotubes de carbone orientes
US20060086958A1 (en) * 2004-10-22 2006-04-27 Renesas Technology Corp. Wire structure, semiconductor device, MRAM, and manufacturing method of semiconductor device
US20070205450A1 (en) * 2004-10-22 2007-09-06 Fujitsu Limited Semiconductor device and method of manufacturing the same
WO2007022359A2 (fr) * 2005-08-16 2007-02-22 The Regents Of The University Of California Transistors a effet de champ a nanofils en silicium integres verticaux et procedes de fabrication

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
HOENLEIN W: "NEW PROSPECTS FOR MICROELECTRONICS: CARBON NANOTUBES", JAPANESE JOURNAL OF APPLIED PHYSICS, JAPAN SOCIETY OF APPLIED PHYSICS, TOKYO, JP, vol. 41, no. 6B, PART 01, 1 June 2002 (2002-06-01), pages 4370 - 4374, XP001163432, ISSN: 0021-4922 *

Also Published As

Publication number Publication date
FR2925764B1 (fr) 2010-05-28
EP2072458A1 (fr) 2009-06-24
EP2072458B1 (fr) 2014-10-01
US20090212006A1 (en) 2009-08-27
US8114777B2 (en) 2012-02-14

Similar Documents

Publication Publication Date Title
EP2254146B1 (fr) Structure semiconductrice et procédé de réalisation d'une structure semiconductrice
EP0351001A1 (fr) Procédé pour fabriquer un dispositif semi-conducteur ayant au moins un niveau de prise de contact à travers des ouvertures de contact de petites dimensions
EP3003973B1 (fr) Substrat conducteur electrique sur au moins une de ses faces muni d'un empilement de couches minces pour la croissance de nanotubes de carbone (ntc)
FR2992467A1 (fr) Procede de realisation d'un composant a contact electrique traversant et composant obtenu
EP1936680B1 (fr) Elément d'interconnexion à base de nanotubes de carbone
EP2006901A2 (fr) Procédé de fabrication d'une connexion électrique à base de nanotubes de carbone
EP2608253B1 (fr) Via TSV doté d'une structure de libération de contraintes et son procédé de fabrication
EP1480266A2 (fr) Procédé de réalisation d'un circuit électronique intégré comprenant des composants superposés et circuit électronique intégré ainsi obtenu
WO1999008318A1 (fr) Procede d'interconnexion a travers un materiau semi-conducteur
EP2365741B1 (fr) Procede de metallisation de vias borgnes
EP2534678B1 (fr) Structure d'interconnexion a base de nanotubes de carbone rediriges
FR2925764A1 (fr) Procede de croissance horizontale de nanotubes/nanofibres.
EP0435717B1 (fr) Procédé d'interconnexion de couches métalliques du réseau multicouche d'une carte électronique et carte en résultant
FR2901635A1 (fr) Dispositif de connexion tridimensionnel dans un substrat
EP2791969B1 (fr) Formation d'une connexion electrique du type via
FR2925761A1 (fr) Procede de realisation d'une connexion electrique, a base de nanotubes, entre deux surfaces en regard et circuit integre la comportant
EP2498287B1 (fr) Procédé de réalisation d'interconnexions verticales à travers des couches structurées.
EP3537489B1 (fr) Procédé de fabrication d'un dispositif traversant
FR2845201A1 (fr) Procede de formation de portions d'un materiau compose a l'interieur d'une cavite et circuit electrique incorporant des portions de materiau compose ainsi obtenues
EP2006902A2 (fr) Procédé de réalisation d'une connexion électrique à base de nanotubes gainés individuellement
FR3069952B1 (fr) Realisation d'un transistor a structure de canal et regions de source et de drain en semi-metal
FR2789803A1 (fr) Procede de realisation d'une connexion metallique verticale dans un circuit integre
FR2866471A1 (fr) Procede de realisation d'un circuit electronique integre et circuit electronique integre ainsi obtenu
WO2016050932A1 (fr) Procede de controle de la fermeture de cavite par depot non conforme d'une couche
WO2019170987A1 (fr) Procede de realisation d'une bille de brasure sur une face d'un substrat

Legal Events

Date Code Title Description
ST Notification of lapse

Effective date: 20140829