FR2845201A1 - Procede de formation de portions d'un materiau compose a l'interieur d'une cavite et circuit electrique incorporant des portions de materiau compose ainsi obtenues - Google Patents
Procede de formation de portions d'un materiau compose a l'interieur d'une cavite et circuit electrique incorporant des portions de materiau compose ainsi obtenues Download PDFInfo
- Publication number
- FR2845201A1 FR2845201A1 FR0211989A FR0211989A FR2845201A1 FR 2845201 A1 FR2845201 A1 FR 2845201A1 FR 0211989 A FR0211989 A FR 0211989A FR 0211989 A FR0211989 A FR 0211989A FR 2845201 A1 FR2845201 A1 FR 2845201A1
- Authority
- FR
- France
- Prior art keywords
- metal
- cavity
- zone
- initial material
- initial
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000000463 material Substances 0.000 title claims abstract description 113
- 229910052751 metal Inorganic materials 0.000 title claims abstract description 78
- 239000002184 metal Substances 0.000 title claims abstract description 78
- 239000002131 composite material Substances 0.000 title claims abstract description 12
- 230000008021 deposition Effects 0.000 title abstract description 13
- 238000004519 manufacturing process Methods 0.000 title description 17
- 238000000034 method Methods 0.000 claims abstract description 54
- 238000010438 heat treatment Methods 0.000 claims abstract description 11
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 49
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 46
- 229910052710 silicon Inorganic materials 0.000 claims description 46
- 239000010703 silicon Substances 0.000 claims description 46
- 150000001875 compounds Chemical class 0.000 claims description 43
- 239000000758 substrate Substances 0.000 claims description 28
- 239000000377 silicon dioxide Substances 0.000 claims description 23
- 238000000151 deposition Methods 0.000 claims description 15
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 11
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 9
- 229910017052 cobalt Inorganic materials 0.000 claims description 7
- 239000010941 cobalt Substances 0.000 claims description 7
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 claims description 7
- 238000005530 etching Methods 0.000 claims description 7
- 229910045601 alloy Inorganic materials 0.000 claims description 5
- 239000000956 alloy Substances 0.000 claims description 5
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 claims description 5
- 239000002243 precursor Substances 0.000 claims description 5
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 claims description 4
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 claims description 4
- 239000000126 substance Substances 0.000 claims description 4
- 239000003153 chemical reaction reagent Substances 0.000 claims description 3
- 239000006193 liquid solution Substances 0.000 claims description 3
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 2
- BUGBHKTXTAQXES-UHFFFAOYSA-N Selenium Chemical compound [Se] BUGBHKTXTAQXES-UHFFFAOYSA-N 0.000 claims description 2
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 claims description 2
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims description 2
- 229910052782 aluminium Inorganic materials 0.000 claims description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 2
- 229910052785 arsenic Inorganic materials 0.000 claims description 2
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 claims description 2
- 239000004020 conductor Substances 0.000 claims description 2
- 229910052802 copper Inorganic materials 0.000 claims description 2
- 239000010949 copper Substances 0.000 claims description 2
- 229910052732 germanium Inorganic materials 0.000 claims description 2
- 150000002739 metals Chemical class 0.000 claims description 2
- 229910052759 nickel Inorganic materials 0.000 claims description 2
- 229910052697 platinum Inorganic materials 0.000 claims description 2
- 229910052711 selenium Inorganic materials 0.000 claims description 2
- 239000011669 selenium Substances 0.000 claims description 2
- 239000004065 semiconductor Substances 0.000 claims description 2
- 229910052709 silver Inorganic materials 0.000 claims description 2
- 239000004332 silver Substances 0.000 claims description 2
- 229910052715 tantalum Inorganic materials 0.000 claims description 2
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 claims description 2
- 239000010936 titanium Substances 0.000 claims description 2
- 229910052719 titanium Inorganic materials 0.000 claims description 2
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims description 2
- 229910052721 tungsten Inorganic materials 0.000 claims description 2
- 239000010937 tungsten Substances 0.000 claims description 2
- 230000015572 biosynthetic process Effects 0.000 abstract description 15
- 229910021332 silicide Inorganic materials 0.000 description 38
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 35
- 238000005755 formation reaction Methods 0.000 description 14
- 229910052681 coesite Inorganic materials 0.000 description 5
- 229910052906 cristobalite Inorganic materials 0.000 description 5
- 235000012239 silicon dioxide Nutrition 0.000 description 5
- 229910052682 stishovite Inorganic materials 0.000 description 5
- 229910052905 tridymite Inorganic materials 0.000 description 5
- 238000003486 chemical etching Methods 0.000 description 4
- 238000005229 chemical vapour deposition Methods 0.000 description 4
- 229910000927 Ge alloy Inorganic materials 0.000 description 3
- GRYLNZFGIOXLOG-UHFFFAOYSA-N Nitric acid Chemical compound O[N+]([O-])=O GRYLNZFGIOXLOG-UHFFFAOYSA-N 0.000 description 3
- 229910000676 Si alloy Inorganic materials 0.000 description 3
- 238000009413 insulation Methods 0.000 description 3
- 239000000203 mixture Substances 0.000 description 3
- 229910017604 nitric acid Inorganic materials 0.000 description 3
- -1 silicide compound Chemical class 0.000 description 3
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 2
- MHAJPDPJQMAIIY-UHFFFAOYSA-N Hydrogen peroxide Chemical compound OO MHAJPDPJQMAIIY-UHFFFAOYSA-N 0.000 description 2
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 2
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 2
- 238000002679 ablation Methods 0.000 description 2
- 239000002253 acid Substances 0.000 description 2
- 230000000295 complement effect Effects 0.000 description 2
- 238000004090 dissolution Methods 0.000 description 2
- 230000005669 field effect Effects 0.000 description 2
- 239000007789 gas Substances 0.000 description 2
- 239000011810 insulating material Substances 0.000 description 2
- 230000000873 masking effect Effects 0.000 description 2
- 230000001590 oxidative effect Effects 0.000 description 2
- 238000005498 polishing Methods 0.000 description 2
- 239000002210 silicon-based material Substances 0.000 description 2
- GLGNXYJARSMNGJ-VKTIVEEGSA-N (1s,2s,3r,4r)-3-[[5-chloro-2-[(1-ethyl-6-methoxy-2-oxo-4,5-dihydro-3h-1-benzazepin-7-yl)amino]pyrimidin-4-yl]amino]bicyclo[2.2.1]hept-5-ene-2-carboxamide Chemical class CCN1C(=O)CCCC2=C(OC)C(NC=3N=C(C(=CN=3)Cl)N[C@H]3[C@H]([C@@]4([H])C[C@@]3(C=C4)[H])C(N)=O)=CC=C21 GLGNXYJARSMNGJ-VKTIVEEGSA-N 0.000 description 1
- 230000002378 acidificating effect Effects 0.000 description 1
- 239000004566 building material Substances 0.000 description 1
- 238000005234 chemical deposition Methods 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 229940125758 compound 15 Drugs 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 238000010292 electrical insulation Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 125000002524 organometallic group Chemical group 0.000 description 1
- 239000008188 pellet Substances 0.000 description 1
- 230000035515 penetration Effects 0.000 description 1
- 238000001020 plasma etching Methods 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 230000001105 regulatory effect Effects 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 125000006850 spacer group Chemical group 0.000 description 1
- 230000009466 transformation Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66742—Thin film unipolar transistors
- H01L29/6675—Amorphous silicon or polysilicon transistors
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
- Y10T29/49155—Manufacturing circuit on or in base
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
- Y10T29/49155—Manufacturing circuit on or in base
- Y10T29/49156—Manufacturing circuit on or in base with selective destruction of conductive paths
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
- Y10T29/49155—Manufacturing circuit on or in base
- Y10T29/49158—Manufacturing circuit on or in base with molding of insulated base
- Y10T29/4916—Simultaneous circuit manufacturing
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
- Y10T29/49155—Manufacturing circuit on or in base
- Y10T29/49165—Manufacturing circuit on or in base by forming conductive walled aperture in base
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
- Y10T29/49155—Manufacturing circuit on or in base
- Y10T29/49165—Manufacturing circuit on or in base by forming conductive walled aperture in base
- Y10T29/49167—Manufacturing circuit on or in base by forming conductive walled aperture in base with deforming of conductive path
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
Un procédé de formation de portions d'un matériau composé (26) au sein d'un circuit électronique comprend la formation d'une cavité (C) comportant au moins une ouverture vers une surface d'accès. La cavité présente en outre une paroi interne ayant au moins une zone en un matériau initial. Un métal (6) est déposé à proximité de la zone en matériau initial. Le circuit est ensuite chauffé pour former une portion du matériau composé dans la zone de matériau initial à l'intérieur de la cavité. Le matériau composé est formé d'éléments du matériau initial et d'une partie du métal déposé. L'excès de métal n'ayant pas formé de matériau composé est alors retiré de la cavité.
Description
PROCEDE DE FORMATION DE PORTIONS D'UN MATERIAU COMPOSE A L'INTERIEUR D'UNE
CAVITE ET CIRCUIT ELECTRIQUE INCORPORANT
DES PORTIONS DE MATERIAU COMPOSE AINSI OBTENUES
La présente invention concerne un procédé de formation de portions 5 d'un matériau composé à l'intérieur d'une cavité et un circuit électronique
incorporant des portions de matériau composé ainsi obtenues.
L'augmentation des performances électriques et du niveau d'intégration des circuits électroniques conduit à la conception et à la réalisation de circuits ayant des configurations géométriques complexes. A titre 10 d'exemple, certains transistors à effet de champ, ou transistors MOS ("MetalOxide-Semiconductor") ont une grille qui entoure complètement le canal de ces transistors, afin d'obtenir un meilleur contrôle de l'état de conduction du transistor. Une partie conductrice de la grille doit alors être formée sous le canal, c'est-à-dire entre le canal et un substrat sous-jacent qui supporte le 15 circuit. De tels transistors MOS sont connus sous l'appellation GAA ("Gate All Around"). Il est possible de réaliser de tels transistors GAA en superposant des portions de matériaux successivement formées à partir de la surface d'un substrat, dans l'ordre d'empilement de ces portions. Dans ce cas, une partie 20 inférieure de la grille est d'abord formée au-dessus du substrat à l'aide d'un matériau conducteur, puis le canal, qui est en général à base de silicium, est formé au-dessus de cette partie inférieure de grille, et la grille est complétée par formation d'une partie supérieure de grille au- dessus du canal. Des parties latérales de la grille peuvent être formées simultanément à la partie inférieure 25 ou à la partie supérieure, mais au moins deux étapes de formation des différentes parties de la grille sont nécessaires, ce qui rend le procédé de
fabrication du transistor relativement long.
De façon générale, la réalisation en plusieurs étapes distinctes d'un unique élément conducteur est source d'inhomogénéités au sein de cet 30 élément, même si l'élément est constitué en un matériau unique mis en oeuvre dans chaque étape de sa réalisation. De telles inhomogénéités sont
indésirables vis-à-vis de son comportement électrique final.
-2 Il est connu par ailleurs de réaliser sélectivement dans des zones déterminées d'un circuit électronique des portions d'un matériau de type siliciure de métal. Pour cela, du silicium est initialement disposé au niveau de ces zones et, à un niveau du procédé de fabrication du circuit pour lequel ces 5 zones sont découvertes, le circuit est recouvert d'une couche d'un métal apte à former un composé de type siliciure. Le circuit est alors chauffé de façon à former ce composé siliciure dans les zones o le métal est en contact avec le silicium. Les parties de métal déposées en dehors des zones de silicium restent alors inaltérées à l'issue du chauffage, et sont retirées, par exemple, 10 par dissolution dans une solution chimique appropriée. Le siliciure n'étant pas soluble dans la solution utilisée, il demeure dans le circuit final au niveau des
zones de silicium initiales.
Un inconvénient de cette méthode de formation de portions de siliciure réside dans la nécessité que les zones de silicium au niveau desquelles le 15 siliciure est formé soient initialement découvertes. Cette contrainte peut être
incompatible avec une configuration complexe du circuit électronique.
Un but de la présente invention consiste donc à pallier cet inconvénient
en permettant la formation de portions d'un matériau composé dans des zones de circuit initialement enterrées, c'est-à-dire recouvertes par d'autres matériaux 20 constitutifs du circuit.
La présente invention propose un procédé de formation d'au moins une portion d'un matériau composé formé d'éléments d'un matériau initial et d'un métal au sein d'un circuit électronique, comprenant les étapes suivantes: /a/ formation d'une cavité comportant au moins une ouverture vers une 25 surface d'accès et présentant une paroi interne ayant au moins une zone en matériau initial; /b/ dépôt d'un métal à proximité de ladite zone en matériau initial; Ic/ chauffage du circuit de façon à former une portion du matériau composé dans ladite zone en matériau initial; et Idi retrait de la cavité par ladite ouverture d'au moins une portion du
métal n'ayant pas formé de matériau composé.
-3 Selon l'invention, une cavité est d'abord formée dans le circuit, à l'intérieur de laquelle des portions de matériau composé sont sélectivement formées à partir de zones de matériau initial donnant dans la cavité. Le matériau composé est formé après un dépôt dans la cavité d'un métal apte à 5 réagir avec le matériau initial pour former le matériau composé à partir d'éléments du matériau initial et du métal. L'excès de métal n'ayant pas formé
de matériau composé est ensuite extrait de la cavité.
Un avantage du procédé de l'invention est sa compatibilité avec un grand nombre de configurations du circuit électronique. En effet, des méthodes 10 variées de formation de la cavité peuvent être utilisées, sélectionnées en
fonction de chaque configuration de circuit.
La cavité formée peut notamment comprendre un premier volume cylindrique ou parallélépipédique ouvert sur la surface d'accès, de façon à
former, par exemple, un puits partant d'une surface découverte du circuit.
Elle peut aussi comprendre un second volume dans lequel le premier volume débouche à l'opposé de la surface d'accès, et ayant une étendue plus grande que le premier volume parallèlement à la surface d'accès. Dans ce cas, la cavité forme une caverne reliée par un puits plus étroit à la surface découverte du circuit. La cavité peut en outre présenter l'une des formes 20 précédentes en ouvrant sur un flanc du circuit parallèle, perpendiculaire ou d'orientation quelconque par rapport à une surface d'un substrat porteur du circuit. Un autre avantage du procédé de l'invention réside dans les larges possibilités de disposition des portions de matériau composé, résultant de la 25 disposition initiale des zones de matériau initial au sein du circuit, et de la forme de la cavité au niveau de ces zones. Ainsi, des portions de matériau composé ayant une forme générale de pastille peuvent, en particulier, être
orientées parallèlement ou perpendiculairement à la surface d'accès.
Dans une configuration géométrique o le circuit électronique est 30 disposé sur un substrat, et o la cavité comprend une cheminée sensiblement
perpendiculaire à la surface du substrat, la cheminée permet un accès à une partie enterrée du circuit pour la réalisation des portions de matériau compose.
-4 Le procédé de l'invention est donc particulièrement adapté à des structures de circuits ayant plusieurs niveaux superposés de composants ou de parties de composants, et contribue à une diminution du cot du circuit électronique liée à
une réduction de la taille du substrat.
Un autre avantage encore du procédé de l'invention réside dans la
possibilité de former simultanément plusieurs portions de matériau composé au sein du circuit. Pour cela, plusieurs zones de matériau initial doivent être prévues dans le circuit, et la cavité est formée de façon à atteindre ces zones.
Eventuellement le circuit peut aussi comporter des zones de matériau initial à 10 l'extérieur de la cavité, o le matériau composé est formé simultanément aux
portions de matériau composé internes à la cavité.
La cavité peut être formée de différentes façons en fonction de la configuration du circuit. En particulier, elle peut être formée par retrait d'au
moins un matériau du circuit, notamment à partir de la surface d'accès.
Une autre méthode de formation de la cavité consiste à transférer au moins un matériau entre un substrat temporaire et un substrat définitif porteur
du circuit électronique.
Eventuellement, ces deux méthodes peuvent être combinées pour obtenir une cavité de forme adaptée à la configuration du circuit et à la 20 disposition recherchée des portions de matériau composé. La formation de la cavité peut encore comprendre une étape de construction de matériaux selon
un motif déterminé sur le circuit, le motif contribuant à délimiter la cavité.
Le matériau initial peut comprendre du silicium, du germanium, de l'arsenic, du sélénium, ou un composé mixte comprenant au moins l'un des 25 éléments précédents. Lorsque le matériau initial comprend du silicium, le
matériau composé formé est du type siliciure métallique.
Selon la dimension de la cavité et de son ouverture vers la surface d'accès, l'étape /b/ du procédé peut être mise en oeuvre de deux façons différentes. Lorsque la cavité et son ouverture sont suffisamment grandes, 30 l'étape lb! peut consister en une introduction du métal dans la cavité par ladite ouverture, de façon à former un dépôt du métal sur au moins ladite zone en
matériau initial.
-5 Si la cavité et son ouverture sont de dimensions trop petites pour réaliser une introduction du métal par l'ouverture lors du dépôt du métal, l'étape lb! consiste alors en un dépôt du métal à l'extérieur de la cavité, à proximité de ladite ouverture. Lors du chauffage de l'étape Ici, le métal déposé diffuse dans 5 la cavité jusqu'à ladite zone en matériau initial, par ladite ouverture de la cavité, de façon à former une portion du matériau composé dans ladite zone en
matériau initial.
Plusieurs méthodes distinctes peuvent être utilisées pour introduire le métal à l'intérieur de la cavité. Par exemple, un dépôt chimique du métal peut 10 être utilisé, à partir de composés précurseurs gazeux incorporant des atomes
de métal ("Chemical Vapour Deposition" ou CVD). Une telle méthode de dépôt est préférablement mise en oeuvre à pression réduite, pour permettre un dépôt du métal sur des côtés de la cavité éloignés de son ouverture sur la surface d'accès. Dans des conditions particulières, un dépôt du métal par couches 15 atomiques successives et continues peut être obtenu par de tels procédés.
D'autres méthodes possibles pour le dépôt du métal dans la cavité utilisent une solution chimique introduite dans la cavité, qui incorpore des composés dissous à base du métal sous une forme oxydée. Dans l'une de ces méthodes, dite "electroless", des composés réducteurs sont ensuite ajoutés à 20 la solution, qui provoquent une libération du métal sous forme d'une couche
conductrice tapissant la cavité.
Le métal déposé en utilisant l'une des méthodes précédentes et apte à former un matériau composé peut être le cobalt, le tantale, le tungstène, le titane, l'aluminium, le cuivre, l'argent, le platine, le nickel, ou un alliage 25 comprenant l'un au moins de ces métaux. Le matériau composé formé peut être conducteur électrique, en fonction du rôle des portions de matériau
composé au sein du circuit électrique.
L'introduction du métal dans la cavité pour former un dépôt sur la ou les zones de matériau initial internes à la cavité est effectuée de préférence de 30 façon à ne pas remplir complètement la cavité. Ainsi, des contraintes éventuelles apparaissant lors du chauffage et lors de la formation dans la cavité du matériau composé sont limitées. Cette précaution permet d'éviter un -6
endommagement du circuit électronique causé par de telles contraintes.
Le procédé de l'invention peut en outre être utilisé pour relier par des ponts de matériau composé plusieurs zones de matériau initial donnant dans la cavité. Pour cela, la paroi interne de la cavité a au moins deux zones en 5 matériau initial séparées par une zone intermédiaire d'un matériau autre que le matériau initial. Lors du chauffage du circuit à l'étape Ici, on fait diffuser dans le métal le matériau initial d'au moins une desdites zones en matériau initial de façon à former une portion de matériau composé reliant lesdites zones en
matériau initial.
L'invention concerne aussi un circuit électronique comprenant une portion de matériau composé formée de la façon précédemment décrite. En particulier, la portion de matériau composé peut constituer au moins une
connexion électrique au sein de ce circuit.
L'invention concerne encore un transistor MOS comprenant une grille is ayant une portion de matériau composé formée selon le procédé précédent,
ainsi qu'un circuit électronique comprenant un tel transistor MOS.
D'autres particularités et avantages de la présente invention
apparaîtront dans la description ci-après de deux exemples de mise en coeuvre
non limitatifs, en référence aux dessins annexés, dans lesquels: - les figures la et lb sont des vues en perspectives d'un transistor à effet de champ en cours de fabrication selon un premier mode de réalisation de l'invention; - les figures 2a-2d sont des vues en coupe, suivant le plan 11-Il indiqué sur les figures lb et 3a-3d, illustrant des étapes successives de la 25 fabrication du transistor de la figure 1 conformément au premier mode de réalisation de l'invention - les figures 3a-3d sont des vues en coupe, suivant le plan 111-111 indiqué sur les figures 1 b et 2a-2d, illustrant les mêmes étapes successives de la fabrication du transistor; -7 - les figures 4a-4d sont des vues en coupe, suivant le plan IV-IV indiqué sur les figures 1 b et 2a-2d, illustrant les mêmes étapes successives de la fabrication du transistor; - la figure 5 est une vue en perspective de ce transistor à l'état des figures 2d, 3d et 4d; - les figures 6 à 13 sont des vues en coupe illustrant différentes étapes de réalisation de connexions électriques dans un autre mode de
réalisation de l'invention.
Dans ces figures, pour raison de clarté, les dimensions des différentes 10 parties de composants ou de circuits représentées ne sont pas en proportion
avec leurs dimensions réelles.
Les figures 2a-2d, 3a-3d, 4a-4d et 6-13 sont des vues en coupe d'au moins un substrat et de différents matériaux disposés sur une surface plane de ce substrat. Les vues en coupe sont considérées dans des plans 15 perpendiculaires à la surface du substrat. Sur les figures, des références
identiques correspondent à des éléments analogues. On note N la direction perpendiculaire à la surface du substrat, orientée vers le haut des figures, le substrat étant placé dans la partie inférieure des figures. Les termes "audessus de", "au-dessous de", "sur", "sous", "supérieur" et "inférieur" 20 utilisés dans la suite font référence à cette orientation.
Une première mise en oeuvre du procédé de l'invention est maintenant décrite en détail dans le cadre de la réalisation d'un transistor MOS de type
GAA dont la grille est en siliciure de métal.
La figure la est une vue en perspective d'un transistor 1 en cours de 25 fabrication. Le transistor 1 est réalisé au-dessus d'un substrat 100, par
exemple en silicium, recouvert d'une couche de matériau isolant 101, par exemple de silice SiO2. Un rebord de silice 102, de section rectangulaire, disposé sur la couche 101 entoure une portion rectangulaire de la surface supérieure de la couche 101, occupée par le transistor 1, et délimite une 30 cuvette centrale.
Cette cuvette est remplie d'un matériau temporaire 103, tel qu'un alliage de silicium et de germanium, jusqu'à environ deux tiers de la hauteur du 8
rebord 102.
Une première structure transversale, dont les extrémités sont référencées S et D, relie deux côtés opposés du rebord 102, en s'appuyant sur ceux-ci au niveau de chacune de ses extrémités et sur le matériau temporaire 103 dans sa partie médiane. La figure 2a montre une section du transistor 1 en cours de fabrication selon un plan de symétrie vertical Il parallèle à la première structure transversale. La partie médiane de cette structure est formée par un barreau 3 de silicium pouvant être monocristallin, entouré par une couche de silice 4. La 10 couche 4 s'étend entre les deux côtés opposés du rebord 102 en dessous du barreau 3, comme cela est visible sur la figure 2a, et n'est présente que dans une partie centrale du barreau 3 au-dessus de celui-ci. Dans cette partie centrale, la couche 4 est en outre recouverte d'une portion d'un volume de silicium 2 encadrée par deux parois verticales 5 de matériau isolant électrique, 15 par exemple de nitrure de silicium Si3N4. La première structure transversale
comporte en outre, à chacune de ses extrémités portant sur le rebord 102, deux bords isolants 5, aussi en nitrure de silicium. Ces bords isolants sont chacun reliés aux parois verticales 5 qui encadrent la portion de volume de silicium 2 par deux autres parois de nitrure de silicium qui longent les flancs 20 latéraux de la première structure.
Une seconde structure transversale croise perpendiculairement la première structure transversale, en prenant appui sur les deux autres côtés opposés du rebord 102, ainsi que sur le matériau temporaire 103. Le matériau temporaire 103 peut présenter un rehaussement central en dessous de la 25 seconde structure transversale, qui suit la forme de la surface inférieure de cette seconde structure transversale visible sur la figure 3a. La figure 3a correspond à une section du transistor 1 en cours de fabrication selon un plan de symétrie vertical 1I1 parallèle à la seconde structure transversale. Le volume de silicium 2 forme la partie principale de la seconde structure transversale et 30 entoure complètement en son centre la première structure transversale. Des parois complémentaires de nitrure de silicium recouvrent les flancs latéraux de la seconde structure transversale, en étant raccordées aux parois de nitrure de -9 silicium de la première structure transversale au niveau de chaque angle
interne du croisement des deux structures transversales.
La figure 4a est une troisième section du transistor 1 selon un autre plan vertical IV parallèle au plan III, mais décalé par rapport à celui- ci comme 5 indiqué sur la figure 2a, de façon à couper la première structure transversale
en dehors de la partie supérieure du volume de silicium 2. La figure 4a montre une section de la première structure transversale, composée du barreau de silicium 3 entouré latéralement et inférieurement par la couche de silice 4.
Cette couche 4 sépare le barreau 3 de la partie inférieure du volume de silicium 10 2. L'ensemble est flanqué de deux parois latérales isolantes 5. La figure la montre les agencements relatifs entre les parois isolantes 5 qui apparaissent
respectivement sur les figures 2a et 4a.
La structure précédente est élaborée en utilisant des techniques connues de l'Homme du métier, combinant des étapes de masquage, de dépôt 15 de matériau et de gravure, répétées de façon à former tous les volumes
superposés ou juxtaposés conformément aux figures 1 a, 2a, 3a et 4a.
Le barreau de silicium 3 de la première structure transversale est destiné à constituer le chemin conducteur principal du transistor 1 dans sa configuration finale. Ainsi, l'extrémité gauche de la première structure 20 transversale sur les figures 1a et 2a correspond à la source S du transistor 1, l'extrémité droite au drain D, et la partie centrale du barreau 3, visible sur la
figure 2a, au canal CA.
En particulier, lors de la réalisation de la structure 1 correspondant aux figures 2a, 3a et 4a, le barreau de silicium 3 est convenablement dopé d'une 25 façon connue de l'Homme du métier, pour présenter des caractéristiques de conduction adaptées à une utilisation du transistor 1 en tant que transistor de commutation entre un étant passant ou un état bloqué, en tant que transistor de régulation, en tant que transistor de puissance, ou en tant que transistor
plus spécialement adapté à tout autre utilisation.
Les parties du volume 2 disposées au-dessus et au-dessous du canal CA sont destinées à former, dans la suite du procédé selon l'invention, des parties supérieure GS et inférieure GI de la grille qui entoure le canal CA dans - 10
le plan de la figure 3a.
Lors d'une première étape du procédé selon l'invention, le matériau temporaire 103 est retiré à partir de ses portions de surface découvertes entre les extrémités des bras de la première et de la seconde structures 5 transversales, à l'intérieur du rebord 102. Lorsque le matériau temporaire 103 est un alliage de silicium et de germanium, une méthode de retrait sélectif utilisable consiste à amener au contact des parties découvertes du matériau 103 une solution aqueuse de gravure chimique ("chemical etching") à la fois oxydante et acide, composée par exemple de 40 millilitres d'acide nitrique 10 HNO3 à 70%, de 20 millilitres de peroxyde d'hydrogène H202 et 5 millilitres d'acide fluorhydrique HF à 5%. L'alliage silicium-germanium est sélectivement dissout dans cette solution, alors que les autres matériaux du transistor 1, à savoir le silicium pur ou dopé, la silice et le nitrure de silicium dans l'exemple
considéré, sont laissés intacts.
La configuration du transistor 1 obtenue à l'issue de ce retrait sélectif est représentée à la figure 1b. Cette figure fait apparaître les deux structures transversales sous forme de deux ponts respectifs s'appuyant par leurs extrémités sur le rebord 102, la seconde structure entourant la première au niveau du croisement entre les deux structures. L'espace initialement occupé 20 par le matériau temporaire 103 correspond maintenant à une cavité C qui s'étend sous les deux structures transversales et qui présente des ouvertures d'accès O disposées entre les bras des structures transversales et les angles du rebord 102. Les figures 2a, 3a et 4a correspondent au stade de fabrication
de la figure 1 b, c'est-à-dire après le retrait sélectif du matériau temporaire 103.
Lors d'une seconde étape, un métal apte à former un matériau siliciure est déposé sur les surfaces découvertes du transistor 1, ainsi qu'à l'intérieur de la cavité C. Ce dépôt peut être effectué en utilisant l'un des procédés connus de l'Homme du métier, tel que, par exemple, un dépôt chimique en phase vapeur 30 (CVD). Pour cela, des précurseurs gazeux, pouvant être de type organométallique, sont amenés au contact du transistor 1, et réagissent sur les surfaces exposées en formant une couche dudit métal. Grâce, notamment, à la - 11 faible pression gazeuse maintenue autour du transistor 1 lors de l'introduction des précurseurs, ceux-ci pénètrent dans la cavité C par les ouvertures O et recouvrent toute sa paroi, y compris dans la partie faisant face à l'intérieur de la cavité C. Les figures 2b, 3b et 4b sont des sections correspondant respectivement aux figures 2a, 3a et 4a, et représentent le transistor 1 à l'issue du dépôt du métal. Le métal déposé forme une couche continue 6 qui recouvre les faces supérieures, latérales et inférieures des deux structures transversales, le fond de la cuvette formée par la couche de silice 101, les 10 différentes parties d'espaceur 5 en nitrure de silicium ainsi que le rebord de
silice 102 sur ses faces verticales et horizontale.
Le métal employé pour la couche 6 peut être, en particulier, du cobalt.
Le transistor 1 est alors chauffé à une température adaptée pour permettre la formation d'un composé de type siliciure métallique. Ce composé 15 est formé au niveau des zones de silicium et/ou de polysilicium présentes à la surface du transistor 1 ou à l'intérieur de la cavité C, en contact avec la couche 6. Ces zones de contact silicium- métal 6 sont les surfaces supérieures des extrémités S et D du barreau 3, ainsi que les surfaces supérieure, inférieure et
latérales du volume 2.
La température du chauffage, dépendant du métal de la couche 6, est par exemple comprise entre 5000C et 7000C. Lors du chauffage, le métal de la couche 6 diffuse au sein du silicium des zones précitées, à partir de leurs surfaces, et le silicium diffuse dans la couche 6, formant un volume de composition mixte silicium-métal autour de la surface de contact initiale entre le 25 silicium et le métal. Cette composition mixte correspond pour l'essentiel à un composé de type siliciure métallique, conducteur électrique. Dans le cas particulier du cobalt, le volume finalement occupé par le composé siliciure est d'environ 3,5 fois le volume occupé par le silicium initial transformé en siliciure
de cobalt.
Les figures 2c, 3c et 4c font apparaître les portions 26, 36S et 36D de siliciure de métal formées: au-dessus du barreau 3 et au niveau de l'ensemble - 12
de la surface découverte du volume initial 2, c'est-à-dire la surface supérieure du volume 2, les côtés et la surface inférieure (interne à la cavité) du volume 2.
Les formes arrondies représentées correspondent à l'augmentation de volume
des matériaux impliqués dans la réaction de formation du siliciure.
Eventuellement, des portions de silicium résiduelles du volume 2 peuvent subsister au sein du siliciure formé, visibles sur la figure 3c, mais, de préférence, la quantité de métal de la couche 6 est suffisante pour permettre la transformation en siliciure de l'intégralité, ou la quasiintégralité du silicium du
volume 2.
A l'inverse, l'épaisseur du barreau 3 selon la direction N est suffisante pour qu'une fraction limitée du silicium du barreau 3 soit convertie en siliciure, formant ainsi un recouvrement supérieur en siliciure des extrémités S et D du
barreau 3.
Les parties de la couche de métal 6 n'ayant pas formé de siliciure sont 15 ensuite retirées selon un procédé de retrait sélectif connu de l'Homme du métier. Ce retrait est préférablement effectué par gravure chimique isotrope ("chemical etching") au moyen d'une solution liquide incorporant des réactifs chimiques sélectionnés pour dissoudre spécifiquement le métal 6. Des réactifs acides, ayant éventuellement un effet oxydant combiné, tel que l'acide nitrique 20 HNO3, sont particulièrement adaptés. Lors de ce retrait, la solution liquide dissout le métal et progresse à l'intérieur de la cavité C par l'espace libéré par le métal dissout, jusqu'à remplir tout l'espace résiduel de la cavité C et
dissoudre intégralement les résidus de la couche de métal 6 qui s'y trouvent.
Les figures 2d, 3d, 4d et 5 montrent le transistor 1 à l'issue de ce 25 retrait. Les portions de siliciure 36S et 36D forment respectivement les contacts électriques sur les zones de source S et de drain D du transistor 1. Le volume 26 de siliciure constitue par ailleurs la grille entourant le canal CA, avec les
parties GS supérieure et GI inférieure de cette grille.
Cette grille est prolongée par des appuis en siliciure jusqu'aux côtés 30 opposés du rebord 102 (figures 3d et 5), remplaçant les deux extrémités de la seconde structure transversale initiale. Ces appuis peuvent servir, en particulier, de connexions électriques reliant la grille à des composants - 13 externes au transistor 1. De plus, la grille présente deux autres prolongations sous les extrémités de source S et de drain D du barreau 3, l'une d'elles étant visible sur la figure 4d, contribuant à un contrôle particulièrement précis de
l'état électrique du transistor obtenu 1.
Du cobalt a été cité à titre d'exemple pour le métal 6. Tout autre métal apte à former un composé siliciure conducteur électrique peut êtreégalement utilisé. De préférence, le métal 6 est choisi de telle sorte que le siliciure correspondant présente une valeur de travail de sortie d'électrons située dans 10 un intervalle de 25% autour de la moyenne des deux valeurs de travail de sortie d'électrons respectivement d'un matériau de silicium dopé p et d'un matériau de silicium dopé n. Pour un tel métal, des transistors MOS complémentaires, de type n ou p. réalisés selon le procédé décrit présentent des tensions de déclenchement égales en valeur absolue, mais de signes 15 opposés. De telles valeurs opposées des tensions de déclenchement simplifient la conception de circuits électroniques comprenant les deux types
de transistors.
Par ailleurs, le procédé de siliciuration selon ce premier mode de mise en oeuvre de l'invention permet de réaliser simultanément les grilles des deux 20 types de transistors, ceux-ci étant préalablement distingués par le type du
dopage de leurs barreaux respectifs 3.
Le procédé de l'invention est maintenant illustré par la description
d'une seconde mise en oeuvre, particulièrement adaptée à la réalisation de
connexions électriques entre des portions de circuit séparées.
La figure 6 représente un substrat plan 100, par exemple en silicium,
recouvert d'une couche d'isolation électrique 101, par exemple en silice SiO2.
La couche d'isolation 101 est elle-même recouverte par plusieurs portions de matériaux différents, disposées comme le montre la partie gauche de la figure 6. Une portion d'un matériau temporaire 110 peut être constituée, par exemple, d'un alliage de silicium et de germanium analogue à celui utilisé dans - 14
la première mise en oeuvre du procédé de l'invention décrite précédemment.
D'un côté de la portion de matériau temporaire 110, une première portion de silicium 1ia formée sur la couche d'isolation 101 est contiguÙ à la portion 110, sur environ la moitié de la hauteur de la portion 110. Du côté opposé de la 5 portion 110, une seconde portion de silicium 15 est aussi contiguÙ à la portion , sur toute la hauteur de celle-ci. Un volume 11 de silice SiO2 complète la structure portée par le substrat 100 jusqu'à une hauteur uniforme selon la
direction N, égale à la hauteur de la portion de matériau temporaire 110.
Un second substrat plan 200, pouvant être aussi en silicium, porte un 10 volume 12 de silice SiO2 sur sa surface supérieure, avec une couche
intermédiaire de silice 201. Plusieurs portions de silicium 10b, 13a, 13b et 14 ont été ménagées dans le volume 12, en utilisant des procédés connus de l'Homme du métier, combinant des étapes de gravure avec masquage et de dépôt de silicium. Ces portions 10b, 13a, 13b et 14 sont réparties dans le i5 volume 12 comme le montre la partie droite de la figure 6.
Les surfaces supérieures Si et S2 des structures respectivement portées par les substrats 100 et 200 sont alors polies de façon à les rendre
rigoureusement planes, et dépourvues de pollutions superficielles.
Le substrat 200 est alors retourné au-dessus du substrat 100 et la 20 surface S2 est appliquée sur la surface SI. Une liaison est alors formée entre les matériaux des surfaces Si et S2, qui solidarise les substrats 100 et 200,
selon le procédé dit de collage moléculaire (ou "wafer bonding").
La figure 7 représente la structure ainsi obtenue. Le substrat 200 est alors éliminé par polissage à partir de sa surface opposée au substrat 100, en 25 direction de l'interface de collage S1/S2. Eventuellement, la couche de silice 201 est aussi partiellement éliminée lors de ce polissage. Son ablation est terminée par gravure sélective par plasma ("dry etching"), par exemple en
introduisant dans le plasma un gaz tel que C4F8 capable de graver la silice.
On réalise ensuite un masque de résine M par lithographie au-dessus 30 du volume 12. Le masque M présente une ouverture O par laquelle la surface supérieure du volume 12 est exposée à un flux directionnel F d'un plasma de
gravure (figure 8).
- 15 La composition de ce plasma peut être, en particulier, identique à celle utilisée pour l'ablation de la couche de silice 201. Un premier volume Vi est ainsi évidé au sein du volume 12, formant une cheminée d'accès à la portion
de matériau temporaire 110 (figure 9).
L'ouverture O du masque de gravure M a été positionnée sur le volume 12 de telle sorte que la cheminée VI atteigne la portion de silicium 10b à l'extrémité de cette portion située au-dessus de la portion 110 de matériau
temporaire. Le masque de gravure M est ensuite retiré.
Une solution de dissolution sélective de l'alliage silicium-germanium de 10 la portion 110 est alors introduite par la cheminée Vi. Cette solution peut être identique à celle utilisée dans la première mise en oeuvre de l'invention décrite plus haut. L'alliage de la portion 110 est alors dissout de façon à former un
second volume évidé V2 (figure 10).
On dépose ensuite une couche de métal 6, par exemple de cobalt, sur 15 l'ensemble de la structure obtenue, de façon à recouvrir la surface supérieure du volume 12, ainsi que la paroi des volumes Vi et V2 dont la réunion
constitue une cavité C (figure 11).
De préférence, le dépôt du métal est effectué à basse pression, afin d'obtenir une pénétration suffisante, par diffusion, des précurseurs du métal 20 utilisés lors de ce dépôt dans la cavité C. Ainsi, toute la paroi de la cavité C est recouverte de métal, en quantité suffisante. Avantageusement, la cavité C n'est
pas intégralement comblée.
Le substrat 100 est alors chauffé pour former du siliciure au niveau des surfaces de contact entre du silicium et la couche de métal 6. Le siliciure est 25 alors formé sur les parties de la paroi de la cavité adjacentes aux volumes de silicium 10a, 1Ob et 15 (figure 12). Grâce à la partie du volume de la cavité C laissée vide lors du dépôt du métal 6, aucune contrainte excessive n'apparaît lors de la formation du siliciure dans la cavité C, susceptible de perturber
l'agencement des différents matériaux sur le substrat 100.
Le métal 6 a été déposé en quantité suffisante à l'intérieur de la cavité C pour que, lors du chauffage de formation du siliciure, le silicium de la portion 15 soit entièrement converti en siliciure, de façon à constituer la portion de - 16
siliciure 156 visible sur les figures 12 et 13.
Par ailleurs, les deux portions de silicium 10a, 10b, dont les extrémités donnent sur la cavité C, sont initialement isolées par une partie du volume de silice 11. Lors du chauffage, des atomes de silicium provenant de ces portions 5 10a, 1Ob diffusent dans le métal déposé 6 et forment ainsi un pont conducteur
de matériau siliciure 106 reliant électriquement les deux portions 10a, 1Ob.
Ce pont de siliciure peut alors constituer une connexion électrique entre deux composants électroniques, tels que des transistors, comprenant
respectivement l'une des deux portions de silicium 1 Oa, 1Ob.
De même, à l'extérieur de la cavité C, à la surface supérieure du volume 12, la portion de silicium 14 est convertie en portion de siliciure 146, consommant tout le silicium initialement présent dans la portion 14, et une connexion de siliciure 136 est en outre établie entre les deux portions
supérieures de silicium 13a et 13b.
Aucune réaction de formation de siliciure n'a lieu sur les autres parties recouvertes de métal 6, telles que la surface supérieure et les portions de la paroi de la cavité adjacentes au volume de silice 12, ainsi que le fond de la cavité C constitué par couche d'isolation 101. Le procédé permet donc la formation sélective de portions de siliciure dans des zones caractérisées par la 20 présence de silicium. En dehors de ces zones, la présence de silice SiO2 inhibe la formation de siliciure. Du nitrure de silicium Si3N4, ou tout autre matériau distinct du silicium pur, ou du silicium incorporant une faible
proportion d'atomes étrangers, empêche de même la formation de siliciure.
L'excès de métal 6 est finalement retiré par dissolution chimique au 25 moyen d'une solution de gravure adaptée, de la façon déjà décrite. La
configuration de la figure 13 est alors obtenue, qui présente deux zones de contact 146 et 156, et deux connexions 106 et 136. Grâce au procédé de l'invention, ces zones de contact et ces connexions ont été élaborées simultanément dans des parties du circuit séparées et réparties de façon 30 quelconque, dictée par la conception du circuit.
- 17
Claims (18)
1. Procédé de formation d'au moins une portion d'un matériau composé formé d'éléments d'un matériau initial et d'un métal au sein d'un circuit électronique, comprenant les étapes suivantes: la/ formation d'une cavité (C) comportant au moins une ouverture (O) vers une surface d'accès et présentant une paroi interne ayant au moins une zone en matériau initial (2; 1ia, 1Ob, 15) /b! dépôt du métal (6) à proximité de ladite zone en matériau initial; Ici chauffage du circuit de façon à former une portion de matériau i0 composé (26; 106, 156) dans ladite zone en matériau initial; et
ld/ retrait de la cavité par ladite ouverture d'au moins une portion du métal n'ayant pas formé de matériau composé.
2. Procédé selon la revendication 1, dans lequel l'étape /a/ comprend
le retrait d'au moins un matériau du circuit (1 01; 12, 110).
3. 15 3. Procédé selon la revendication 1 ou 2, dans lequel l'étape /ai comprend le transfert d'au moins un matériau (10b, 12, 13a, 13b, 14) d'un substrat temporaire (200) vers un substrat définitif (100) porteur du circuit électronique.
4. Procédé selon l'une quelconque des revendications précédentes,
dans lequel le matériau initial comprend du silicium, du germanium, de l'arsenic, du sélénium, ou un composé mixte comprenant au moins l'un des
éléments précédents.
5. Procédé selon l'une quelconque des revendications 1 à 4, dans
lequel l'étape /b! comprend une introduction du métal (6) dans la cavité (C) par ladite ouverture (O) de façon à former un dépôt du métal sur au moins ladite
zone en matériau initial (2;10a, 1Ob, 15).
- 18
6. Procédé selon l'une quelconque des revendications 1 à 4, dans
lequel l'étape lb! comprend un dépôt du métal (6) à l'extérieur de la cavité (C) à proximité de ladite ouverture (O), et dans lequel, lors de l'étape Ici, le métal diffuse dans la cavité jusqu'à ladite zone en matériau initial (2; 10a, 10b, 15), 5 par ladite ouverture de la cavité, de façon à former une portion du matériau
composé dans ladite zone en matériau initial.
7. Procédé selon l'une quelconque des revendications précédentes,
dans lequel l'étape /b! comprend un dépôt chimique du métal à partir de composés précurseurs gazeux incorporant des atomes du métal, ou un dépôt à 10 partir d'une solution liquide introduite dans la cavité et incorporant des
composés chimiques dissous à base du métal sous une forme oxydée.
8. Procédé selon l'une quelconque des revendications précédentes,
dans lequel le métal (6) comprend du cobalt, du tantale, du tungstène, du titane, de l'aluminium, du cuivre, de l'argent, du platine, du nickel ou un alliage 15 comprenant au moins l'un des métaux précédents.
9. Procédé selon l'une quelconque des revendications précédentes,
dans lequel le matériau composé formé (26; 106, 156) est conducteur électrique.
10. Procédé selon l'une quelconque des revendications précédentes,
dans lequel l'étape /d/ comprend une gravure au moyen d'une solution
incorporant des réactifs chimiques.
il. Procédé selon l'une quelconque des revendications précédentes,
dans lequel, lors de l'étape Ici, on convertit en matériau composé sensiblement
tout le matériau initial présent dans ladite zone en matériau initial (15) .
12. Procédé selon l'une quelconque des revendications précédentes,
dans lequel la paroi interne de la cavité (C) a au moins deux zones de matériau initial (lOa, 1Ob) séparées par une zone intermédiaire (11) d'un matériau autre que le matériau initial, et dans lequel, lors de l'étape Ici, on fait diffuser dans le - 19 métal (6) le matériau initial d'au moins une desdites zones en matériau initial de façon à former une portion (106) de matériau composé reliant lesdites
zones en matériau initial.
13. Procédé selon l'une quelconque des revendications précédentes,
dans lequel la paroi interne (101, 102; 11, 12) de la cavité (C) a une zone de
silice ou de nitrure de silicium.
14. Procédé selon l'une quelconque des revendications précédentes,
dans lequel la cavité (C) comprend un premier volume (VI) cylindrique ou
parallélépipédique ouvert sur la surface d'accès.
15. Procédé selon la revendication 14, dans lequel la cavité (C)
comprend en outre un second volume (V2) dans lequel le premier volume (VI) débouche à l'opposé de la surface d'accès, le second volume ayant une étendue plus grande que le premier volume parallèlement à la surface d'accès.
16. Circuit électronique, comprenant une portion de matériau composé
formée par un procédé selon l'une quelconque des revendications 1 à 15.
17. Circuit électronique selon la revendication 16, dans lequel la portion
de matériau composé comprend au moins une connexion électrique (106).
18. Transistor MOS (1), comprenant une grille (GI, GS) ayant une
portion de matériau composé formée par un procédé selon l'une quelconque 20 des revendications 1 à 15.
19. Transistor MOS selon la revendication 18, dans lequel le matériau
composé présente une valeur de travail de sortie d'électrons dans un intervalle de 25% autour d'une moyenne de deux valeurs de travail de sortie d'électrons respectivement d'un matériau semi-conducteur de type p et d'un 25 matériau semi-conducteur de type n.
- 20 20. Circuit électronique, comprenant un transistor MOS selon la
revendication 18 ou 19.
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR0211989A FR2845201B1 (fr) | 2002-09-27 | 2002-09-27 | Procede de formation de portions d'un materiau compose a l'interieur d'une cavite et circuit electrique incorporant des portions de materiau compose ainsi obtenues |
| US10/657,514 US7188411B2 (en) | 2002-09-27 | 2003-09-08 | Process for forming portions of a compound material inside a cavity |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR0211989A FR2845201B1 (fr) | 2002-09-27 | 2002-09-27 | Procede de formation de portions d'un materiau compose a l'interieur d'une cavite et circuit electrique incorporant des portions de materiau compose ainsi obtenues |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| FR2845201A1 true FR2845201A1 (fr) | 2004-04-02 |
| FR2845201B1 FR2845201B1 (fr) | 2005-08-05 |
Family
ID=31985291
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| FR0211989A Expired - Fee Related FR2845201B1 (fr) | 2002-09-27 | 2002-09-27 | Procede de formation de portions d'un materiau compose a l'interieur d'une cavite et circuit electrique incorporant des portions de materiau compose ainsi obtenues |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US7188411B2 (fr) |
| FR (1) | FR2845201B1 (fr) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1480266A3 (fr) * | 2003-05-20 | 2006-03-15 | STMicroelectronics S.A. | Procédé de réalisation d'un circuit électronique intégré comprenant des composants superposés et circuit électronique intégré ainsi obtenu |
| CN101903992B (zh) * | 2007-12-21 | 2012-06-27 | Nxp股份有限公司 | 用于平面独立栅或环栅晶体管的改进的制造方法 |
| FR2928029B1 (fr) * | 2008-02-27 | 2011-04-08 | St Microelectronics Crolles 2 | Procede de fabrication d'un dispositif semi-conducteur a grille enterree et circuit integre correspondant. |
| FR2928028B1 (fr) * | 2008-02-27 | 2011-07-15 | St Microelectronics Crolles 2 | Procede de fabrication d'un dispositif semi-conducteur a grille enterree et circuit integre correspondant. |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5120666A (en) * | 1989-05-16 | 1992-06-09 | Fujitsu Limited | Manufacturing method for semiconductor device |
| US5580802A (en) * | 1994-09-22 | 1996-12-03 | Aerospace Corp | Silicon-on-insulator gate-all-around mosfet fabrication methods |
| US5583362A (en) * | 1993-09-17 | 1996-12-10 | Mitsubishi Denki Kabushiki Kaisha | Gate all around thin film transistor |
| EP1091417A1 (fr) * | 1999-10-05 | 2001-04-11 | STMicroelectronics S.A. | Procédé fabrication d'un dispositif semi-conducteur à grille enveloppante et dispositif obtenu |
| US20020003256A1 (en) * | 2000-02-14 | 2002-01-10 | Mitsubishi Denki Kabushiki Kaisha | MOS semiconductor device and method of manufacturing the same |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3256A (en) * | 1843-09-09 | Improvement in disti lling alcohol | ||
| US5736435A (en) * | 1995-07-03 | 1998-04-07 | Motorola, Inc. | Process for fabricating a fully self-aligned soi mosfet |
| KR100230418B1 (ko) * | 1997-04-17 | 1999-11-15 | 윤종용 | 백금족 금속층 형성방법 및 이를 이용한 커패시터 제조방법 |
-
2002
- 2002-09-27 FR FR0211989A patent/FR2845201B1/fr not_active Expired - Fee Related
-
2003
- 2003-09-08 US US10/657,514 patent/US7188411B2/en active Active
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5120666A (en) * | 1989-05-16 | 1992-06-09 | Fujitsu Limited | Manufacturing method for semiconductor device |
| US5583362A (en) * | 1993-09-17 | 1996-12-10 | Mitsubishi Denki Kabushiki Kaisha | Gate all around thin film transistor |
| US5580802A (en) * | 1994-09-22 | 1996-12-03 | Aerospace Corp | Silicon-on-insulator gate-all-around mosfet fabrication methods |
| EP1091417A1 (fr) * | 1999-10-05 | 2001-04-11 | STMicroelectronics S.A. | Procédé fabrication d'un dispositif semi-conducteur à grille enveloppante et dispositif obtenu |
| US20020003256A1 (en) * | 2000-02-14 | 2002-01-10 | Mitsubishi Denki Kabushiki Kaisha | MOS semiconductor device and method of manufacturing the same |
Also Published As
| Publication number | Publication date |
|---|---|
| US7188411B2 (en) | 2007-03-13 |
| FR2845201B1 (fr) | 2005-08-05 |
| US20040124468A1 (en) | 2004-07-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP1589572B1 (fr) | Procédé de fabrication d'un circuit intégré comprenant l'élaboration de tranchées d'isolation creuses | |
| FR3061354A1 (fr) | Procede de realisation de composant comprenant des materiaux iii-v et des contacts compatibles de filiere silicium | |
| EP2869342B1 (fr) | Procédé de fabrication d'un dispositif comprenant un circuit intégré et des cellules photovoltaïques et dispositif | |
| FR2691837A1 (fr) | Dispositif semiconducteur sur substrat du type soi et son procédé de fabrication. | |
| FR2851373A1 (fr) | Procede de fabrication d'un circuit electronique integre incorporant des cavites | |
| FR2860920A1 (fr) | Procede de realisation de connexions conductrices de circuits integres, et circuit integre mettant en oeuvre des telles connexions | |
| FR2833106A1 (fr) | Circuit integre comportant un composant auxiliaire, par exemple un composant passif ou un microsysteme electromecanique, dispose au-dessus d'une puce electronique, et procede de fabrication correspondant | |
| FR2992467A1 (fr) | Procede de realisation d'un composant a contact electrique traversant et composant obtenu | |
| EP1480266A2 (fr) | Procédé de réalisation d'un circuit électronique intégré comprenant des composants superposés et circuit électronique intégré ainsi obtenu | |
| FR2896338A1 (fr) | Procede de realisation d'une couche monocristalline sur une couche dielectrique | |
| FR2845522A1 (fr) | Circuit integre a couche enterree fortement conductrice | |
| FR2980036A1 (fr) | Procede de realisation d'une structure integree tridimensionnelle et structure correspondante | |
| FR2990297A1 (fr) | Empilement de structures semi-conductrices et procede de fabrication correspondant | |
| EP2591506B1 (fr) | Procédé de réalisation d'un dispositif microelectronique a niveaux metalliques d'interconnexion connectes par des vias programmables | |
| FR3082050A1 (fr) | Via interne avec contact ameliore pour couche semi-conductrice superieure d'un circuit 3d | |
| FR2845201A1 (fr) | Procede de formation de portions d'un materiau compose a l'interieur d'une cavite et circuit electrique incorporant des portions de materiau compose ainsi obtenues | |
| FR2502399A1 (fr) | Dispositif a semi-conducteurs comportant un contact rapporte a faible resistance | |
| FR2915318A1 (fr) | Procede de realisation d'un circuit electronique integre a deux portions de couches actives ayant des orientations cristallines differentes | |
| EP1650796A2 (fr) | Procédé de prise de contact sur une région d'un circuit intégré, en particulier sur les électrodes d'un transistor | |
| FR2784230A1 (fr) | Procede de realisation d'un isolement inter et/ou intra-metallique par air dans un circuit integre et circuit integre obtenu | |
| FR3113770A1 (fr) | Procédé de fabrication de composants micro-électroniques | |
| EP0949667A1 (fr) | Cellule mémoire électriquement programmable | |
| FR2844396A1 (fr) | Procede de realisation d'un composant electronique integre et dispositif electrique incorporant un composant integre ainsi obtenu | |
| EP1223614B1 (fr) | Procédé de fabrication d'un substrat monocristallin, et circuit intégré comportant un tel substrat | |
| EP2498287B1 (fr) | Procédé de réalisation d'interconnexions verticales à travers des couches structurées. |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| ST | Notification of lapse |
Effective date: 20100531 |