FR2917894A1 - Procede de localisation d'un catalyseur destine a la croissance de nanotubes dans une structure d'interconnexion - Google Patents

Procede de localisation d'un catalyseur destine a la croissance de nanotubes dans une structure d'interconnexion Download PDF

Info

Publication number
FR2917894A1
FR2917894A1 FR0704465A FR0704465A FR2917894A1 FR 2917894 A1 FR2917894 A1 FR 2917894A1 FR 0704465 A FR0704465 A FR 0704465A FR 0704465 A FR0704465 A FR 0704465A FR 2917894 A1 FR2917894 A1 FR 2917894A1
Authority
FR
France
Prior art keywords
catalyst
layer
deposited
filling material
filling
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
FR0704465A
Other languages
English (en)
Inventor
Jean-Christophe Coiffic
Maurice Rivoire
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
STMicroelectronics SA
Commissariat a lEnergie Atomique et aux Energies Alternatives CEA
Original Assignee
Commissariat a lEnergie Atomique CEA
STMicroelectronics SA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Commissariat a lEnergie Atomique CEA, STMicroelectronics SA filed Critical Commissariat a lEnergie Atomique CEA
Priority to FR0704465A priority Critical patent/FR2917894A1/fr
Publication of FR2917894A1 publication Critical patent/FR2917894A1/fr
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H01L21/76846—Layer combinations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76865—Selective removal of parts of the layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76871—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers
    • H01L21/76876—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers for deposition from the gas phase, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H01L21/76879—Filling of holes, grooves or trenches, e.g. vias, with conductive material by selective deposition of conductive material in the vias, e.g. selective C.V.D. on semiconductor material, plating

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

Le procédé comporte le dépôt d'une couche (5) en matériau isolant sur un premier niveau d'interconnexion (1), comportant un premier matériau métallique (4). Puis au moins un orifice (6) est formé dans la couche (5) en matériau isolant avant le dépôt directionnel d'un catalyseur (9). Après le dépôt du catalyseur (9), les orifices (6) sont remplis par un matériau de remplissage (11 ). Puis le catalyseur (9) déposé sur la face supérieure de la couche (5) en matériau isolant est éliminé, le matériau de remplissage (11) protège le catalyseur situé au fond des orifices (6) pendant cette étape. Puis le matériau de remplissage (11 ) est éliminé et les nanotubes sont formés à partir du catalyseur situé au fond des orifices (6)

Description

Procédé de localisation d'un catalyseur destiné à la croissance de
nanotubes dans une structure d'interconnexion Domaine technique de l'invention
L'invention est relative à un procédé de localisation d'un catalyseur destiné à la croissance de nanotubes dans une structure d'interconnexion, procédé 10 comportant: le dépôt d'une couche en matériau isolant sur un premier niveau d'interconnexion, comportant un premier matériau métallique, la formation dans la couche en matériau isolant d'au moins un orifice le dépôt directionnel d'un catalyseur. 15
État de la technique
Les nanotubes de carbone font actuellement l'objet d'un effort important de 20 recherche car leur structure cylindrique monoatomique leur confère des propriétés exceptionnelles à l'échelle nanométrique. Une application prometteuse consiste à utiliser les nanotubes dans les interconnexions, notamment dans l'industrie de la microélectronique, comme décrit par Nihei et al. ( Electrical Properties of Carbon nanotube Bundles for Future Via 25 Interconnects Japanese Journal of Applied Physics Vol. 44 N 4A, 2005 pp1626-1628). Ces interconnexions sont constituées par deux lignes de métal conductrices, actuellement en cuivre, situées l'une au-dessus de l'autre, formant ainsi deux niveaux métalliques reliés par des ponts conducteurs appelés vias. 30
Pour supporter les contraintes imposées par la réduction des dimensions ajoutée à une complexification des paramètres d'intégration, il est envisagé d'utiliser des nanotubes de carbone comme fils nanométriques métalliques pour les interconnexions. Ceux-ci possèdent en effet des propriétés intrinsèques très intéressantes par rapport au cuivre.
Cependant, un problème important reste lié à la localisation du catalyseur, nécessaire à la formation des nanotubes, uniquement sur les zones métalliques du niveau d'interconnexion métallique inférieur. Dans l'article précité de Nihei et al., le catalyseur est déposé après la formation des orifices d'interconnexion, c'est-à-dire des vias. Le catalyseur, une couche de cobalt, est déposé au fond des orifices par la technique de décollement ( lift-off ) et évaporation par un faisceau d'électron. Cette approche impose de réussir à éliminer le catalyseur et la barrière d'anti-diffusion sur la partie supérieure de la structure sous peine d'avoir des croissances parasites de nanotubes de carbone ainsi que des courts-circuits entre les niveaux d'interconnexion. L'article précité reste cependant très vague sur les procédés d'intégration au niveau industriel.
Une autre approche, consistant à utiliser une gravure ionique, a été décrite par Duesberg et al. dans l'article Growth of Isolated Carbon Nanotubes with Lithographically Defined Diameter and Location (Nanoletters 2003, vol. 3, n 2, pp 257-259). Bien que l'utilisation de la gravure ionique puisse effectivement délimiter les zones en catalyseur, cette méthode est irrémédiablement liée à la formation de défauts et donc à une perte de rendement de la structure finale.
Une troisième approche, dans le document US-A-2003/0179559, décrit la réalisation d'une structure simple, dans laquelle un catalyseur (Fe, Ni, Y, Co, Pt) est déposé dans le fond des vias, sans expliciter la manière dont le catalyseur est sélectivement déposé ou laissé au fond des vias.
Objet de l'invention L'invention à pour objet un procédé de localisation d'un catalyseur destiné à la croissance de nanotubes qui soit facile à mettre en oeuvre et efficace.
Le procédé selon l'invention est caractérisé en ce qu'il comporte entre le dépôt du catalyseur et la croissance des nanotubes, le remplissage desdits orifices par un matériau de remplissage, l'élimination du catalyseur déposé sur la face supérieure de la couche en matériau isolant et l'élimination du matériau de remplissage.
Description sommaire des dessins
D'autres avantages et caractéristiques ressortiront plus clairement de la description qui va suivre d'un mode particulier de réalisation de l'invention donné à titre d'exemple non limitatif et représenté aux dessins annexés, dans lesquels les figures 1 à 5 représentent de manière schématique, en coupe, les principales étapes de réalisation d'une structure d'interconnexion selon l'invention.
Description d'un mode de réalisation préférentiel de l'invention
Comme illustré sur la figure 1, un premier niveau d'interconnexion métallique 1 est réalisé sur un support 2. Le support 2 est, par exemple, un substrat de silicium et peut comporter une pluralité de couches, par exemple une couche comportant des dispositifs actifs et une couche de planarisation (non représentées). Le premier niveau d'interconnexion métallique 1 est réalisé de 3
manière classique et comporte une alternance entre un premier matériau isolant 3 et un premier matériau métallique 4. Le premier matériau métallique 4 forme alors des motifs au sein du premier matériau isolant 3, sur toute la hauteur de celui-ci. Le premier matériau métallique 4 est par exemple en Cu, Al, W, Ag, Pt, Pd, Ti, TiN, Ta, TaN, Mo ou un de leurs alliages. Le premier matériau isolant 3 est réalisé dans un matériau ayant, de préférence, une constante diélectrique faible, par exemple de l'oxyde de silicium. Les épaisseurs des couches 3 et 4 sont typiquement celles utilisées dans une structure d'interconnexion métallique conventionnelle. Le premier niveau d'interconnexion métallique 1 peut faire partie d'une structure d'interconnexion plus complexe, pouvant comporter au final plusieurs autres niveaux d'interconnexions métalliques.
Une couche 5 en matériau isolant est ensuite déposée sur le premier niveau métallique 1. Cette couche 5 en matériau isolant est alors structurée, par toute technique adaptée, par exemple par photolithographie et gravure, de façon à former au moins un orifice 6 et ainsi à libérer l'accès à certains motifs en premier matériau métallique 4. La structuration de la couche 5 en matériau isolant permet par exemple, de créer des orifices ou vias 6, constitués par des évidements ayant des parois latérales sensiblement verticales et rectilignes sur toute la hauteur de la couche 5 en matériau isolant.
Après structuration de la couche 5 en matériau isolant, le fond des orifices 6 est ainsi matérialisé par des zones en premier matériau métallique 4 du premier niveau métallique 1. La section des orifices 6 est, de manière conventionnelle, carrée ou ronde, mais peut également présenter des formes diverses.
Comme illustré sur la figure 2, une couche d'accroche 7 et/ou une couche barrière 8 est ensuite, avantageusement, déposée sur l'ensemble de la
structure. La couche d'accroche 7 permet de renforcer l'adhérence de la couche barrière 8 sur la couche 4. La couche d'accroche 7 est, par exemple, en Ta, TaN, TiN, Ti, AI, Ru, Mn, Mo, Cr, son épaisseur est avantageusement inférieure à 10nm et peut aller jusqu'au dépôt d'une couche atomique. La couche barrière 8, généralement utilisée pour éviter l'interdiffusion d'un catalyseur 9 avec le premier matériau métallique 4, est par exemple en Al, AI203, TiN, Ti, Ta, TaN, Mn, Ru, Mo. La couche barrière 8 peut également être auto-positionnée par dépôt chimique et auto-catalytique ( electroless en anglais), c'est-à-dire qu'elle ne se dépose que sur les zones en premier io matériau métallique 4. La couche barrière 8 est alors, par exemple, en CoWP, CoWB, CoWP/B, NiMoP, NiMoB ou tout métal et leurs alliages. La couche barrière 8 peut également être formée par une multicouche. La couche d'accroche 7 et la couche barrière 8 sont déposées par toute technique adaptée, par exemple, par évaporation, pulvérisation sous plasma 15 de gaz neutre, par exemple de l'argon, de l'hélium ou de l'hydrogène. Avantageusement, si le premier matériau métallique 4 est en cuivre, une couche d'accroche 7 en Tantale (Ta) et une couche barrière 8 pouvant être en TaN, TiN ou Ru seront utilisées.
20 Une couche de catalyseur 9, permettant la croissance des nanotubes 10 à partir du fond des orifices 6, est ensuite déposée sur la structure. Cette couche est déposée sur le fond des orifices 6 et sur les faces supérieures de la couche 5 par dépôt directionnel, avec un apport de matière perpendiculaire au substrat 2. Le catalyseur 9 est par exemple en Co, Ni, Fe, 25 AI, AI203, Mo. Il peut également être auto-positionné et est alors, par exemple, en CoWP, CoWP/B, NiMoB, leurs oxydes ou leurs alliages. Dans certains cas de figure, le catalyseur 9 et la couche barrière 8 sont confondus et sont par exemple en CoWP, CoWP/B, NiMoB. Le catalyseur 9 peut être aussi déposé sous forme d'agrégats ou sous la forme d'une multicouche de 30 différents matériaux.
Un matériau de remplissage 11, visant à remplir au moins partiellement les orifices 6, est alors déposé sur la structure. Dans le mode de réalisation particulier, illustré à la figure 3, le matériau de remplissage 11 remplit totalement les orifices 6 et forme de plus, un film continu au-dessus de la couche 5 en matériau isolant.
Le matériau de remplissage 11 est par exemple une résine comme celles utilisées en photolithographie, par exemple les résines NL OF 2070 et AZ 5214 commercialisées par la société Hoechst, les résines SU8 et PMGI commercialisées par la société Microchem ou du polyméthylmethacrylate. Les résines peuvent être de nature positive ou négative et peuvent également être, par exemple, de type amplification chimique, par exemple les résine UVx avec x=1...5 fabriquée par la société Shipley, ou cassage de chaîne. Les résines photolithographiques peuvent être, par exemple, adaptée aux procédés de photolithographie utilisant la raie i du mercure ( iline en anglais), UV profond ( deep-UV ) ou aux procédés de lithographie électronique.
Le matériau de remplissage 11 peut être déposé par toute technique adaptée, par exemple par dépôt à la tournette ( spin coating ), par dépôt chimique en phase vapeur assisté par plasma, par dépôt chimique en phase vapeur, par pulvérisation (Physical Vapor Deposition) ou par la technique sol-gel.
Le matériau de remplissage 11 peut être, par exemple, un matériau isolant ou un diélectrique facilement dégradable sans altération du catalyseur. Le matériau de remplissage 11 peut être, par exemple, de l'oxyde de silicium ou un polymère, par exemple, de l'hexaméthyldisilane (CH3)3-Si-NH-Si(CH3)3, du tétrahétoxysilane Si(OCH2CH3)4 ou bien des résines époxy.30
De manière préférentielle, des résines pouvant être étalées à la tournette ( spin coating ) seront utilisées. Par ailleurs, des résines pouvant être recuites en dessous du point de transition vitreuse sont avantageusement utilisées car elles sont très facilement polissables et facilement éliminables par plasma.
Les orifices étant ainsi au moins partiellement remplis, l'élimination du catalyseur 9 déposé sur la face supérieure de la couche 5 peut alors être réalisée par toute technique adaptée, par exemple par polissage mécano-chimique ou par gravure. Le polissage mécano-chimique est avantageusement utilisé. Dans le cas d'une gravure, une gravure par exemple ionique de type gravure réactive à faisceau d'ions (RIE) ou de type bombardement par un faisceau d'ions non-réactifs, par exemple Ar+ ou Kr+, peut être utilisée. 15 Le remplissage des orifices par le matériau 11 permet d'assurer un maintien mécanique de la structure lors de l'étape de polissage mécano-chimique du catalyseur 9, de la couche barrière 8 et/ou de la couche d'accroche 7 et du matériau de remplissage 11. Dans le cas où la couche d'accroche 7 et/ou la couche barrière 8 sont également déposées sur la couche 5 en matériau isolant, autour des orifices 6, elles sont également éliminées avec le catalyseur 9.
25 Les orifices 6 sont avantageusement remplis par le matériau de remplissage 11, pour éviter que pendant l'élimination du catalyseur 9 et, éventuellement, de la couche d'accroche 7 et/ou de la couche barrière 8, les résidus de polissage de la couche barrière et/ou d'accroche et du catalyseur et les résidus de particules abrasives ne retombent dans le fond des orifices et 30 n'entraînent la formation de défauts. Le catalyseur formé au fond des orifices 6 est ainsi protégé. 20 Dans le mode de réalisation particulier illustré aux figures 3 et 4, l'élimination de la couche barrière 8 et du catalyseur 9 est avantageusement réalisée lors de la même étape technologique que l'élimination du matériau de remplissage 11 situé au-dessus des orifices 6, par exemple par polissage mécano-chimique.
Si le matériau de remplissage 11 est par exemple une résine, l'élimination de sa partie supérieure est avantageusement réalisée au moyen d'un mélange abrasif ( slurry en anglais) très faiblement concentré par exemple le mélange T605 commercialisé par la société Hitachi utilisé pur ou mélangé avec de l'H2O2. Si le matériau de remplissage est un polymère isolant ou mécaniquement résistant (par exemple les diélectriques utilisés pour la couche 5), une solution contenant par exemple des abrasifs Klebosol 1508-35 de la société Rohm and Haas Electronic Materials ou le cabot 5512 commercialisé par la société Cabot Microelectronics Corporation peuvent être utilisés. Pour le retrait des couches 7, 8 et 9, un mélange abrasif CUS1351 commercialisé par la société Rohm and Haas Electronic Materials est avantageusement employé.
Comme illustré sur la figure 4, la couche barrière 8 et le catalyseur 9 sont situés alors exclusivement au fond des orifices 6 en contact avec le premier matériau métallique 4 et le reste du volume des orifices est rempli par le matériau de remplissage 11.
Comme illustré à la figure 5, le matériau de remplissage 11 est alors éliminé laissant ainsi apparent le catalyseur 9 uniquement au fond des orifices et autorisant alors la formation des nanotubes 10 puis d'un deuxième niveau métallique (non représenté). L'élimination du matériau de remplissage 11 est réalisée par toute technique adaptée, par exemple au moyen d'une gravure plasma, une gravure humide ou une association de plusieurs techniques.
Dans le cas où le matériau de remplissage 11 est un polymère ou une résine, une gravure par plasma est avantageusement employée. Cette gravure plasma est, par exemple, à base de CF4, 02, SF6 et/ou un mélange de ces gaz. Le plasma peut être de type déporté (downstream) ou bien direct. Cette gravure plasma est avantageusement suivie d'un léger nettoyage par exemple avec de l'acide fluorhydrique et/ou des ultrasons.
Cependant, une solution chimique peut également être employée pour le io retrait du matériau de remplissage 11. Une solution chimique utilisable est, par exemple l'EKC-LE ou une solution diluée d'acide fluorhydrique, ce traitement pouvant être suivi d'un nettoyage ultrasonore.
Dans l'orifice est rempli par une hauteur de 300nm de résine UV5, un plasma 15 de type déporté d'un mélange de O2/CF4, suivi d'un nettoyage dans une solution d'acide fluorhydrique dilué est préférentiellement utilisé.

Claims (12)

Revendications
1. Procédé de localisation d'un catalyseur (9) destiné à la croissance de nanotubes (10) dans une structure d'interconnexion, procédé comportant: le dépôt d'une couche (5) en matériau isolant sur un premier niveau d'interconnexion (1), comportant un premier matériau métallique (4) la formation dans la couche (5) en matériau isolant d'au moins un orifice (6) et le dépôt directionnel d'un catalyseur (9), procédé caractérisé en ce qu'il comporte entre le dépôt du catalyseur (9) et la croissance des nanotubes (10), le remplissage desdits orifices (6) par un matériau de remplissage (11), l'élimination du catalyseur (9) déposé sur la face supérieure de la couche (5) en matériau isolant et l'élimination du matériau de remplissage (11).
2. Procédé selon la revendication 1, caractérisé en ce que l'élimination du catalyseur (9) est réalisée par polissage mécano-chimique.
3. Procédé selon la revendication 1, caractérisé en ce que l'élimination du catalyseur (9) est réalisée par gravure.
4. Procédé selon l'une des revendications 1 et 2, caractérisé en ce qu'une couche barrière (8) et/ou une couche d'accroche (7) étant déposée avant le catalyseur (9), l'élimination de la couche barrière (8) et/ou de la couche d'accroche (7) déposée sur la face supérieure de la couche (5) en matériau isolant est réalisée par polissage mécano-chimique.
5. Procédé selon l'une des revendications 1 et 3, caractérisé en ce qu'une couche barrière (8) et/ou une couche d'accroche (7) étant déposée avant le catalyseur (9), l'élimination de la couche barrière (8) et/ou de la couche 10 d'accroche (7) déposée sur la face supérieure de la couche (5) en matériau isolant est réalisée par gravure.
6. Procédé selon l'une quelconque des revendications 1 à 3, caractérisé en ce que le matériau de remplissage (11) formant un film au-dessus de l'orifice (6) et de la face supérieure de la couche (5) en matériau isolant, le film est éliminé par polissage mécano-chimique.
7. Procédé selon l'une quelconque des revendications 1 à 6, caractérisé en ce que le matériau de remplissage (11) est une résine de type photolithographique.
8. Procédé selon l'une quelconque des revendications 1 à 6, caractérisé en ce que le matériau de remplissage (11) est un matériau isolant facilement dégradable.
9. Procédé selon l'une quelconque des revendications 1 à 8, caractérisé en ce que le matériau de remplissage (11) est déposé par dépôt à la tournette.
10. Procédé selon l'une quelconque des revendications 1 à 8, caractérisé en ce que le matériau de remplissage (11) est déposé par la technique sol-gel.
11. Procédé selon l'une quelconque des revendications 1 à 8, caractérisé en ce que le matériau de remplissage (11) est déposé par dépôt chimique en phase vapeur ou dépôt chimique en phase vapeur assisté par plasma.
12. Procédé selon l'une quelconque des revendications 1 à 8, caractérisé en ce que le matériau de remplissage (11) est déposé par pulvérisation.30
FR0704465A 2007-06-22 2007-06-22 Procede de localisation d'un catalyseur destine a la croissance de nanotubes dans une structure d'interconnexion Pending FR2917894A1 (fr)

Priority Applications (1)

Application Number Priority Date Filing Date Title
FR0704465A FR2917894A1 (fr) 2007-06-22 2007-06-22 Procede de localisation d'un catalyseur destine a la croissance de nanotubes dans une structure d'interconnexion

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
FR0704465A FR2917894A1 (fr) 2007-06-22 2007-06-22 Procede de localisation d'un catalyseur destine a la croissance de nanotubes dans une structure d'interconnexion

Publications (1)

Publication Number Publication Date
FR2917894A1 true FR2917894A1 (fr) 2008-12-26

Family

ID=38969480

Family Applications (1)

Application Number Title Priority Date Filing Date
FR0704465A Pending FR2917894A1 (fr) 2007-06-22 2007-06-22 Procede de localisation d'un catalyseur destine a la croissance de nanotubes dans une structure d'interconnexion

Country Status (1)

Country Link
FR (1) FR2917894A1 (fr)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6287968B1 (en) * 1999-01-04 2001-09-11 Advanced Micro Devices, Inc. Method of defining copper seed layer for selective electroless plating processing
US20030164302A1 (en) * 1999-09-17 2003-09-04 Uzoh Cyprian Emeka Chip interconnect and pacaging deposition methods and structures
US20040182600A1 (en) * 2003-03-20 2004-09-23 Fujitsu Limited Method for growing carbon nanotubes, and electronic device having structure of ohmic connection to carbon element cylindrical structure body and production method thereof
US20060086958A1 (en) * 2004-10-22 2006-04-27 Renesas Technology Corp. Wire structure, semiconductor device, MRAM, and manufacturing method of semiconductor device

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6287968B1 (en) * 1999-01-04 2001-09-11 Advanced Micro Devices, Inc. Method of defining copper seed layer for selective electroless plating processing
US20030164302A1 (en) * 1999-09-17 2003-09-04 Uzoh Cyprian Emeka Chip interconnect and pacaging deposition methods and structures
US20040182600A1 (en) * 2003-03-20 2004-09-23 Fujitsu Limited Method for growing carbon nanotubes, and electronic device having structure of ohmic connection to carbon element cylindrical structure body and production method thereof
US20060086958A1 (en) * 2004-10-22 2006-04-27 Renesas Technology Corp. Wire structure, semiconductor device, MRAM, and manufacturing method of semiconductor device

Similar Documents

Publication Publication Date Title
EP2250661B1 (fr) Dépôt et enlèvement sélectif d'une couche auxiliaire conductrice pour traitement de nanostructures
EP2006901A2 (fr) Procédé de fabrication d'une connexion électrique à base de nanotubes de carbone
JP5726693B2 (ja) 半導体装置の製造方法
FR2945891A1 (fr) Structure semiconductrice et procede de realisation d'une structure semiconductrice.
EP1970950B1 (fr) Procédé de fabrication d'une structure d'interconnexions à cavités d'air pour circuit intégré
EP1889296A1 (fr) Transistor a canal a base de germanium enrobe par une electrode de grille et procede de fabrication d'un tel transistor
Cheliotis et al. A review on transfer methods of two-dimensional materials
EP1030353A1 (fr) Procédé de gravure anisotrope par plasma gazeux d'un matériau polymère diélectrique organique
US7279433B2 (en) Deposition and patterning of boron nitride nanotube ILD
FR2917894A1 (fr) Procede de localisation d'un catalyseur destine a la croissance de nanotubes dans une structure d'interconnexion
EP1328012A1 (fr) Procédé de fabrication d'un composant électronique incorporant un microcomposantinductif
EP1993129B1 (fr) Procédé de frabrication de cavités d'air utilisant des nanotubes
EP2017885B1 (fr) Procédé de fabrication d'une connexion électrique à base de nanotubes et ayant des cavités d'air
US20070128553A1 (en) Method for forming feature definitions
US11557479B2 (en) Methods for EUV inverse patterning in processing of microelectronic workpieces
US11615958B2 (en) Methods to reduce microbridge defects in EUV patterning for microelectronic workpieces
EP2006902A2 (fr) Procédé de réalisation d'une connexion électrique à base de nanotubes gainés individuellement
FR3009128A1 (fr) Procede de realisation d'un plot conducteur sur un element conducteur
FR2844396A1 (fr) Procede de realisation d'un composant electronique integre et dispositif electrique incorporant un composant integre ainsi obtenu
CA2409232A1 (fr) Procede de fabrication d'un composant electronique incorporant un micro-composant inductif
FR2874126A1 (fr) Technique de fabrication de nano-systemes pour filtre rf et echangeur d'energie
FR2926163A1 (fr) Procede de realisation d'un dispositif a partir d'un materiau catalyseur
CN116487420A (zh) 一种半导体专用合金材料及其制备方法
FR3114992A1 (fr) Dispositif comportant une membrane de graphène
JPH04218947A (ja) 半導体装置およびその製造方法