FR2915023A1 - Realisation de contacts auto-positionnes par epitaxie - Google Patents

Realisation de contacts auto-positionnes par epitaxie Download PDF

Info

Publication number
FR2915023A1
FR2915023A1 FR0702696A FR0702696A FR2915023A1 FR 2915023 A1 FR2915023 A1 FR 2915023A1 FR 0702696 A FR0702696 A FR 0702696A FR 0702696 A FR0702696 A FR 0702696A FR 2915023 A1 FR2915023 A1 FR 2915023A1
Authority
FR
France
Prior art keywords
growth material
deposition
growth
selective
contact
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
FR0702696A
Other languages
English (en)
Other versions
FR2915023B1 (fr
Inventor
Didier Dutartre
Philippe Coronel
Nicolas Loubet
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
STMicroelectronics SA
STMicroelectronics Crolles 2 SAS
Original Assignee
STMicroelectronics SA
STMicroelectronics Crolles 2 SAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by STMicroelectronics SA, STMicroelectronics Crolles 2 SAS filed Critical STMicroelectronics SA
Priority to FR0702696A priority Critical patent/FR2915023B1/fr
Priority to US12/101,744 priority patent/US8168536B2/en
Publication of FR2915023A1 publication Critical patent/FR2915023A1/fr
Application granted granted Critical
Publication of FR2915023B1 publication Critical patent/FR2915023B1/fr
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41775—Source or drain electrodes for field effect devices characterised by the proximity or the relative position of the source or drain electrode and the gate electrode, e.g. the source or drain electrode separated from the gate electrode by side-walls or spreading around or above the gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41775—Source or drain electrodes for field effect devices characterised by the proximity or the relative position of the source or drain electrode and the gate electrode, e.g. the source or drain electrode separated from the gate electrode by side-walls or spreading around or above the gate electrode
    • H01L29/41783—Raised source or drain electrodes self aligned with the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66545—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using a dummy, i.e. replacement gate in a process wherein at least a part of the final gate is self aligned to the dummy gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

Un procédé de réalisation de contacts métalliques auto-positionnés sur une plaque de produit semi-conducteur les emplacements respectifs des contacts métalliques étant déterminés par une étape de dépôt sélectif d'un matériau de croissance.

Description

REALISATION DE CONTACTS AUTO-POSITIONES PAR EPITAXIE
La présente invention concerne la réalisation de contacts électriques en microélectronique par exemple lors de la fabrication d'un circuit intégré. On définira le contact comme l'ensemble du volume d'un plot servant à la prise de connexion. Ce plot ou contact est souvent constitué d'un matériau conducteur métallique du type TiN, W, Cu... Le contact électrique est établi à l'interface entre le plot de contact et une zone de contact, par exemple une zone semiconductrice siliciurée des zones actives d'un transistor. On appelle surface de contact la surface du plot effectivement en contact avec la zone de contact correspondante.
Dans le cas d'un transistor Metal-Oxyde-Semiconducteur (MOS) les zones de contact peuvent être les zones de Source (S), de Drain (D) ou de Grille (G). La réalisation des contacts intervient dans la réalisation d'un circuit intégré pour connecter les dispositifs actifs aux lignes de connexions. Il est connu de procéder à l'implémentation des contacts électriques en déposant tout d'abord une couche d'un matériau diélectrique puis en utilisant un procédé photolithographique. Les emplacements des contacts sont ainsi déterminés par une opération de masquage. Une opération de gravure anisotrope est effectuée afin d'éliminer le matériau diélectrique aux endroits non-masqués par la résine de l'étape de photolithographie, de façon à dégager les emplacements des futurs contacts. Toutefois, l'alignement d'un masque de résine vis-à-vis des niveaux inférieurs est effectué avec un certain décalage ( overlay en anglais), de sorte que les emplacements des contacts sont également relativement imprécis et donc imparfaitement alignés avec la Grille de commande (G). Avec la course à la miniaturisation des composants, les limites en alignement devenant de plus en plus pénalisantes, on peut craindre que ces imprécisions induisent des courts-circuits. L'invention permet de résoudre ces inconvénients.
L'invention a pour objet un procédé de réalisation de contacts métalliques auto-positionnés sur une plaque de produit semi-conducteur, les emplacements respectifs des contacts métalliques étant déterminés par une étape de dépôt sélectif d'un matériau de croissance.
L'étape de dépôt sélectif, par exemple par épitaxie, permet de relever la topographie des zones de contact de la plaque. Par cette réalisation auto-alignée, on évite ainsi les imprécisions liées à l'opération de masquage, et donc les éventuels faux-contacts. Du fait de la relative absence de décalages entre surfaces de contact et zones de contact correspondantes, par exemple les zones Source et Drain d'un transistor, on peut réduire les distances entre les zones de contacts, ce qui permet d'augmenter la densité d'intégration. En outre, pour un contact, la résistance d'accès est inversement proportionnelle à la surface de contact, au travers de laquelle passent les électrons. Dans l'art antérieur, les résistances d'accès peuvent avoir des valeurs relativement élevées du fait des décalages entre contacts et zones de contacts, par exemple les zones de Source et de Drain. L'invention permet de minimiser ces valeurs relativement élevées de résistance d'accès, puisque zones de contacts et surfaces de contact coïncident.
Par ailleurs, l'invention permet de s'affranchir d'autres inconvénients liés aux procédés photolithographiques. En particulier, dans l'art antérieur, le ratio hauteur/largeur des zones non-masquées tend à augmenter avec la miniaturisation, rendant ainsi la gravure du matériau diélectrique aux emplacements non-masqués relativement délicate à effectuer. Egalement, dans l'art antérieur, l'opération de gravure de par son caractère anisotrope donc purement mécanique risque d'endommager la plaque aux zones de Source et de Drain. L'invention permet d'éviter une opération de gravure relativement délicate, ainsi que le risque de détérioration de la plaque, et ce avec un procédé relativement simple à mettre en oeuvre qui associe par exemple épitaxie sacrificielle et gravure isotrope, comme détaillé ci-après. L'étape de dépôt sélectif peut par exemple comprendre une étape d'épitaxie sélective. L'épitaxie est un procédé de croissance d'un matériau cristallin sur un autre matériau cristallin, ayant des structures cristallines et des tailles de mailles relativement semblables. L'invention n'est pas limitée par le procédé de dépôt sélectif utilisé. On peut par exemple prévoir de déposer le matériau de croissance selon un procédé de dépôt CVD (de l'anglais chemical vapor deposition ), avec des conditions de température et de pression telles que le dépôt s'effectue sélectivement. Par produit semiconducteur , on entend un produit microélectronique comprenant un substrat. Le substrat est classiquement réalisé en silicium monocristallin dopé, mais peut également être réalisé en d'autres matériaux. II est possible d'utiliser par exemple un substrat de type FD-SOI (de l'anglais Fully Depleted Silicon On Insulator ), ou bien encore un substrat souple. Si le matériau de croissance est conducteur, l'étape d'épitaxie 15 sélective peut conduire directement aux contacts métalliques : les contacts métalliques sont constitués alors du matériau de croissance. Alternativement et avantageusement, le procédé comprend l'étape de dépôt sélectif de matériau de croissance, et comprend en outre des étapes de: 20 a/ dépôt d'un matériau diélectrique, planarisant ou non, b/ remise à niveau de sorte que le matériau de croissance affleure à la surface, par exemple en effectuant une opération de polissage, c/ retrait sélectif du matériau de croissance, et d/ dépôt d'un matériau conducteur pour combler les vides laissés par 25 le retrait. L'étape c/ de retrait sélectif du matériau de croissance permet de mettre à nu les zones de contacts de la plaque, de sorte que l'étape d/ de dépôt d'un matériau conducteur conduit à la formation des contacts métalliques. 30 Le matériau conducteur peut par exemple être du cuivre, ou bien encore un empilement TiN/W, un siliciure, ou encore un matériau semiconducteur fortement dopé.
Ce procédé peut être mis en oeuvre en utilisant un matériau de croissance pour lequel l'épitaxie est relativement bien maitrisée, par exemple du silicium pur, du silicium-germanium (Sil_xGex, où x est compris entre zéro et un), ou bien Sil_xCx, où x est compris entre zéro et un. Il est également possible d'utiliser tous les alliages SixGeyCZ possibles. En particulier, les matériaux SixGe1_x présentent une sélectivité de gravure par rapport au silicium monocristallin dopé relativement élevée, fonction de la teneur en Ge dans l'alliage, et permettent de mener à bien l'étape de retrait sélectif cl relativement facilement.
La plaque peut être réalisée suivant une technologie CMOS par exemple. L'invention n'est bien entendu pas limitée par le type de technologie mise en oeuvre : on peut par exemple prévoir d'utiliser l'invention dans la cadre d'une technologie NMOS, bipolaire, ou optoélectronique. D'autres particularités et avantages de la présente invention apparaîtront dans la description ci-après. Les figures 1A à 1E illustrent un exemple de procédé selon un mode de réalisation de l'invention. Les figures 2A et 2B illustrent un exemple de suite du procédé illustré par les figures 1A à 1E.
Les figures 3A et 3E illustrent un autre exemple de suite du procédé illustré par les figures 1A à 1E. La figure 4 est une vue en perspective d'une plaque de produit semi conducteur lors du procédé illustré par les figures 3A à 3E. Pour raison de clarté, les dimensions des différents éléments représentés sur ces figures ne sont pas en proportion avec leurs dimensions réelles, les dimensions et les proportions représentées pouvant même varier d'une figure à l'autre pour ces raisons de clarté. Les figures A à 3E sont des vues en coupe de portions de plaque ( wafer en anglais) sensiblement planes, considérées dans un plan perpendiculaire à la surface de la plaque.
Un substrat est placé clans la partie inférieure de chaque figure, et N désigne une direction perpendiculaire à la surface du substrat, orientée vers le haut des figures. La direction du vecteur N est dite verticale, et les directions normales à ce vecteur sont dites horizontales. Dans la suite, les termes sur , sous , inférieur et supérieur , au-dessus , au-dessous , etc. sont utilisés en référence avec l'orientation du vecteur N. On précise que par sur , on entend aussi bien directement sur qu' indirectement sur , c'est-à-dire qu'une couche déposée sur une autre peut tout à fait être séparée de ladite autre couche par au moins une tierce couche. Par ailleurs, sur les figures, des références identiques sont utilisées pour désigner des objets semblables ou similaires. La figure 1A montre un exemple de portion de plaque de produit semi-conducteur avant la mise en place des contacts métalliques. La portion de plaque représentée correspond à un transistor CMOS. Les transistors sont isolés les uns des autres par des régions d'isolation STI 21 (de l'anglais shallow trench isolation ), réalisées par exemple en oxyde de silicium. La plaque comprend une région 20 de semi-conducteur monocristallin, par exemple de silicium ou de germanium, au dessus de laquelle a été mise en place une région de grille 10. La région de grille 10 comprend la grille 22 proprement dite, en polysilicium ou en métal par exemple, ainsi qu'une région isolante 25 en un matériau diélectrique, par exemple un oxyde, une région 24 de masque dur, également en diélectrique, et des espaceurs latéraux 23 en nitrure de silicium par exemple. Les références 26, 27 correspondent aux zones de contacts, ici des zones sources et drain du transistor. II s'agit de zones monocristallines dopées. II est procédé à une étape d'épitaxie pour faire croitre un matériau 25 de croissance directement sur ces zones 26, 27. L'étape d'épitaxie peut être réalisée en phase vapeur (CVD) par exemple, en phase liquide ou bien encore par jets moléculaires etc. Comme représenté sur la figure 1B, cette étape aboutit à la formation de régions de matériau de croissance 28, 29 localisées sur les zones de contact 26, 27. 30 L'étape d'épitaxie est réalisée dans des conditions (durée, pression, température, etc.) telles que les régions 28, 29 atteignent le masque dur de grille 24, avantageusement sans déborder latéralement outre mesure. Dit autrement:, avantageusement, on évitera que deux régions de matériau de croissance se rejoignent au dessus d'une région de grille 10 ou d'une région d'isolation STI 21. Le matériau de croissance peut par exemple comprendre ou être constitué de silicium ou bien encore d'un alliage silicium germanium, L'épitaxie conduit à une croissance du matériau de croissance aux emplacements des zones 26, 27. Sur la figure 1B, le matériau de croissance déposé est représenté comme empiétant légèrement sur les régions 21. Cet empiétement résulte du fait que l'orientation cristalline du substrat des zones 26, 27 peut conduire à une phase de croissance horizontale du matériau déposé. Toutefois, l'empiétement reste relativement faible, au maximum de l'ordre de 15% de l'épaisseur (verticale, ou suivant la direction vecteur N) du matériau de croissance déposé, de préférence inférieur à 10% de cette épaisseur. Par exemple, pour une épaisseur de matériau de croissance déposé de l'ordre de 500. 10-1 m (500 angstrôm), l'empiètement peut être inférieur à 50. 1010 m (50 angstrôm). Avantageusement, l'empiétement est inférieur à 5% de l'épaisseur du matériau de croissance déposé. Aussi, dans la présente demande, on considère par abus de langage que le matériau de croissance est déposé aux emplacements des zones 26, 27, et non sur les régions d'isolation 21, et que les emplacements des régions de matériau de croissance 28, 29 coïncident avec les emplacements des zones 26, 27. Par coïncider , on entend donc aussi bien coïncider exactement que coïncider grossièrement , c'est-à-dire qu'une plage d'environ 15% de l'épaisseur du matériau de croissance déposé est tolérée. Le matériau de croissance n'est pas déposé sur les espaceurs 23, ni sur le masque dur 24. En effet, ces zones, ainsi que les régions 21 sont constituées de diélectriques de type SiN ou SiO2, et il est possible d'ajuster le procédé de dépôt de façon à éviter la croissance sur ces surfaces, c'est-à- dire que l'épitaxie est sélective. Les emplacements des régions de matériau de croissance 28, 29 coïncident avec les emplacements des zones 26, 27. Ces emplacements définissent les localisations des contacts métalliques à venir.
En effet, dans ce mode de réalisation, un matériau diélectrique est ensuite déposé, comme représenté sur la figure 1C. Après une étape de remise à niveau (voir figure 1 D) par polissage mécano-chimique, on effectue une étape de retrait sélectif du matériau de croissance (voir figure 1 E). Cette dernière étape permet de dégager sélectivement les emplacements des zones de Source et de Drain 26, 27, de sorte qu'une étape de métallisation conduit à la formation de contacts aux emplacements des zones de Source et de Drain. Plus précisément, dans cet exemple, on dépose d'abord une fine couche de nitrure 30, comme représenté sur la figure 1C. Un dépôt PMD (de l'anglais pre-metallization dielectric ) sur pleine plaque est ensuite effectué. Un oxyde, par exemple du SiOC, peut par exemple être utilisé comme matériau PMD. Ces dépôts peuvent par exemple être effectués suivant des procédés CVD (de l'anglais chemical vapor deposition ) ou PECVD (de l'anglais plasma enhanced CVD ), ou bien suivant n'importe quel autre procédé adéquat. L'étape de remise à niveau est effectuée de façon à ce que du matériau de croissance affleure à la surface, comme représenté sur la figure ID. Cette étape peut par exemple comprendre un polissage mécano-chimique (ou CMP, de l'anglais chemical mechanical polishing ), avec arrêt sur le masque dur de grille 24. L'étape de retrait sélectif du matériau de croissance peut être effectuée par voie chimique humide, par voie chimique vapeur avec par exemple du chlorure d'hydrogène gazeux, par gravure de type plasma etc. Le retrait est effectué de manière sélective par rapport aux matériaux diélectriques présents sur la plaque, comme par exemple le PMD 31 et le masque dur 24, mais également par rapport aux substrats de la croissance épitaxiale, c'est-à-dire le semi-conducteur de la région 20. Cette étape de retrait permet de laisser à nu les emplacements de contacts 26, 27, comme représenté sur la figure 1E. Les figures 2A et 2B montrent un exemple de suite de ce procédé. Dans cet exemple, la grille 22 est métallique, il peut s'agir par exemple d'une grille en tungstène, TiN, TaN etc. On procède ensuite à une siliciuration des zones de Source et de Drain 26, 27. La siliciuration permet de diminuer les résistances d'accès et donc les temps de commutation du transistor. La silicuration conduit à la formation de régions siliciurées 37, 38 aux emplacements des contacts. Les régions siliciurées peuvent par exemple du siliciure de platine ou du siliciure d'erbium. Le siliciure de platine, comprenant des molécules du type Pt3Si, Pt2Si, PtSi, peut par exemple être obtenu par apport d'énergie thermique selon un procédé bien connu de l'homme du métier.
Est alors effectuée une étape de métallisation, comme représenté sur la figure 2A. Un métal, par exemple un alliage de nitrure de titane et de tungstène (TiN/W) est ainsi déposé de façon à combler les vides laissés par l'étape de retrait. On effectue ensuite une étape de remise à niveau de façon à ce que le métal affleure à la surface, comme représenté sur la figure 2B. Cette étape peut par exemple comprendre un polissage mécano-chimique (ou CMP, de l'anglais ( chemical mechanical polishing ), avec arrêt sur le masque dur de grille 24. On a ainsi formé des contacts 35, 36, localisés sur les zones de 20 contact 26, 27, et sans les décalages de l'art antérieur. Les figures 3A à 3E montrent un autre exemple de suite du procédé illustré par les figures 1A à 1E. Dans cet exemple, la grille est en polysilicium. L'étape de siliciuration n'est effectuée qu'après retrait du masque 25 dur 24. Ce retrait peut par exemple être effectué par voie chimique humide. La grille, le drain et la source sont ainsi siliciurés, comme le montre la figure 3A, dans laquelle la référence 22' désigne la grille siliciurée. Une étape de métallisation immédiate risquerait de conduire à un court-circuit drain-grille ou source-grille. Afin de protéger la grille 22', on peut 30 par exemple déposer une couche de matériau isolant, par exemple du dioxyde de silicium (SiO2) ou bien encore un nitrure, de façon conforme, comme représenté sur la figure 3B. Du fait de la conformité du dépôt, l'épaisseur de dioxyde de silicium est plus importante sur le haut de la grille 22' que sur des surfaces planes (effet bouchon , de l'anglais plug effect ). Le dépôt peut par exemple être effectué suivant une technologie de dépôt par couche atomique assistée par plasma, ou PEALD (de l'anglais 5 Plasma Enhanced Atomic Layer Deposition ). Suit une étape de retrait du matériau isolant, par exemple par voie chimique humide avec de l'acide fluorhydrique. Le retrait doit être effectué dans des conditions telles que le matériau de la couche est retiré entièrement des surfaces planes, mais non des aspérités. En particulier, la 10 région de grille 10 présente des aspérités telles qu'il reste une région 41 de matériau isolant après l'étape de retrait, comme représenté sur les figures 3C et 4. La grille siliciurée 22' est ainsi protégée. En revanche, la zone de contact 50 correspondant à la grille est suffisamment plane pour que le matériau isolant soit éliminé de sa surface.
15 Des étapes de métallisation et de remises à niveau sont alors effectuées, comme représenté sur les figures 3D et 3E respectivement. Ces étapes permettent d'obtenir des contacts 35, 36 auto-alignés avec les zones de contacts 26, 27. 20

Claims (7)

REVENDICATIONS
1. Procédé de réalisation de contacts métalliques auto-positionnés sur une plaque de produit semi-conducteur, les emplacements respectifs des contacts métalliques étant déterminés par une étape de dépôt sélectif d'un matériau de croissance.
2. Procédé selon la revendication 1, comprenant l'étape de dépôt sélectif de matériau de croissance, et comprenant en outre des étapes de a/ dépôt d'un matériau diélectrique, b/ remise à niveau de sorte que le matériau de croissance affleure à la surface, c/ retrait sélectif du matériau de croissance, et d/ dépôt d'un matériau conducteur pour combler les vides laissés par le retrait.
3. Procédé selon la revendication 2, comprenant en outre des étapes de dépôt conforme d'une couche de matériau isolant, suite à l'étape c/ de retrait sélectif, et retrait de la couche de matériau isolant.
4. Procédé selon l'une des revendications précédentes, dans lequel le matériau de croissance est de la forme SixGe1_x, où x est compris 25 entre zéro et un.
5. Procédé selon l'une des revendications précédentes, dans lequel le matériau de croissance est de la forme SixC1_x, où x est compris 30 entre zéro et un. 5
6. Procédé selon l'une des revendications précédentes, dans lequel le matériau de croissance est de la forme SiXGeyC1_,,_y, où la somme de x et de y est comprise entre 0 et 1.
7. Procédé selon l'une des revendications précédentes, dans lequel la plaque de produit semi-conducteur est réalisée en technologie CMOS. 10
FR0702696A 2007-04-13 2007-04-13 Realisation de contacts auto-positionnes par epitaxie Expired - Fee Related FR2915023B1 (fr)

Priority Applications (2)

Application Number Priority Date Filing Date Title
FR0702696A FR2915023B1 (fr) 2007-04-13 2007-04-13 Realisation de contacts auto-positionnes par epitaxie
US12/101,744 US8168536B2 (en) 2007-04-13 2008-04-11 Realization of self-positioned contacts by epitaxy

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
FR0702696A FR2915023B1 (fr) 2007-04-13 2007-04-13 Realisation de contacts auto-positionnes par epitaxie

Publications (2)

Publication Number Publication Date
FR2915023A1 true FR2915023A1 (fr) 2008-10-17
FR2915023B1 FR2915023B1 (fr) 2009-07-17

Family

ID=38654566

Family Applications (1)

Application Number Title Priority Date Filing Date
FR0702696A Expired - Fee Related FR2915023B1 (fr) 2007-04-13 2007-04-13 Realisation de contacts auto-positionnes par epitaxie

Country Status (2)

Country Link
US (1) US8168536B2 (fr)
FR (1) FR2915023B1 (fr)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8021986B2 (en) 2009-06-25 2011-09-20 Commissariat à l'énergie atomique et aux energies alternatives Method for producing a transistor with metallic source and drain

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6548875B2 (en) * 2000-03-06 2003-04-15 Kabushiki Kaisha Toshiba Sub-tenth micron misfet with source and drain layers formed over source and drains, sloping away from the gate
US20050095799A1 (en) * 2002-06-24 2005-05-05 Yin-Pin Wang Method of fabricating a high performance MOSFET device featuring formation of an elevated source/drain region

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1126757A (ja) * 1997-06-30 1999-01-29 Toshiba Corp 半導体装置及びその製造方法
US6313017B1 (en) * 1999-01-26 2001-11-06 University Of Vermont And State Agricultural College Plasma enhanced CVD process for rapidly growing semiconductor films
US20070200179A1 (en) * 2006-02-24 2007-08-30 Taiwan Semiconductor Manufacturing Co., Ltd. Strain enhanced CMOS architecture with amorphous carbon film and fabrication method of forming the same

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6548875B2 (en) * 2000-03-06 2003-04-15 Kabushiki Kaisha Toshiba Sub-tenth micron misfet with source and drain layers formed over source and drains, sloping away from the gate
US20050095799A1 (en) * 2002-06-24 2005-05-05 Yin-Pin Wang Method of fabricating a high performance MOSFET device featuring formation of an elevated source/drain region

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8021986B2 (en) 2009-06-25 2011-09-20 Commissariat à l'énergie atomique et aux energies alternatives Method for producing a transistor with metallic source and drain

Also Published As

Publication number Publication date
US8168536B2 (en) 2012-05-01
US20080254580A1 (en) 2008-10-16
FR2915023B1 (fr) 2009-07-17

Similar Documents

Publication Publication Date Title
TWI666704B (zh) 半導體裝置與其形成方法
CN100514596C (zh) 金属内连线的制作方法与结构
US20080054326A1 (en) Low resistance contact structure and fabrication thereof
US20100072623A1 (en) Semiconductor device with improved contact plugs, and related fabrication methods
US11749603B2 (en) Interconnection structure, fabricating method thereof, and semiconductor device using the same
KR100343653B1 (ko) 금속 실리사이드층을 갖는 반도체 장치 및 그 제조방법
TW201304059A (zh) 積體電路結構及其製造方法
US7790611B2 (en) Method for FEOL and BEOL wiring
US10699949B2 (en) Mechanically stable cobalt contacts
EP1480266A2 (fr) Procédé de réalisation d'un circuit électronique intégré comprenant des composants superposés et circuit électronique intégré ainsi obtenu
WO2015035925A1 (fr) Fils métalliques ultra-minces formés par dépôt sélectif
EP3404723B1 (fr) Réalisation d'un transistor mos à base d'un matériau semiconducteur bidimensionnel
FR3082050A1 (fr) Via interne avec contact ameliore pour couche semi-conductrice superieure d'un circuit 3d
US11784090B2 (en) Semiconductor structure
FR2915023A1 (fr) Realisation de contacts auto-positionnes par epitaxie
FR3036846A1 (fr) Procede d'isolation locale entre des transistors realises sur un substrat soi, en particulier fdsoi, et circuit integre correspondant
EP3104402B1 (fr) Realisation d'elements d'interconnexions auto-alignes pour circuit integre 3d
US11322399B2 (en) Semiconductor structure and formation method thereof
US10157819B2 (en) Semiconductor device and manufacturing method thereof
FR3037714A1 (fr) Procede de realisation d'un contact sur une zone active d'un circuit integre, par exemple realise sur un substrat du type soi, en particulier fdsoi, et circuit integre correspondant
US9601513B1 (en) Subsurface wires of integrated chip and methods of forming
EP3671836B1 (fr) Circuit 3d dote d'une isolation mesa pour la zone de plan de masse
US7867898B2 (en) Method forming ohmic contact layer and metal wiring in semiconductor device
US10014180B1 (en) Tungsten gate and method for forming
KR100713939B1 (ko) 반도체 소자의 제조방법

Legal Events

Date Code Title Description
ST Notification of lapse

Effective date: 20131231