FR2905520A1 - Boitier semi-conducteur a composants inverses et procede de fabrication d'un tel boitier - Google Patents

Boitier semi-conducteur a composants inverses et procede de fabrication d'un tel boitier Download PDF

Info

Publication number
FR2905520A1
FR2905520A1 FR0607725A FR0607725A FR2905520A1 FR 2905520 A1 FR2905520 A1 FR 2905520A1 FR 0607725 A FR0607725 A FR 0607725A FR 0607725 A FR0607725 A FR 0607725A FR 2905520 A1 FR2905520 A1 FR 2905520A1
Authority
FR
France
Prior art keywords
electrical connection
support plates
integrated circuit
plates
circuit chips
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
FR0607725A
Other languages
English (en)
Inventor
Julien Vittu
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
STMicroelectronics SA
Original Assignee
STMicroelectronics SA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by STMicroelectronics SA filed Critical STMicroelectronics SA
Priority to FR0607725A priority Critical patent/FR2905520A1/fr
Publication of FR2905520A1 publication Critical patent/FR2905520A1/fr
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/0651—Wire or wire-like electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06517—Bump or bump-like direct electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/0652—Bump or bump-like direct electrical connections from substrate to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06582—Housing for the assembly, e.g. chip scale package [CSP]
    • H01L2225/06586—Housing with external bump or bump-like connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00011—Not relevant to the scope of the group, the symbol of which is combined with the symbol of this group
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H01L2924/1533—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate
    • H01L2924/15331—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

Boîtier semi-conducteur et son procédé de fabrication, dans lesquels : deux plaques supports (3, 4) de connexion électrique, présentent des faces frontales (7, 8) disposées en face et à distance l'une de l'autre ; des puces de circuits intégrés (5, 6) respectivement sont fixées et reliées électriquement auxdites plaques supports ; des moyens de connexion électrique (17) sont placés à la périphérie et à distance desdites puces de circuits intégrés et reliant électriquement lesdites plaques supports ; et un matériau d'encapsulation (19) remplit au moins partiellement l'espace séparant lesdites plaques supports et noyant lesdites puces de circuits intégrés et lesdits moyens de connexion électrique desdites plaques.

Description

1 Boîtier semi-conducteur à composants inversés et procédé de fabrication
d'un tel boîtier La présente invention concerne le domaine des boîtiers semi- conducteurs. Pour augmenter les performances des boîtiers semi-conducteurs, il est connu d'y incorporer plusieurs puces de circuits intégrés.
Pour cela, il est connu d'empiler plusieurs puces de circuits intégrés les unes sur les autres, sur une plaque support de connexion électrique, et reliées électriquement à cette plaque support, l'empilement de puces et les moyens de connexion électrique étant noyés dans un bloc d'encapsulation formé sur la plaque support.
Il est par ailleurs courant de fabriquer des composants semi-conducteurs comprenant respectivement une plaque support de connexion électrique, au moins une puce de circuits intégrés fixée et reliée électriquement à une face frontale de cette plaque support, et un bloc d'encapsulation formé sur la face frontale de la plaque support. Il est connu d'assembler ces composants en plaçant la puce d'un premier composant en face de la face arrière du second composant, par l'intermédiaire (le billes de connexion électrique placées entre la face frontale du premier composant et la face arrière du second composant. Les puces étant protégées par les blocs d'encapsulation préalablement réalisés, les billes de connexion électrique restent nues. La présente invention a pour but de proposer un boîtier semi-conducteur radicalement différent de ceux déjà connus. La présente invention a tout d'abord pour objet un boîtier semi-conducteur, qui comprend deux plaques supports de connexion électrique, présentant des faces frontales disposées en face et à distance l'une de l'autre ; des puces de circuits intégrés respectivement fixées et reliées électriquement auxdites plaques supports ; des moyens de connexion électrique placés à la périphérie et à distance desdites puces de circuits intégrés et reliant électriquement 2905520 2 lesdites plaques supports ; et un matériau d'encapsulation remplissant au moins partiellement l'espace séparant lesdites plaques supports et noyant lesdites puces de circuits intégrés et lesdits moyens de connexion électrique desdites plaques.
5 Selon l'invention, au moins une entretoise est de préférence placée entre lesdites plaques supports. Selon l'invention, lesdits rnoyens de connexion électrique constituent de préférence des entretoises interposées entre lesdites plaques supports.
10 Selon l'invention, lesdits rnoyens de connexion électrique peuvent avantageusement comprendre des billes de connexion électrique. Selon l'invention, lesdits moyens de connexion électrique peuvent avantageusement comprendre des colonnes de connexion 15 électrique. Selon l'invention, au moins une puce peut avantageusement être reliée à la plaque support qui la porte par des fils de connexion électrique noyés dans ledit matériau d'encapsulation Selon l'invention, au moins une puce peut avantageusement être 20 reliée à la plaque support qui la porte par des billes de connexion électrique interposées entre cette puce et cette plaque support. Selon l'invention, lesdites billes de connexion électrique interposées sont de préférence noyées dans une matière d'enrobage remplissant l'espace entre la puce et la plaque support.
25 Selon l'invention, au moins l'une desdites plaques supports comprend de préférence, sur sa face arrière, des moyens de connexion électrique extérieure. La présente invention a également pour objet un procédé de fabrication d'un boîtier semi-conducteur, qui consiste : à fabriquer un 30 premier composant et un second composant comprenant respectivement une plaque support de connexion électrique et au moins une puce de circuits intégrés fixée et reliée électriquement à une face frontale de cette plaque support ; à assembler lesdits composants dans des positions telles que leurs faces frontales soient en face l'une de l'autre 2905520 3 en interposant entre ces plaques des moyens de connexion électrique placés à la périphérie et à distance desdites puces de circuits intégrés ; et à remplir au moins partiellement l'espace séparant lesdites plaques supports avec un matériau d'encapsulation noyant lesdites puces de 5 circuits intégrés et lesdits moyens de connexion électrique desdites plaques. La présente invention sera mieux comprise à l'étude de boîtiers semi-conducteurs décrits à titre d'exemples non limitatifs et illustrés par le dessins sur lequel : 10 - Les figures 1 et 2 représentent en coupe des composants semi conducteurs à assembler ; - La figure 3 représente en coupe les composants des figures 1 et 2, assemblés, selon une étape de fabrication ; - La figure 4 représente en coupe un boîtier semiconducteur 15 issu d'une étape ultérieure d'assemblage desdits composants ; - Et la figure 5 représente en coupe un autre boîtier semi- conducteur. En se reportant aux figures 1 et 2, on peut voir qu'on a représenté des composants semi-conducteurs 1 et 2 qui comprennent 20 respectivement des plaques supports de connexion électrique 3 et 4, des puces de circuits intégrés 5 et 6 fixées par collage sur leurs faces frontales 7 et 8, et des séries de fils de connexion électrique 9 et 10 qui relient des plots avant de connexion électrique 11 et 12 des puces 5 et 6 à des plots de connexion électrique 13 et 14 des faces frontales 25 7 et 8 des plaques supports 3 et 4. Les plaques supports 3 et 4 comprennent, sur leurs faces frontales 7 et 8, des séries de plots de connexion électrique 15 et 16, situés à l'extérieur des plots 13 et 14 et qui se correspondent géométriquement.
30 Par exemple, on munit les plots frontaux 15 du composant semi-conducteurs 1 de billes de connexion électrique 17. Disposant des composants semi-conducteurs 1 et 2 ainsi constitués, on les assemble de façon inversée dans la position représentée sur la figure 3, dans laquelle les faces frontales 7 et 8 des 2905520 4 plaques supports 3 et 4 des composants 1 et 2 se font face et sont à distance, les puces 5 et 6 étant ainsi placées entre les plaques supports 3 et 4 et les fils de connexion électrique 9 et 10 ne venant pas en contact les uns avec les autres.
5 Les billes de connexion électrique 17, placées à la périphérie et à distance des puces 5 et 6 et des fils de connexion électrique 9 et 10, sont dimensionnées de telle sorte que, dans la position d'assemblage ci-dessus, elles constituent des entretoises entre les plaques supports 3 et 4 et sont aptes à être reliées par soudage sur les plots 14 de la face 10 frontale 8 de la plaque support 4. On obtient ainsi un composant intermédiaire 18. Comme le montre la figure 4, on peut alors injecter un matériau d'encapsulation 19 pour remplir l'espace séparant les faces frontales 7 et 8 des plaques supports 3 et 4, de façon à noyer les puces de circuits 15 intégrés 5 et 6, les fils de connexion électrique 9 et 10 et les billes de connexion électrique 17 inter-plaques supports. On obtient ainsi un boîtier semi-conducteur 20, présentant par exemple une forme parallèlépipédique. Les plaques supports 3 et 4 comprennent des réseaux de 20 connexion électrique 21 et 22, schématisés sur le dessin, reliant sélectivement d'une part les plots 13 et les plots 15 et d'autre part les plots 14 et les plots 16 et reliant sélectivement les plots 15 et 16 à des plots arrière 23 et 24 de connexion électrique extérieure prévus sur les faces arrière 7a et 8a des plaques supports 3 et 4.
25 Le boîtier semi-conducteur 20 peut ainsi être sélectivement relié à un autre composant électronique, par l'intermédiaire des plots arrière 23 et/ou 24. Sur la figure 4, des billes 25 de connexion électrique extérieure sont placées sur les plots arrière 23 du composant 1.
30 En se reportant à la figure 5, on peut voir qu'on a représenté un boîtier semi-conducteur 26, issu d'une fabrication comprenant les étapes ayant abouti au boîtier semi-conducteur 20, qui se différencie de ce dernier par les points suivants.
2905520 5 Les puces de circuits intégrés 27 et 28 de leurs composants 29 et 30 sont reliées aux faces frontales de leurs plaques supports de connexion électrique 31 et 32 par des billes de connexion électrique 33 et 34 noyées dans des matériaux d'enrobage 35 et 36 remplissant les 5 espaces entre les puces 27 et 28 et les faces frontales des plaques supports 31 et 32. Les billes de connexion électrique 25 de l'exemple précédent sont remplacées par des colonnes de connexion électrique 37, constituant des entretoises et fixées par soudage, dont la longueur est 10 adaptée pour que les puces 27 et 28, placées entre les plaques supports 31 et 32, soient de préférence à faible distance l'une de l'autre. La présente invention ne se limite pas aux exemples ci-dessus décrits. On aurait pu prévoir, dans un boîtier, une puce de circuits intégrés collée à une plaque support et reliée à cette dernière par des 15 fils de connexion électrique et l'autre puce de circuits intégrés montée sur et reliée à l'autre plaque support par des billes de connexion électrique. De plus, on aurait pu prévoir, sur l'une ou les deux plaques supports des empilages de puces de circuits intégrés reliées électriquement à la plaque support qui les portent. 20

Claims (10)

REVENDICATIONS
1. Boîtier semi-conducteur, caractérisé par le fait qu'il comprend deux plaques supports (3., 4) de connexion électrique, présentant des faces frontales (7, 8) disposées en face et à distance l'une de l'autre des puces de circuits intégrés (5, 6) respectivement fixées et reliées électriquement auxdites plaques supports ; des moyens de connexion électrique (17) placés à la périphérie et à distance desdites puces de circuits intégrés et reliant électriquement lesdites plaques supports ; et un matériau d'encapsulation (19) remplissant au moins partiellement l'espace séparant lesdites plaques supports et noyant lesdites puces de circuits intégrés et lesdits moyens de connexion électrique desdites plaques.
2. Boîtier selon la revendication 1, caractérisé par le fait qu'il comprend au moins une entretoise (17) placée entre lesdites plaques supports.
3. Boîtier selon la revendication 1, caractérisé par le fait que lesdits moyens de connexion électrique (17) constituent des entretoises interposées entre lesdites plaques supports.
4. Boîtier selon l'une quelconque des revendications précédentes, caractérisé par le fait que lesdits moyens de connexion électrique comprennent des billes de connexion électrique (17).
5. Boîtier selon l'une quelconque des revendications précédentes, caractérisé par le fait que lesdits moyens de connexion électrique comprennent des colonnes de connexion électrique (37).
6. Boîtier selon l'une quelconque des revendications précédentes, caractérisé par le fait qu'au moins une puce est reliée à la plaque support qui la porte par des fils de connexion électrique (9) noyés dans ledit matériau d'encapsulation.
7. Boîtier selon l'une quelconque des revendications précédentes, caractérisé par le fait qu'au moins une puce est reliée à la 2905520 7 plaque support qui la porte par des billes de connexion électrique (33) interposées entre cette puce et cette plaque support.
8. Boîtier selon la revendication 7, caractérisé par le fait que lesdites billes de connexion électrique (33) sont noyées dans une 5 matière d'enrobage (35) remplissant l'espace entre la puce et la plaque support.
9. Boîtier selon l'une quelconque des revendications précédentes, caractérisé par le fait qu'au moins l'une desdites plaques supports comprend, sur sa face arrière, des moyens de connexion 10 électrique extérieure (25).
10. Procédé de fabrication d'un boîtier semi-conducteur, caractérisé par le fait qu'il consiste : à fabriquer un premier composant (1) et un second composant (2) comprenant respectivement une plaque support de connexion 15 électrique et au moins une puce de circuits intégrés fixée et reliée électriquement à une face frontale de cette plaque support ; à assembler lesdits composants dans des positions telles que leurs faces frontales (7, 8) soient en face l'une de l'autre en interposant entre les plaques supports (3, 4) des moyens de connexion 20 électrique (17) placés à la périphérie et à distance desdites puces de circuits intégrés ; et à remplir au moins partiellement l'espace séparant lesdites plaques supports avec un matériau d'encapsulation (19) noyant lesdites puces de circuits intégrés et lesdits moyens de connexion électrique 25 desdites plaques.
FR0607725A 2006-09-04 2006-09-04 Boitier semi-conducteur a composants inverses et procede de fabrication d'un tel boitier Pending FR2905520A1 (fr)

Priority Applications (1)

Application Number Priority Date Filing Date Title
FR0607725A FR2905520A1 (fr) 2006-09-04 2006-09-04 Boitier semi-conducteur a composants inverses et procede de fabrication d'un tel boitier

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
FR0607725A FR2905520A1 (fr) 2006-09-04 2006-09-04 Boitier semi-conducteur a composants inverses et procede de fabrication d'un tel boitier

Publications (1)

Publication Number Publication Date
FR2905520A1 true FR2905520A1 (fr) 2008-03-07

Family

ID=37895948

Family Applications (1)

Application Number Title Priority Date Filing Date
FR0607725A Pending FR2905520A1 (fr) 2006-09-04 2006-09-04 Boitier semi-conducteur a composants inverses et procede de fabrication d'un tel boitier

Country Status (1)

Country Link
FR (1) FR2905520A1 (fr)

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0802566A2 (fr) * 1996-04-15 1997-10-22 Nissin Co., Ltd Dispositif semi-conducteur, méthode de connexion et connecteur pour dispositifs semi-conducteurs
US5994166A (en) * 1997-03-10 1999-11-30 Micron Technology, Inc. Method of constructing stacked packages
FR2813437A1 (fr) * 2000-08-25 2002-03-01 Orient Semiconductor Elect Ltd Perfectionnement apporte a la structure d'un module en pile pour puces
EP1198001A2 (fr) * 1994-11-15 2002-04-17 Formfactor, Inc. Methode d'essaiage et d'assemblage des dispositifs par des structures de contact élastiques
US20030057540A1 (en) * 2001-09-26 2003-03-27 Wen-Lo Shieh Combination-type 3D stacked IC package
US20040070083A1 (en) * 2002-10-15 2004-04-15 Huan-Ping Su Stacked flip-chip package
US20050189633A1 (en) * 2004-02-26 2005-09-01 Meng-Jen Wang Chip package structure
US20060012018A1 (en) * 2004-07-13 2006-01-19 Chippac, Inc. Semiconductor multipackage module including die and inverted land grid array package stacked over ball grid array package
US20060192292A1 (en) * 2004-10-28 2006-08-31 Utac - United Test And Assembly Test Center Ltd. Semiconductor chip package and method of manufacture

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1198001A2 (fr) * 1994-11-15 2002-04-17 Formfactor, Inc. Methode d'essaiage et d'assemblage des dispositifs par des structures de contact élastiques
EP0802566A2 (fr) * 1996-04-15 1997-10-22 Nissin Co., Ltd Dispositif semi-conducteur, méthode de connexion et connecteur pour dispositifs semi-conducteurs
US5994166A (en) * 1997-03-10 1999-11-30 Micron Technology, Inc. Method of constructing stacked packages
FR2813437A1 (fr) * 2000-08-25 2002-03-01 Orient Semiconductor Elect Ltd Perfectionnement apporte a la structure d'un module en pile pour puces
US20030057540A1 (en) * 2001-09-26 2003-03-27 Wen-Lo Shieh Combination-type 3D stacked IC package
US20040070083A1 (en) * 2002-10-15 2004-04-15 Huan-Ping Su Stacked flip-chip package
US20050189633A1 (en) * 2004-02-26 2005-09-01 Meng-Jen Wang Chip package structure
US20060012018A1 (en) * 2004-07-13 2006-01-19 Chippac, Inc. Semiconductor multipackage module including die and inverted land grid array package stacked over ball grid array package
US20060192292A1 (en) * 2004-10-28 2006-08-31 Utac - United Test And Assembly Test Center Ltd. Semiconductor chip package and method of manufacture

Similar Documents

Publication Publication Date Title
FR2893764A1 (fr) Boitier semi-conducteur empilable et procede pour sa fabrication
FR2938976A1 (fr) Dispositif semi-conducteur a composants empiles
EP3545551B1 (fr) Circuit integre forme d'un empilement de deux puces connectees en serie
FR2865575A1 (fr) Procede pour emballer des pastilles semi-conductrices et structure de pastille semi-conductrice ainsi obtenue
FR2963478A1 (fr) Dispositif semi-conducteur comprenant un composant passif de condensateurs et procede pour sa fabrication.
FR2890469A1 (fr) Module de puce et carte a puce
FR2755540A1 (fr) Cadre conducteur a fils de connexion, boitier le comportant et son procede de fabrication
FR2851374A1 (fr) Boitier-semi-conducteur a puce de circuits integres portee par les pattes de connexion electrique
EP0584349A1 (fr) Procede d'interconnexion en trois dimensions de boitiers de composants electroniques, et dispositif obtenu par ce procede
FR3011979A1 (fr) Dispositif electronique a puce de circuits integres et systeme electronique
FR2800909A1 (fr) Boitier semi-conducteur optique et procede de fabrication d'un tel boitier
EP0883177A1 (fr) Dispositif semi-conducteur muni d'un dissipateur thermique.
FR2800911A1 (fr) Boitier semi-conducteur optique et procede de fabrication d'un tel boitier
EP1263042B1 (fr) Boîtier semi-conducteur à grille évidée et grille évidée
FR2764115A1 (fr) Dispositif semiconducteur et procede de connexion des fils internes de masse d'un tel dispositif
FR2732509A1 (fr) Boitier de montage d'une puce de circuit integre
FR2939963A1 (fr) Procede de fabrication d'un support de composant semi-conducteur, support et dispositif semi-conducteur
FR2905520A1 (fr) Boitier semi-conducteur a composants inverses et procede de fabrication d'un tel boitier
EP3764756A1 (fr) Composant electronique resistant a l'humidite et procede de realisation d'un tel composant
FR2987170A1 (fr) Boitier et dispositif electroniques
FR2968126A1 (fr) Boitier semi-conducteur a via thermique et procédé de fabrication
EP1226610B1 (fr) Boitier semi-conducteur optique et procede de fabrication d'un tel boitier
EP1417711B1 (fr) Module de composants electroniques de puissance et procede d'assemblage d'un tel module
EP1317003B1 (fr) Boîtier semi-conducteur à capteur, muni d'un insert de fixation
FR2819940A1 (fr) Procede de fabrication d'un boitier semi-conducteur optique et boitier semi-conducteur optique