FR2884071A1 - Circuit integre de pompe de charge - Google Patents
Circuit integre de pompe de charge Download PDFInfo
- Publication number
- FR2884071A1 FR2884071A1 FR0503203A FR0503203A FR2884071A1 FR 2884071 A1 FR2884071 A1 FR 2884071A1 FR 0503203 A FR0503203 A FR 0503203A FR 0503203 A FR0503203 A FR 0503203A FR 2884071 A1 FR2884071 A1 FR 2884071A1
- Authority
- FR
- France
- Prior art keywords
- capacitors
- stage
- terminals
- transfer
- charge pump
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M3/00—Conversion of dc power input into dc power output
- H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
- H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
- H02M3/06—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider
- H02M3/07—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider using capacitors charged and discharged alternately by semiconductor devices with control electrode, e.g. charge pumps
- H02M3/073—Charge pumps of the Schenkel-type
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M3/00—Conversion of dc power input into dc power output
- H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
- H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
- H02M3/06—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider
- H02M3/07—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider using capacitors charged and discharged alternately by semiconductor devices with control electrode, e.g. charge pumps
- H02M3/073—Charge pumps of the Schenkel-type
- H02M3/077—Charge pumps of the Schenkel-type with parallel connected charge pump stages
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M3/00—Conversion of dc power input into dc power output
- H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
- H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
- H02M3/06—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider
- H02M3/07—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider using capacitors charged and discharged alternately by semiconductor devices with control electrode, e.g. charge pumps
- H02M3/073—Charge pumps of the Schenkel-type
- H02M3/078—Charge pumps of the Schenkel-type with means for reducing the back bias effect, i.e. the effect which causes the threshold voltage of transistors to increase as more stages are added to the converters
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Dc-Dc Converters (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
Circuit intégré comprenant une pompe de charge possédant n étages de pompe de charge, tel que n soit supérieur ou égal à 2, chaque étage de pompe de charge comportant un réseau de transistors principaux NMOS (Res1) et PMOS (Res2) et deux condensateurs de transfert (capaH1, capaL1, capaH2, capaL2 ) possédant chacun une première borne pour recevoir un signal de commande et une deuxième borne connectée au réseau de transistors principaux (Res1, Res2). Chaque condensateur de transfert (capaH1, capaL1, capaH2, capaL2 ) est à électrodes semiconductrices, et par le fait que les premières bornes des condensateurs de transfert (capaH2, capaL2) de l'étage k, avec k variant de 2 à n, sont connectées aux deuxièmes bornes des condensateurs de transfert (capaH1, capaL1) correspondants de l'étage k-1.
Description
Circuit intégré de pompe de charge
L'invention concerne les pompes de charge, en particulier dans le cadre de l'amplification d'une tension d'entrée.
Une pompe de charge classique est constituée d'un ou de plusieurs étages connectés en série. Chaque étage de la pompe de charge a pour fonction d'amplifier la tension d'entrée d'une amplitude donnée, et comprend à cet effet une paire de condensateurs de transfert. Le premier condensateur de transfert est alimenté sur sa première borne, par un signal, par exemple un signal d'horloge, ayant pour amplitude la tension d'amplification qui est égale à la tension d'alimentation Vdd de la pompe de charge. Le deuxième condensateur de transfert est alimenté par le signal complémentaire du signal d'horloge.
Pour chaque étage, les condensateurs de transfert sont connectés par leurs deuxièmes bornes, à deux réseaux de composants électroniques, par exemple des transistors, qui se comportent comme des interrupteurs.
Lorsque le signal d'horloge est à l'état bas, une première branche du deuxième réseau est polarisée pour décharger le condensateur de transfert alimenté par le signal d'horloge complémentaire vers la charge connectée à la sortie de l'étage considéré, et une deuxième branche du premier réseau est polarisée pour charger le condensateur de transfert alimenté par le signal d'horloge.
À l'inverse, lorsque le signal d'horloge est à l'état haut, la première branche du premier réseau est polarisée de façon à charger le condensateur de transfert alimenté par ce signal d'horloge complémentaire. Simultanément, la deuxième branche du deuxième réseau est polarisée de façon à décharger l'autre condensateur de transfert, alimenté par le signal d'horloge, vers la charge de sortie.
Ainsi, pour chaque étage de pompe de charge, la tension de sortie est égale à la tension d'entrée augmentée de la valeur de la tension d'amplification, c'est-à-dire la valeur de l'amplitude en tension du signal d'horloge.
Les condensateurs utilisés dans les étages de pompe de charge sont généralement des condensateurs à électrodes métalliques, appelés couramment condensateurs métal-oxyde-métal . En effet, ce type de condensateur a pour avantage de particulièrement bien tenir en tension. Cependant, les condensateurs à électrodes métalliques présentent un certain encombrement surfacique qui peut s'avérer pénalisant lors de la réalisation du circuit intégré.
L'invention vise à remédier à cet inconvénient en utilisant des condensateurs à électrodes semi-conductrices. Cependant, la tension appliquée aux bornes des condensateurs à électrodes semi-conductrices ne doit pas excéder la valeur de la tension d'alimentation de la pompe de charge.
Or, en régime établi, dans les étages de pompe de charge autres que le premier étage, les potentiels aux deuxièmes bornes des condensateurs vont varier entre (k-1)*Vdd et k*Vdd, k étant le rang de l'étage de pompe de charge. Par conséquent, en étant commandé par un signal de commande variant entre OV et la tension d'alimentation Vdd, la tension aux bornes des condensateurs de transfert peut atteindre k*Vdd. Il est alors impossible d'utiliser les condensateurs à électrodes semi-conductrices avec le signal de commande utilisé pour les condensateurs du premier étage de pompe de charge. En outre, il est impossible technologique ment de créer un signal d'horloge adapté à chaque étage de pompe de charge.
L'invention vise à résoudre ce problème et permet ainsi d'utiliser des condensateurs à électrodes semi-conductrices présentant un faible encombrement surfacique tout en pouvant commander ces derniers par le signal de commande adéquat.
A cet égard, selon un mode de réalisation de l'invention, il est proposé un circuit intégré comprenant une pompe de charge possédant un étage de pompe de charge, tel que n soit supérieur ou égal à 2, chaque étage de pompe de charge comportant un réseau de transistors principaux NMOS et PMOS et deux condensateurs de transfert possédant chacun une première borne pour recevoir un signal de commande et une deuxième borne connectée au réseau de transistors principaux.
Selon une caractéristique générale de ce mode de réalisation, chaque condensateur de transfert est à électrodes semi-conductrices. En outre, les premières bornes des condensateurs de transfert de l'étage k, avec k variant de 2 à n, sont connectées aux deuxièmes bornes des condensateurs de transfert correspondants de l'étage k-1.
En d'autres termes, on réalise le signal de commande des étages de pompe de charge à l'aide du signal de tension généré aux deuxièmes bornes des condensateurs de chaque étage précédent.
En effet, la tension aux deuxièmes bornes des condensateurs d'un étage k variant entre (k-1)*Vdd et Vdd, on obtient un signal de commande ayant une amplitude adéquate pour les condensateurs à électrodes semi- conductrices de l'étage k.
D'autres avantages et caractéristiques de l'invention apparaîtront à l'examen de la description détaillée d'un mode de réalisation de l'invention nullement limitatif, et d'une figure unique illustrant un mode de réalisation d'un circuit intégré selon l'invention.
Sur la figure, la référence CI désigne un circuit intégré selon l'invention.
Le circuit intégré CI comprend dans cet exemple deux étages de pompe de charge Etl et Et2, mais il peut comprendre plus généralement n étages de pompe de charge avec n supérieur ou égal à 2.
L'étage de pompe de charge Etl reçoit en entrée une tension d'entrée Vin et délivre en sortie une tension V. L'étage de pompe de charge Et2 reçoit en entrée la tension V délivrée par l'étage Etl et délivre en sortie une tension Vout.
Chaque étage de pompe de charge Etl et Et2 comprend deux condensateurs de transfert respectivement capaHl, capaLl, et capaH2, capaL2. Les condensateurs de transfert de l'étage Etl sont respectivement alimentés par un signal de commande, ici un signal d'horloge clk et son signal complémentaire clkb, délivrés par des moyens de commande MC, par exemple une horloge.
L'amplitude de la tension des signaux d'horloge clk et clkb est égale à l'amplitude de la tension d'alimentation Vdd et de la tension d'entrée Vin et détermine l'amplification en tension désirée. Le signal de commande délivré aux condensateurs de transfert de l'étage Et2 sera décrit plus en détail ci-après.
Chaque étage Et1 et Et2 de pompe de charge comprend également deux réseaux de transistors principaux, un réseau Resl de transistors NMOS et un réseau Res2 de transistors PMOS.
Pour l'étage Etl, le réseau Resl comprend un premier transistor NMOSP1 connecté entre l'entrée de l'étage considéré et la deuxième borne du condensateur capaHl, et un deuxième transistor NMOSP2 connecté entre l'entrée de l'étage considéré et la deuxième borne du condensateur capaLl. La grille du transistor NMOSP1 est commandée par la tension VcapaLl présente à la deuxième borne du condensateur capaLl. La grille du condensateur NMOSP2 est commandée par la tension VcapaHl présente à la deuxième borne du condensateur capaHl.
Le réseau Res2 de l'étage Etl comprend un premier transistor PMOSP1 connecté entre la deuxième borne du condensateur capaHl et la sortie de l'étage considéré, et un deuxième transistor PMOSP2 connecté entre la deuxième borne du condensateur capaLl et la sortie de l'étage considéré. En outre, la grille du transistor PMOSP1 est reliée à la deuxième borne du condensateur capaLl, et la grille du transistor PMOSP2 est reliée à la deuxième borne du condensateur capaHl.
De même, l'étage Et2 comprend les réseaux Res1 et Res 2 tels que décrits ci-dessus, et connectés entre les condensateurs de transferts capaH2 et capaL2.
Pour le mode de réalisation présenté sur la figure, les condensateurs de transfert utilisés sont des condensateurs à électrodes semi-conductrices, par exemple des condensateurs ayant des électrodes réalisées en polysilicium.
En outre, les premières bornes des condensateurs capaH2 et capaL2 de l'étage Et2 sont reliées respectivement par les connexions CN1 et CN2 aux deuxièmes bornes des condensateurs de transfert capaHl et capaLl de l'étage de pompe de charge Etl.
En effet, en régime établi, les potentiels aux deuxièmes bornes des condensateurs capaHl et capaLl varient entre Vdd et 2*Vdd, à la fréquence des signaux de commande clk et clkb. Ainsi en connectant les deuxièmes bornes des condensateurs de transfert capaHl et capaLl de l'étage Etl et les premières bornes des condensateurs capaH2 et capaL2 de transfert de l'étage Et2, on peut commander les condensateurs de transfert à électrodes semi-conductrices de l'étage Et2.
Etant donné que les condensateurs à électrodes métalliques ont une surface plus importante que les condensateurs à électrodes semi- conductrices, par exemple six fois supérieure, cette substitution entraîne une réduction de la surface du circuit intégré ainsi que du courant consommé.
Plus généralement, pour un étage k donné, la tension aux bornes des condensateurs à électrodes semi-conductrices varie entre (k-1)*Vdd et k*Vdd, alors que la tension aux bornes des condensateurs à électrodes métalliques varie entre 0 volt et k*Vdd sans les connexions CN1 et CN2. Etant donné que la tension présente à la deuxième borne des condensateurs de transfert de l'étage (k-1) varie entre (k-1)*Vdd et k*Vdd, le signal de commande de l'étage k est réalisé en reliant les premières bornes de ses condensateurs de transfert aux deuxièmes bornes des condensateurs de transfert de l'étage précédent.
Claims (1)
1. Circuit intégré comprenant une pompe de charge possédant n étages de pompe de charge, tel que n soit supérieur ou égal à 2, chaque étage de pompe de charge comportant un réseau de transistors principaux NMOS (Resl) et PMOS (Res2) et deux condensateurs de transfert (capaHl, capaLl, capaH2, capaL2) possédant chacun une première borne pour recevoir un signal de commande et une deuxième borne connectée au réseau de transistors principaux (Resl, Res2), caractérisé par le fait que chaque condensateur de transfert (capaHl, capaLl, capaH2, capaL2) est à électrodes semiconductrices, et par le fait que les premières bornes des condensateurs de transfert (capaH2, capaL2) de l'étage k, avec k variant de 2 à n, sont connectées aux deuxièmes bornes des condensateurs de transfert (capaHl, capaLl) correspondants de l'étage k-1.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR0503203A FR2884071A1 (fr) | 2005-04-01 | 2005-04-01 | Circuit integre de pompe de charge |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR0503203A FR2884071A1 (fr) | 2005-04-01 | 2005-04-01 | Circuit integre de pompe de charge |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| FR2884071A1 true FR2884071A1 (fr) | 2006-10-06 |
Family
ID=35429399
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| FR0503203A Pending FR2884071A1 (fr) | 2005-04-01 | 2005-04-01 | Circuit integre de pompe de charge |
Country Status (1)
| Country | Link |
|---|---|
| FR (1) | FR2884071A1 (fr) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2008153781A1 (fr) * | 2007-05-25 | 2008-12-18 | Atmel Corporation | Pompe de charge faible tension |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6107864A (en) * | 1998-08-24 | 2000-08-22 | Mitsubishi Denki Kabushiki Kaisha | Charge pump circuit |
| US20030184360A1 (en) * | 2002-03-29 | 2003-10-02 | Yi-Ti Wang | Charge pump for flash memory with serially connected capacitors for preventing breakdown |
-
2005
- 2005-04-01 FR FR0503203A patent/FR2884071A1/fr active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6107864A (en) * | 1998-08-24 | 2000-08-22 | Mitsubishi Denki Kabushiki Kaisha | Charge pump circuit |
| US20030184360A1 (en) * | 2002-03-29 | 2003-10-02 | Yi-Ti Wang | Charge pump for flash memory with serially connected capacitors for preventing breakdown |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2008153781A1 (fr) * | 2007-05-25 | 2008-12-18 | Atmel Corporation | Pompe de charge faible tension |
| US7679430B2 (en) | 2007-05-25 | 2010-03-16 | Atmel Corporation | Low voltage charge pump |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7312657B2 (en) | Class D amplifier | |
| WO2002054167A1 (fr) | Regulateur de tension a stablite amelioree | |
| EP1085659B1 (fr) | Convertisseur numérique-analogique en courant | |
| EP1916762B1 (fr) | Oscillateur à quartz asservi en amplitude avec domaine étendu de tension et de température | |
| FR2798014A1 (fr) | Circuit d'alimentation a selecteur de tension | |
| FR2814608A1 (fr) | Circuit d'amplificateur operationnel | |
| FR2928506A1 (fr) | Circuit electronique et modulateur delta-sigma en temps continu | |
| EP2226937B1 (fr) | Interrupteur analogique | |
| US8339118B2 (en) | Adaptive bias current generator methods and apparatus | |
| FR3032309A1 (fr) | Circuit de regulation de tension adapte aux fortes et faibles puissances | |
| FR2712438A1 (fr) | Dispositif et procédé pour la compensation en fréquence d'un amplificateur opérationnel. | |
| EP3576274A1 (fr) | Circuit électronique d'alimentation | |
| FR2848356A1 (fr) | Procede de commande d'une alimentation a decoupage a un seul element inductif et plusieurs sorties, et alimentation correspondante, en particulier pour un telephone mobile cellulaire | |
| EP0161154B1 (fr) | Amplificateur à large bande à double contre-réaction de mode commun | |
| FR3068187A1 (fr) | Circuit a pompe de charges negative | |
| EP3576268B1 (fr) | Circuit électronique d'alimentation | |
| FR2884071A1 (fr) | Circuit integre de pompe de charge | |
| EP1346475B1 (fr) | Ensemble commandable de sources de courant | |
| FR2904739A1 (fr) | Compensation d'un amplificateur comportant au moins deux etages de gain | |
| JP5227411B2 (ja) | チャージ・ポンプ回路及び半導体集積回路 | |
| FR2798234A1 (fr) | Dispositif de transposition de frequence a faible fuite de signal d'oscillateur local et procede correspondant de reduction de fuite | |
| WO2002052364A1 (fr) | Regulateur de tension a gain statique en boucle ouverte reduit | |
| FR2500969A1 (fr) | Amplificateur lineaire et circuit amplificateur a commande de gain comportant au moins un tel amplificateur | |
| EP1313309A1 (fr) | Dispositif de calibrage pour un étage d'entrée vidéo | |
| FR2884072A1 (fr) | Procede de controle du fonctionnement d'une pompe de charge et circuit integre de pompe de charge correspondant |