FR2879346A1 - Procede de formation d'une couche cristalline sur un substrat de silicium - Google Patents

Procede de formation d'une couche cristalline sur un substrat de silicium Download PDF

Info

Publication number
FR2879346A1
FR2879346A1 FR0553768A FR0553768A FR2879346A1 FR 2879346 A1 FR2879346 A1 FR 2879346A1 FR 0553768 A FR0553768 A FR 0553768A FR 0553768 A FR0553768 A FR 0553768A FR 2879346 A1 FR2879346 A1 FR 2879346A1
Authority
FR
France
Prior art keywords
substrate
zone
crystalline layer
porous
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
FR0553768A
Other languages
English (en)
Inventor
Franz Larmer
Silvia Kronmuller
Ralf Reichenbach
Ando Feyh
Armin Dadgar
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Robert Bosch GmbH
Original Assignee
Robert Bosch GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Robert Bosch GmbH filed Critical Robert Bosch GmbH
Publication of FR2879346A1 publication Critical patent/FR2879346A1/fr
Withdrawn legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02436Intermediate layers between substrates and deposited layers
    • H01L21/02439Materials
    • H01L21/02441Group 14 semiconducting materials
    • H01L21/0245Silicon, silicon germanium, germanium
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02367Substrates
    • H01L21/0237Materials
    • H01L21/02373Group 14 semiconducting materials
    • H01L21/02381Silicon, silicon germanium, germanium
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02367Substrates
    • H01L21/02428Structure
    • H01L21/0243Surface structure
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02436Intermediate layers between substrates and deposited layers
    • H01L21/02494Structure
    • H01L21/02513Microstructure
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02518Deposited layers
    • H01L21/02521Materials
    • H01L21/02538Group 13/15 materials
    • H01L21/0254Nitrides

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

Procédé pour former une couche cristalline (2) d'un composant semi-conducteur sur un substrat Si (S) par dépôt épitaxial:a) on développe un substrat Si (S) avec au moins une zone poreuse (1) adjacente à la surface du substrat Si (S), etb) on développe la couche cristalline (2) sur la zone poreuse (1) du substrat Si (S).La couche cristalline (2) est un composé semi-conducteur avec un élément du groupe III et de l'azote (groupe III-nitrure) notamment GaN, BN, AIN, ou InN, ou un nitrure mixte composé des éléments Ga, B, Al et In. Le développement de la couche cristalline (2) dans l'étape b) peut se faire par le procédé MOCVD (Procédé de Dépôt à la Vapeur d'un Composé Métal Organique).

Description

Domaine de l'invention
La présente invention concerne un procédé pour former une couche cristalline d'un composant semi-conducteur sur un substrat par dépôt épitaxial.
Etat de la technique Les composés semi-conducteurs cristallins présentent un potentiel d'application très important dans de nombreux domaines techniques. Ainsi, des composants semi-conducteurs du groupe III- nitrure c'est-à-dire des semi-conducteurs binaires avec un élément du groupe III et nitrure présentent d'intéressantes propriétés physiques et chimiques pour une première application ou pour des développements concrets d'application futurs.
A côté du nitrure de bore (BN), le nitrure d'aluminium (A1N) ou le nitrure d'indium (InN), le nitrure de gallium (GaN) est un produit très prometteur pour de nombreuses applications: le nitrure GaN comme matière de base sert à réaliser des composants optoélectroniques tels que des diodes photoluminescentes (LED) ou encore des diodes laser dans la plage spectrale vert-bleu. Cette technique résulte de la structure de bande de la matière. Le nitrure GaN est un semi-conducteur direct ayant un intervalle de bande relativement important Eg = 3,4 eV. L'expression "semi-conducteur direct" concerne un semi-conducteur dont le minimum d'énergie de la bande de conduction et le maximum d'énergie de bande de valence ont les mêmes vecteurs d'angle. Le développement des diodes laser émettant de la lumière bleue et leur utilisation par exemple comme lecteur de support de mémoire optique tel que les disques DVD, permettent d'augmenter fortement la densité d'enregistrement à cause de meilleures caractéristiques de focalisation de cette lumière d'onde plus courte.
Un autre avantage du semi-conducteur GaN par comparai- son au semiconducteur du groupe III-V très développé jusqu'alors tel que GaAs ou InP résulte de la structure hexagonale de son cristal de wurtzite, qui dans les conditions normales est la forme cristalline stable du point de vue thermodynamique du nitrure GaN. Cette structure de wurtzite développe un champ piézo-électrique interne intense. Grâce à une inertie chi- mique importante et à une résistance thermique extrême, la caractéristique piézo-électrique de la matière constitue une bonne base pour une application dans le domaine de capteurs utilisés dans des conditions brutales tels que des capteurs exposés à un environnement brutal.
Il s'agit par exemple de capteurs de gaz utilisés dans les installations de gaz d'échappement en étant soumis à des températures qui dépassent de façon caractéristique 300 C à 800 C. Les documents DE-100 32 063 C2 et DE-100 31 549 C2 décrivent déjà un capteur de gaz avec des couches semi-conductrices en une matière formée de composés de nitrure du groupe III.
Le nitrure GaN permet également des applications dans le domaine de l'électronique à haute fréquence et l'électronique de puissance. Des transistors de puissance plus rapides et de tels de circuits de-viennent des solutions usuelles.
Enfin, le nitrure GaN est une matière biocompatible ce qui permet également des applications de capteurs in vivo .
Une difficulté importante de telles applications réside toutefois dans le défi tout particulier de produire des cristaux de très grande qualité notamment des cristaux GaN de façon économique sur des substrats de grande surface. En effet, pour un dépôt épitaxial du cristal on ne dispose d'aucune matière de substrat de type propre. Une homoépitaxie pour laquelle le substrat et la couche déposés correspondent aux mêmes matériaux n'est pas possible dans ces conditions. C'est pourquoi les cristaux sont habituellement déposés sur des substrats halogènes ce qui se traduit par de fortes densités d'occupation et une durée de vie réduite des composants fabriqués à partir de ceux-ci. Comme substrat halogène, on utilise pour un dépôt épitaxial d'une couche GaN par le procédé MOCVD, de préférence du carbure de silicium (SiC) ou saphir. Ces substrats sont toutefois relativement coûteux et difficiles à utiliser; en général on ne peut envisager que des substrats de petites surfaces par exemple de l'ordre de 50 mm (2 pouces).
De plus, il est connu de faire des dépôts épitaxiaux de GaN sur des substrats de silicium de structure cristallographique 111. Le sili- cium (Si) a l'avantage vis-à-vis du carbure de silicium SiC ou saphir, d'être beaucoup plus économique et de ne pas se limiter à des substrats de dimension de l'ordre de 50 mm (2 pouces). C'est ainsi que le document DE-100 62 044 Al propose entre autres de fabriquer un capteur sensible à un pH, avec des couches de nitrure du groupe III développées sur du silicium Si (111). D'autre part, le silicium a l'inconvénient d'avoir un défaut de ré-seau plus important par rapport au nitrure GaN de l'ordre de 17 % par rapport à SiC ou saphir avec chaque fois des défauts d'adaptation de 3,5 % ou 16,9 %. Ces défauts d'adaptation créent des densités de décalage d'adaptation très importantes. Certes une partie de ces décalages se réduit dans la couche cristalline par recombinaison avec l'augmentation de l'épaisseur de couche ou grâce à l'utilisation de couches tampon supplémentaires mais pour cela il faut des épaisseurs de couches supérieures à 4 m. Pour une telle épaisseur importante de couches et une température du procédé MOCVD supérieure à 1000 C, la tension intégrale de couche résultant du défaut d'adaptation thermique augmente fortement et atteint habituellement jusqu'à 0,7 GPa/ m. Du fait de cette tension de couche, importante induite par voie thermique, les couches de GaN se déchirent fréquemment au cours du refroidissement consécutif du substrat Si et/ou il se développe des fissures dans la couche GaN. C'est pourquoi l'épaisseur de couche, maximale réalisable reste inférieure à environ 1 m. Exposé et avantages de l'invention La présente invention concerne un procédé du type défini ci-dessus, caractérisé en ce qu' a) on développe un substrat avec au moins une zone poreuse adjacente à la surface du substrat, et b) on développe la couche cristalline sur la zone poreuse du substrat.
Selon d'autres caractéristiques avantageuses du procédé : - dans l'étape a), lorsqu'on développe un substrat avec une zone poreuse, on utilise un substrat de coordonnées cristallographiques ou un substrat avec une zone poreuse, on utilise un substrat à dopage (n+) ou à dopage (p+) notamment avec une résistance spécifique p < 0,1 n cm, - dans l'étape a), la zone poreuse est formée d'une première zone partielle adjacente à la surface du substrat et d'une seconde zone partielle adjacente à la première zone partielle, la seconde zone partielle ayant une porosité supérieure à celle de la première zone partielle, - dans l'étape a), la zone poreuse est formée par un procédé de gravure électrochimique dans un électrolyte contenant HF (acide fluorhydrique) par développement d'un courant, - entre les étapes a) et b) on oxyde partiellement ou totalement la zone poreuse, - dans l'étape b), on développe la couche cristalline par le procédé MOCVD (Procédé de Dépôt à la Vapeur d'un Composé Métal Organi- que).
De préférence, la couche cristalline est un composant binaire semiconducteur ayant un élément du groupe III et de l'azote (groupe IIInitrure) notamment en GaN, BN, A1N ou InN, ou encore d'un nitrure mixte de ces composants.
Le procédé selon l'invention pour former une couche cristalline à partir d'un composant semi-conducteur sur un substrat de sili- cium, par un développement épitaxial d'une couche de très grande qualité sur un substrat de silicium économique, remédie ainsi aux inconvénients de l'état de la technique, et permet de supprimer les couches tampon. En particulier, on développe ainsi une technique de fabrication en grand de composants semi-conducteurs cristallins notamment GaN sur des substrats de grande surface. Les applications des couches cristallines fabriquées selon le procédé de l'invention sur un substrat étendu permettent avantageusement d'autres opérations dans des conditions adaptées de manière optimale.
Enfin, après l'étape b), on dissout la couche cristalline du substrat et on la transfère à un second substrat permettant un autre traitement.
Avantageusement, le second substrat est un substrat recouvert d'une couche d'oxyde.
Dessins La présente invention sera décrite ci-après de manière plus détaillée à l'aide d'exemples de réalisation de l'invention représentés dans les dessins annexés dans lesquels: - la figure 1 montre un premier exemple de réalisation du substrat de silicium avec une zone poreuse, - la figure 2 montre un substrat de silicium avec une zone poreuse sur laquelle a été déposée une couche cristalline, et - la figure 3 montre un second exemple de réalisation du substrat de silicium avec une zone poreuse formée de deux zones partielles de porosité différente.
Description des modes de réalisation de l'invention Pour éviter les problèmes de qualité connus selon l'état de la technique et qui résultent du dépôt épitaxial de couche cristalline sur un substrat de silicium et proviennent des défauts d'adaptation de réseau, l'invention propose d'utiliser comme substrat pour le dépôt, du silicium poreux. Le procédé selon l'invention pour former une couche cristalline à partir d'un composant semi-conducteur sur un substrat Si par dépôt épitaxial comprend ainsi les deux étapes présentées ci-dessus.
Ainsi, dans l'étape a), on utilise un substrat de silicium ayant au moins au niveau de l'une de ses surfaces, une zone poreuse adjacente. Cette zone poreuse existe ou sera réalisée. Ensuite, et comme indiqué, dans l'étape b), on développe la couche cristalline sur cette zone poreuse du substrat Si. La couche cristalline de ces exemples de réalisation est du nitrure GaN mais en principe il peut s'agir de n'importe quel composant des nitrures du groupe III tels que BN, A1N ou InN ou encore un autre composant semi-conducteur. On peut également envisager un mélange de ces éléments tels que par exemple du nitrure XY, composant dans lequel X et Y sont des éléments choisis dans le groupe Ga, B, Al ou In.
La figure 1 montre un premier exemple de réalisation du substrat monocristallin de silicium Si, S ayant une zone poreuse 1. La zone poreuse 1 est adjacente à la surface du substrat Si, S de sorte qu'un dépôt ultérieur comme celui présenté à la figure 2 est une couche cristal- line 2 en GaN que l'on peut faire directement sur la zone poreuse 1.
La zone poreuse monocristalline 1 du substrat Si, S pré-sente des caractéristiques combinées avantageuses: d'une part la structure monocristalline donne au substrat Si, S de bonnes conditions de développement pour la couche épitaxiale suivante, d'autre part, la structure poreuse de la zone 1 dans le substrat Si, S réduit de manière significative les défauts d'adaptation de réseau et permet d'absorber et d'atténuer la tension induite d'origine thermique résultant de la phase de refroidissement.
Les décalages d'adaptation sont ainsi fortement réduits et permettent d'obtenir des cristaux de très grande qualité.
De plus, la zone poreuse 1 permet un bon découplage thermique et électrique de la matière de la couche et de celle du substrat, ce qui est important pour de nombreuses applications. En particulier, dans le cas de composants HF, comportant des transistors rapides travaillant à des fréquences supérieures à 8 GHz, il est important d'avoir un bon découplage électrique car cette caractéristique détermine la puissance. La zone poreuse 1 peut alors être plus épaisse et atteindre par exemple jusqu'à 100 m pour amplifier l'effet du découplage électrique du substrat.
De manière préférentielle, le substrat Si, S a une orientation cristallographique (100) ou (111). Les deux substrats S sont disponibles en quantité suffisante et économique dans le commerce. En particulier, le substrat Si d'orientation cristallographique (111), S, permet grâce à sa symétrie à trois chiffres d'assurer les conditions de développement particulièrement bonnes en surface. Même des substrats Si, S de grande sur-face tels que des substrats de 20, 25 ou 40 cm peuvent être utilisés grâce au procédé de l'invention. Il est en outre proposé d'utiliser un substrat Si, S à dopage n (n+) à dopage p dopage (p+) notamment un substrat Si, S fortement dopé avec une résistance spécifique p < 0,1 n cm. Dans le cas du silicium nanoporeux, le dopage requis du substrat peut néanmoins correspondre à p > 1 n cm. Dans le cas du substrat à dopage Si-p, il n'y a pratiquement aucune limite au dopage. En principe la nature et l'intensité du dopage dans la formation des zones poreuses permettent de régler de manière précise la morphologie de la porosité. Il est important que pour tous les types de substrat tels que décrits, l'orientation cristallographique d'origine reste conservée en surface et permette ainsi une croissance épitaxiale d'une couche monocristalline de nitrure GaN. Ces substrats Si, S présentent également une grande stabilité mécanique et à cause d'une épaisseur importante, ( 10 m) ces couches permettent d'absorber de façon importante des défauts d'adaptation thermique et les contraintes liées au procédé de croissance.
Le silicium poreux et son procédé de fabrication sont con- nus en soi dans la littérature. C'est ainsi que l'on a par exemple des exposés relatifs au silicium poreux dans les documents suivants Porous silicon: a novel material for microsystems (Lang et al., Sens. Act. A 51 (1995), 31-36) ou Porous silicon formation mechanisme (Smith et. Al., J. Appl. Phys. 71 (8) 1992, R1-R22) on trouvera également une application du silicium poreux dans un composant semi-conducteur dans le docu- ment DE- 101 36 164 Al.
De manière préférentielle, dans l'étape a), on forme la zone poreuse 1 par un procédé de gravure électrochimique dans un électrolyte contenant HF (acide fluorhydrique) sous l'action d'un courant électrique.
Les temps de procédé nécessaires à cet effet sont de manière caractéristique inférieurs à 30 minutes et le coût du procédé reste très faible car il suffit pour sa mise en oeuvre d'utiliser une solution d'acide fluorhydrique et le cas échéant comme additif un surfaçant pour réduire la tension de surface et du courant électrique.
La figure 3 montre un second exemple de réalisation du substrat de silicium S que l'on obtient par exemple avec un substrat Si, S à fort dopage n par un réglage approprié des paramètres du procédé au cours de la gravure électrochimique. La zone poreuse 1 se compose d'une première zone partielle la adjacente à la surface du substrat Si, S et d'une seconde zone partielle lb adjacente à la première zone partielle la; la seconde zone partielle lb a une plus forte porosité que la première zone partielle la. La première zone partielle la est une zone très faiblement po- reuse qui comprend par exemple les 500 nm supérieurs du substrat de silicium Si, S. Puis, on a la seconde couche partielle lb, adjacente formée d'un silicium à porosité de réseau jusqu'à une porosité macro avec un diamètre de pores supérieur à 20 nm. Ce résultat peut s'expliquer dans les zones partielles la, lb par le procédé de claquage: à quelques endroits, l'intensité du champ électrique est suffisante pour générer les électrons de défaut nécessaires au procédé de gravure électrochimique. A ces endroits on aura une dissolution locale de Si. Après un certain temps qui correspond à une profondeur de gravure de quelques 10 jusqu'à 100 nm, la porosité augmente de manière significative car les lignes de champ électrique se focalisent sur les pointes des pores et facilitent ainsi la formation des électrons de défaut. L'avantage de cette réalisation de la zone poreuse 1 vient de ce que d'une part la première zone partielle la à porosité relativement faible assure de bonnes conditions de croissance alors que la seconde zone partielle lb absorbe dans une plage étendue, les tensions résultant du procédé de croissance du nitrure GaN.
Dans le cas d'un substrat Si, S à fort dopage p, le procédé de gravure électrochimique se traduit par la formation d'une zone à porosité (meso-) 1 ayant un diamètre de pores compris entre 5 et 20 nm. La porosité se contrôle de manière exacte par l'intensité réglée du courant électrique. Cela permet de choisir une porosité moindre dans la zone proche de la surface.
Selon le procédé de l'invention, après avoir réalisé une zone 1, poreuse sur le substrat Si, S, on dépose sur cette zone du nitrure GaN par dépôt épitaxial. La croissance de la couche cristalline 2 en GaN peut se faire selon l'étape b) par le procédé MOCVD. Les températures élevées, nécessaires pour l'application du procédé MOCVD peuvent se traduire par des réarrangements thermiques dans la zone poreuse 1. Ces réarrangements thermiques peuvent être évités ou contrôlés d'une manière simple par une oxydation dirigée de la zone poreuse 1 avant la croissance épi- taxiale. Pour cela, il suffit de quelques couches simples d'oxyde. L'oxydation partielle ou complète de la zone poreuse 1 est exécutée entre les étapes a) et b).
Une variante du procédé décrit dans le paragraphe ci-dessus consiste à ne pas éviter le réarrangement thermique dans la zone poreuse 1 mais d'utiliser celui-ci de manière précise. En effet, le transfert améliore le découplage mécanique de la zone poreuse 1 vers la zone non poreuse du substrat Si, S, en parallèle dans le temps tout en améliorant la croissance du nitrure GaN. En conséquence, cela minimise d'autant la densité de transfert. Le fait que le réarrangement thermique se produise dans une échelle de temps significativement plus longue que le dépôt stratifié proprement dit se répercute de manière avantageuse.
Pour le reste, le réarrangement thermique peut également être intéressant pour un procédé de copie par réarrangement ultérieur. Dans un procédé de copie par réarrangement, la couche cristalline 2 de nitrure GaN résultant de l'étape b) se détache du substrat Si, S pour être transférée à un second substrat pratique pour d'autres opérations. Le ré- arrangement thermique dans la zone poreuse 1 est facilité par la séparation de la couche GaN par rapport au substrat Si 1 si bien que la couche GaN peut être appliquée sans dommage sur le second substrat. La zone poreuse 1 est utilisée comme zone de rupture de consigne. En utilisant la couche cristalline 2 en GaN sur le second substrat par la technique de transfert de couche, on développe considérablement les possibilités d'application.
L'application de la couche GaN sur le second substrat se fait de préférence par une technique de liaison à une température plus faible. De tels procédés de liaison peuvent se faire soit à l'aide de couches adhésives formées de verres minces ou de polymères minces comme mi-lieux de liaison ou encore par un procédé de liaison directe sans interposition d'une couche adhésive.
Comme second substrat, on utilise avantageusement un substrat Si muni d'une couche d'oxyde de façon à développer l'application de la couche GaN sur le second substrat et obtenir une structure GaN-sur isolant (GaN-OI). Cette structure possède des caractéristiques électriques particulièrement avantageuses et peut par exemple servir à la fabrication de transistors de puissance rapides.
Pour tous les composants, il est en outre possible de faire une intégration mixte en électronique à base de Si et en micromécanique à base de Si. La micromécanique peut se placer soit au dos du substrat soit en enlevant partiellement la couche GaN, également sur la face avant du substrat. Dans le cas de capteurs pour un environnement brutal évoqué cidessus, les éléments de capteurs peuvent être intégrés directement aux éléments fonctionnels Si dans un même système.
D'autres d'exemples qui résultent du procédé de l'invention avec la technique de transfert de couche sont les diodes LED en couche mince ayant un couplage optique amélioré de manière significative par rapport aux diodes LED classiques que l'on fabrique en détachant la couche GaN du substrat Si, S à la fin de l'étape b). En appliquant de tels films minces sur un puits de chaleur approprié, on peut faire fonctionner le composant avec des courants électriques beaucoup plus importants. io lo

Claims (10)

REVENDICATIONS
1 ) Procédé pour former une couche cristalline (2) d'un composant semi-conducteur sur un substrat Si (S) par dépôt épitaxial, caractérisé en ce qu' a) on développe un substrat Si (S) avec au moins une zone poreuse (1) adjacente à la surface du substrat Si (S), et b) on développe la couche cristalline (2) sur la zone poreuse (1) du substrat Si (S).
2 ) Procédé selon la revendication 1, caractérisé en ce que la couche cristalline (2) est un composant binaire semi-conducteur ayant un élément du groupe III et de l'azote (groupe III-nitrure) notamment en GaN, BN, A1N ou InN, ou encore d'un nitrure mixte de ces composants.
3 ) Procédé selon la revendication 1, caractérisé en ce que dans l'étape a), lorsqu'on développe un substrat Si (S) avec une zone poreuse (1), on utilise un substrat Si (S) de coordonnées cristallographi- ques(100) ou (111).
4 ) Procédé selon la revendication 1, caractérisé en ce que dans l'étape a), lorsqu'on développe un substrat Si (S) avec une zone po-reuse (1), on utilise un substrat Si (S) à dopage (n+) ou à dopage (p+) notamment avec une résistance spécifique p < 0,1 n cm.
5 ) Procédé selon la revendication 1, caractérisé en ce que dans l'étape a), la zone poreuse (1) est formée d'une première zone partielle (la) adjacente à la surface du substrat Si (S) et d'une seconde zone partielle (lb) adjacente à la première zone partielle (la), la seconde zone partielle (lb) ayant une porosité supérieure à celle de la première zone partielle (la).
6 ) Procédé selon la revendication 1, caractérisé en ce que dans l'étape a), la zone poreuse (1) est formée par un procédé de gravure électrochimique dans un électrolyte contenant HF (acide fluorhydrique) par développement d'un courant.
7 ) Procédé selon la revendication 1, caractérisé en ce qu' entre les étapes a) et b) on oxyde partiellement ou totalement la zone poreuse (1).
8 ) Procédé selon la revendication 1, caractérisé en ce que dans l'étape b), on développe la couche cristalline (2) par le procédé MOCVD (Procédé de Dépôt à la Vapeur d'un Composé Métal Organique).
9 ) Application d'une couche cristalline (2) formée selon le procédé de l'une quelconque des revendications 1 à 8 sur un second substrat, caractérisée en ce qu' après l'étape b), on dissout la couche cristalline (2) du substrat (S) et on la transfère à un second substrat permettant un autre traitement.
10 ) Application de la couche cristalline (2) selon la revendication 9, caractérisée en ce que le second substrat est un substrat Si recouvert d'une couche d'oxyde.
FR0553768A 2004-12-10 2005-12-08 Procede de formation d'une couche cristalline sur un substrat de silicium Withdrawn FR2879346A1 (fr)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE200410059651 DE102004059651A1 (de) 2004-12-10 2004-12-10 Verfahren zur Bildung einer kristallinen Schicht auf einem Silizium-Substrat

Publications (1)

Publication Number Publication Date
FR2879346A1 true FR2879346A1 (fr) 2006-06-16

Family

ID=36498675

Family Applications (1)

Application Number Title Priority Date Filing Date
FR0553768A Withdrawn FR2879346A1 (fr) 2004-12-10 2005-12-08 Procede de formation d'une couche cristalline sur un substrat de silicium

Country Status (3)

Country Link
DE (1) DE102004059651A1 (fr)
FR (1) FR2879346A1 (fr)
IT (1) ITMI20052309A1 (fr)

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100304161B1 (ko) * 1996-12-18 2001-11-30 미다라이 후지오 반도체부재의제조방법
US6344375B1 (en) * 1998-07-28 2002-02-05 Matsushita Electric Industrial Co., Ltd Substrate containing compound semiconductor, method for manufacturing the same and semiconductor device using the same

Also Published As

Publication number Publication date
ITMI20052309A1 (it) 2006-06-11
DE102004059651A1 (de) 2006-06-14

Similar Documents

Publication Publication Date Title
EP1290721B1 (fr) Procede de preparation d&#39;une couche de nitrure de gallium
JP5312797B2 (ja) オプトエレクトロニクス用基板の作製方法
FR2896090A1 (fr) DISPOSITIF SEMI-CONDUCTEUR GaN ET PROCEDE UTILISANT DU GaN SUR UNE FINE COUCHE DE SAPHIR DEPOSEE SUR UN SUBSTRAT DE CARBURE DE SILICIUM POLYCRISTALLIN
JP5393158B2 (ja) 窒化物半導体素子ならびにその製法
FR2871172A1 (fr) Support d&#39;epitaxie hybride et son procede de fabrication
FR2860248A1 (fr) Procede de realisation de substrats autosupportes de nitrures d&#39;elements iii par hetero-epitaxie sur une couche sacrificielle
FR2898606A1 (fr) Film monocristallin semi-conducteur a base de nitrure
JP2008504715A (ja) 窒化ガリウム材料及び方法
JP2009527913A5 (fr)
FR2774214A1 (fr) PROCEDE DE REALISATION D&#39;UNE STRUCTURE DE TYPE SEMI-CONDUCTEUR SUR ISOLANT ET EN PARTICULIER SiCOI
JP2007106665A (ja) 格子パラメータを変化させる元素を含有する窒化ガリウムデバイス基板
FR2840731A1 (fr) Procede de fabrication d&#39;un substrat comportant une couche utile en materiau semi-conducteur monocristallin de proprietes ameliorees
TW200534382A (en) A novel technique to grow high quality SnSe epitaxy layer on Si substrate
FR2929445A1 (fr) Procede de fabrication d&#39;une couche de nitrure de gallium ou de nitrure de gallium et d&#39;aluminium
FR2931293A1 (fr) Procede de fabrication d&#39;une heterostructure support d&#39;epitaxie et heterostructure correspondante
EP3248213A1 (fr) Fabrication d&#39;un support semi-conducteur à base de nitrures d&#39;éléments iii
WO2005004212A1 (fr) Procede de croissance de couches epitaxiales semi-conductrices de nitrure
FR3044464A1 (fr) Procede permettant d&#39;obtenir sur un substrat cristallin une couche semi-polaire de nitrure
EP2337076A1 (fr) Dispositif microélectronique, en particulier capteur d&#39;image à illumination par la face arrière et procédé de fabrication.
FR2943174A1 (fr) Adaptation du parametre de maille d&#39;une couche de materiau contraint
KR100959290B1 (ko) 질화물 반도체 및 그 제조 방법
FR2905799A1 (fr) Realisation d&#39;un substrat en gan
FR2888398A1 (fr) Couche de silicium tres sensible a l&#39;oxygene et procede d&#39;obtention de cette couche
FR2879346A1 (fr) Procede de formation d&#39;une couche cristalline sur un substrat de silicium
FR3031833A1 (fr) Procede de fabrication d&#39;une structure semi-conductrice a base de nitrures d&#39;elements iii passivee et une telle structure

Legal Events

Date Code Title Description
ST Notification of lapse

Effective date: 20070831