FR2835618A1 - Procede pour la programmation et/ou le test de fonctionnement d'un circuit electronique, et dispositif associe - Google Patents
Procede pour la programmation et/ou le test de fonctionnement d'un circuit electronique, et dispositif associe Download PDFInfo
- Publication number
- FR2835618A1 FR2835618A1 FR0301112A FR0301112A FR2835618A1 FR 2835618 A1 FR2835618 A1 FR 2835618A1 FR 0301112 A FR0301112 A FR 0301112A FR 0301112 A FR0301112 A FR 0301112A FR 2835618 A1 FR2835618 A1 FR 2835618A1
- Authority
- FR
- France
- Prior art keywords
- address
- test
- electronic circuit
- programming
- electronic circuits
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
- G06F11/26—Functional testing
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2801—Testing of printed circuits, backplanes, motherboards, hybrid circuits or carriers for multichip packages [MCP]
- G01R31/281—Specific types of tests or tests for a specific type of fault, e.g. thermal mapping, shorts testing
- G01R31/2815—Functional tests, e.g. boundary scans, using the normal I/O contacts
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Quality & Reliability (AREA)
- Tests Of Electronic Circuits (AREA)
- Testing Of Short-Circuits, Discontinuities, Leakage, Or Incorrect Line Connections (AREA)
Abstract
On propose un procédé pour réaliser la programmation et/ ou un test de fonctionnement d'un circuit électronique 1, 6, 9, 20, ainsi qu'un dispositif correspondant, qui sert à programmer et à tester de manière efficace des circuits électroniques regroupés sur une plaquette, avant leur séparation. A cet effet, on dispose sur la plaquette un bus 13 qui permet de tester de manière séquentielle les circuits électroniques individuels. Grâce à un codage matériel (par hardware), on affecte à chaque circuit électronique, une adresse pour le bus. L'adresse est désactivée après achèvement du procédé réalisant la programmation et/ ou le test de fonctionnement.
Description
283561 8
L' invention concerne un procédé pour réaliser la programmation et/ou un test de fonctionnement d'un circuit électronique, ainsi qu'un dispositif pour la
s mise en _uvre de ce procédé.
Le but de l' invention consiste à indiquer un procédé et un dispositif permettant de réaliser la programmation et/ou un test de fonctionnement de circuits électroniques, d'une manière plus rapide en permettant de réduire ainsi les temps de cycle lors de la production. Conformément à l' invention, ce but est atteint grâce à 1S un procédé qui est caractérisé en ce que plusieurs circuits électroniques sont reliés électriquement, en ce que l'on affecte à chaque circuit électronique une adresse respective, en ce qu'après amenée d'énergie électrique aux circuits électroniques, chaque circuit électronique est appelé, conformément à son adresse, par un appareil raccordé pour réaliser la programmation et/ou le test de fonctionnement, et en ce qu'après achèvement de la programmation et/ou du test de fonctionnement, l'adresse respective correspondant au 2s circuit électronique considéré, est désactivée. Par ailleurs, selon l' invention, le dispositif pour la mise en _uvre de ce procédé est caractérisé en ce que plusieurs circuits électroniques sont reliés électriquement les uns aux autres, et la liaison électrique permet le raccordement d'un appareil pour réal i ser la programmation et /ou un test de fonctionnement des circuits électroniques, chaque circuit électronique présentant une adresse respective
pour la communication avec l'appareil.
Le procédé conforme à l' invention pour réaliser la programmation et/ou un test de fonctionnement d'un circuit électronique, ainsi que le dispositif correspondant pour la mise en _uvre de ce procédé présentent l'avantage suivant, à savoir que l'on met en _uvre pour la fabrication de circuits électroniques, le test sur flan ou disque en permettant ainsi de réduire le temps de cycle lors de la production. Le flan ou disque désigne en général une grande plaquette qui comporte plusieurs circuits électroniques de même type, qui sont séparés après la programmation et le test de fonctionnement. Grâce au procédé conforme à l' invention et au dispositif conforme à l' invention correspondant, il est possible que des circuits électroniques ainsi reliés puissent, en leur affectant une adresse, être programmés successivement, et puissent être testés quant à leur fonctionnement. Pour finir, on désactive l'adresse du circuit électronique considéré, puisqu'elle n'est plus nécessaire pour la suite du fonctionnement du circuit électronique. En ce qui concerne les circuits électroniques, il s'agit ici notamment d'appareils de commande, mais il est également possible de mettre en _uvre des circuits électroniques programmables, qui renferment par exemple des microprocesseurs. La programmation s'effectue par un appareil raccordé, qui assure alors également le test ou contrôle de fonctionnement. La liaison électrique entre les circuits électroniques permet le raccordement de cet appareil. La liaison électrique peut de préférence être réalisée sous forme de bus. Mais il est également possible que des lignes individuelles conduisent aux circuits
électroniques individuels du flan ou disque.
Des mesures et des développements, qui vont être évoqués dans la suite, rendent possible des améliorations avantageuses du procédé indiqué pour réaliser la programmation et/ou un test de fonctionnement d'un
3 2835618
circuit électronique, ainsi que du dispositif
correspondant pour la mise en _uvre du procédé.
I1 s'avère particulièrement avantageux que, comme on l'a s évoqué plus haut, les circuits électroniques soient disposés en commun sur une plaquette électronique, la liaison électrique entre les circuits électroniques et pour le raccordement de l'appareil de test ou de contrôle étant réalisée au moyen d'un simple bus. On utilise à cet effet, de préférence, un bus parallèle. I1 est alors possible d'appeler de manière séquentielle, en fonction de l'adresse, les circuits électroniques
individuels du flan.
1S Par ailleurs, il s'avère avantageux que l'adresse du circuit électronique respectivement considéré, soit obtenue grâce à un codage matériel (par hardware) approprié du circuit électronique. Ce codage matériel est placé au niveau du circuit électronique et est ici de préférence défini par un codage à réaistances, ou respectivement par des parties du circuit de test ou de contrôle. A la place du codage à résistances, il est
également possible d'envisager des pontets de court-
circuit sur le bord du flan ou des codes binaires. Dans le cas des codes binaires, il est notamment possible que certains signaux individuels sur le bord du flan soient
à la masse et d'autres à la tension d'alimentation.
De plus, il s'avère avantageux que dans le cas d'une détermination erronée d'adresse, détermination qui n'a pu être effectuée par exemple en raison d'un défaut matériel de hardware, le circuit électronique s'affecte
une adresse qui l'empêche dêtre appelé par l'appareil.
Cela permet d'empêcher qu'un circuit défectueux bloque
le bus de communication et retarde la production.
4 2835618
La désactivation de l'adresse peut avantageusement être effectuée, après achèvement du procédé, par l'utilisation d'un mot de passe qui est inscrit par l'appareil et qui est contrôlé par les circuits électroniques individuels. Finalement, selon une caractéristique du dispositif selon l'invention, les circuits électroniques sont
regroupés sur une plaquette commune en formant un flan.
Par ailleurs, l'adresse peut être déterminée par un codage à résistances, et la liaison électrique peut être réalisée par un bus. Les circuits électroniques avec le bus sont reliés avec au moins une ligne d'alimentation en énergie. Il s'avère donc également avantageux que les circuits électroniques, en-dehors de la liaison de transmission de donnces par l'intermédiaire du bus, qui en variante peut également être utilisé en supplément pour l'alimentation en énergie, soient reliés à au moins
une ligne d'alimentation en énergie.
- Des exemples de réalisation de l' invention vont étre
explicités plus en détail dans la description qui va
suivre, et sont représentés sur les dessins annexés, qui montrent: Fig. l un schéma fonctionnel de principe du dispositif selon l' invention, et Fig. 2 un organigramme du déroulement du procédé
conforme à l'invention.
En raison de l'utilisation croissante de composants de commande, il est nécessaire de développer des méthodes efficientes de production et de mise en service. Selon l' invention, on propose un procédé pour réaliser la programmation et/ou un test de fonctionnement d'un circuit électronique, donc par exemple d'un composant de s 2835618 commande, qui soit en mesure d'être mis en _uvre sur un flan, c'est à dire lorsque plusieurs circuits
électroniques se trouvent sur une plaquette commune.
Cela est réalisé à l'aide d'un bus qui n'est disposé qu'à cet effet sur la plaquette. A la place d'un bus, il est également possible que des lignes ou conducteurs individuels conduisent aux différents circuits électroniques, en permettant alors également le
raccordement d'un appareil de test ou de contrôle.
Un tel flan de circuit imprimé est donc équipé de plusieurs composants de commande. Ceux-ci sont alimentés électriquement par l'intermédiaire du bord du flan, par exemple par l'intermédiaire d'une ligne ou d'un conducteur d'alimentation et d'une ligne ou d'un conducteur de masse, et sont reliés par l'intermédiaire d'un bus du type à ligne K à un calculateur de test ou de contrôle, c'est à dire l'appareil de test ou de contrôle. Pour le contrôle et le test sur le flan, il est indispensable que chaque composant de commande possède un adresse de ligne K incontestable. Pour qu'il soit possible d' affecter à chaque composant de commande sa propre adresse, chaque composant de commande présente une portion de mise en circuit de test ou de contrôle individuelle, sur le plan matériel ou du hardware, sur le bord du flan, à l'aide de laquelle il peut déterminer son adresse. Cette portion de mise en circuit de test peut ensuite, lors de la séparation des composants de
commande de la plaquette, être séparée avec les déchets.
La détermination d'adresse démarre aussitôt après la mise en marche des composants de commande, qui est obtenue par l'amenée d'énergie électrique par
l'intermédiaire de la ligne d'alimentation.
3s La portion de mise en circuit de test pour la détermination des adresses se trouve sur le bord du flan et est constituée de deux résistances par composant de commande. Après la mise en marche du composant de commande, le composant de commande vérifie à quelles entrées se trouvent des résistances de test dans le s domaine de résistance attendu. Au regard de la position des réaistances de test trouvées, chaque composant de commande détermine son adresse. Pour définir l'adresse, il est nécessaire de s' assurer que seules sont présentes exactement deux résistances et que l' on est en présence
d'une combinaison valable des positions des résistances.
Si la détermination de l'adresse ne peut se faire sans équivoque, par exemple en raison d'une erreur de hardware, le composant de commande s'affecte l'adresse 00. I1 ne sera ainsi plus appelé lors des tests et contrôles ultérieurs et ne peut perturber le bus à ligne K. En supplément, dans la ligne d'alimentation de chaque composant de commande est intégrée une sécurité qui S' oppose à ce quun court-circuit d'un composant de commande individuel empêche le test de l'ensemble du flan. L'adressage du flan peut être arrêté ou désactivé par l' inscription d'un mot de passe dans une mémoire. En guise de mémoire on utilise ici une mémoire morte effaçable par voie électronique (EEPROM). Cela s'effectue en tant que dernière étape de test avant la séparation du flan en éléments individuels. Si l'on utilise un bus, les circuits électroniques raccordés présentent un système de gestion de bus, pour pouvoir communiquer par l'intermédiaire du bus, c'est à dire qu'ils comportent des moyens d'émission et de réception, à savoir des composants d'émission et de réception. Les composants de commande présentent également dans le cas de lignes ou conducteurs individuels, des composants d'émission et de réception, pour pouvoir communiquer par l'intermédiaires des lignes. L'appareil de test ou de contrôle comporte également de tels moyens de communication. La figure 1 montre le dispositif conforme à l' invention, sous forme de schéma fonctionnel de principe. Est représenté un flan sur lequel se trouvent les composants de commande 1, 6, 9 et 20. Le composant de commande 1 présente deux résistances 2 et 3 qui lui sont raccordées, le composant de commande 20 deux résistances 4 et 5, le composant de commande 6 deux résistances 7 et 8, et le composant de commande 9 deux résistances 10 et 11. Ces résistances déterminent respectivement l'adresse des composants de commande individuels. Par l'intermédiaire d'un bus 13, qui ici se présente sous la forme d'un bus parallèle, les composants de commande sont reliés, en tant que participants au bus, à un appareil 12 fonctionnant en tant que calculateur de test et de contrôle. En supplément, les composants de commande 1, 6, 9 et 20 sont reliés à une source d'énergie 14 par l'intermédiaire d'une ligne ou d'un conducteur d'alimentation en énergie 15. Il est possible que les composants de commande 1, 6, 9 et 20 soient alimentés en énergie également par l'intermédiaire du bus 13, de sorte que l'on met alors en _uvre une
transmission par ligne de puissance.
La figure 2 montre le procédé conforme à l' invention, sous forme d'organigramme. Dans l'étape de procédé 16, on réalise l'amense d'énergie électrique aux composants de commande 1, 6, 9 et 20 en provenance de la source d'énergie 14, par l'intermédiaire de la ligne ou du conducteur 15. Comme on l'a déjà évoqué plus haut, il est possible, en variante, que l'alimentation en énergie des composants de commande 1, 6, 9 et 20 se fasse par l'intermédiaire du bus 13. Dans ce cas le calculateur de test ou de contrôle 12 travaille en tant que maître. En variante, il est également possible d'utiliser un système multi-maîtres, tel que cela est connu par le bus CAN. Dans le cas d'un système maître-esclave comme il est ici utilisé, les composants de commande individuels s 1, 6, 9 et 20 sont suLordonnés en tant qu'esclaves au calculateur de test ou de contrôle 12. Après amenée de l'énergie électrique, chacun des composants 1, 6, 9 et détermine son adresse à l'aide des résistances raccordées. Si cette détermination d'adresse se fait avec succès, les valeurs de résistance constatées se situant donc dans le domaine attendu, alors on passe à l'étape de procédé 21. Si toutefois dans l'étape de procédé 18 on a constaté que cette adresse n'a pas pu être déterminée correctement, le composant de commande considéré s'attribue, dans l'étape de procédé 19, l'adresse 00 qui fait que ce composant de commande n'est pas appelé par le calculateur de test ou de contrôle 12
lors de la programmation et du test de fonctionnement.
Dans l'étape de procédé 21 s'effectue alors, par le calculateur de test 12, l'appel séquentiel, en fonction de l'adresse, des différents composants de commande individuels. A cette occasion est effectuée la programmation des composants de commande individuels, 2s dans leur mémoire. Initialement, tous les appareils de commande 1, 6, 9 et 20 avaient le même état de mémoire et aucun paramètre n'était programmé. Après que l'adressage ait été effectué par les composants de commande individuels, un symbole ou signal de commande est appliqué au bus par le calculateur de test 12, de sorte que seul le composant de commande, qui correspond à ce signal de commande de par son adresse, réagit à ce signal. Si le composant de commande considéré est activé, alors dans l'étape de procédé 22, on établit la communication par l'intermédiaire d'un système normal de diagnostic de coussin gonflable de sécurité (airLag)
283561 8
d'atelier, et un jeu de paramètres est programmé dans le composant de commande. A la fin de la programmation, est envoyé un autre signal de commande qui est identique pour tous les composants, de manière à terminer la communication en achevant également le mode de diagnostique d'atelier. Ensuite, on émet un autre signal de commande qui active le composant de commande considéré, et le même processus est répété jusqu'à ce que l' ensemble du flan ait été traité. Après la programmation, on peut poursuivre avec le test de fonctionnement, pour finalement, au cours de l'étape de
procédé 23 achever le procédé et désactiver l'adresse.
La désactivation se fait par inscription dans la mémoire d'un mot de passe, selon lequel s'effectue ensuite la séparation du flan en composants individuels. Selon un développement, il peut être prévu d'insérer dans la ligne d'alimentation de chaque circuit électronique, une séaurité qui empêche qu'un court-circuit d'un seul circuit électronique entrave le test de l' ensemble du
flan.
283561 8
Claims (10)
1. Procédé pour réaliser la programmation et/ou un test de fonctionnement d'un circuit électronique (1, 6, 9, ), caractérisé en ce que plusieurs circuits électroniques (1, 6, 9, 20) sont reliés électriquement, en ce que l'on affecte à chaque circuit électronique (1, 6, 9, 20) une adresse respective, en ce qu'après amenée d'énergie électrique aux circuits électroniques (1, 6, 9, 20), chaque circuit électronique est appelé, conformément à son adresse, par un appareil (12) raccordé pour réaliser la programmation et/ou le test de fonctionnement, et en ce qu'après achèvement de la programmation et/ou du test de fonctionnement, l'adresse respective correspondant au
circuit électronique considéré, est désactivée.
2. Procédé selon la revendication 1, caractérisé en ce que les circuits électroniques (1, 6, 9, 20) sont disposés sur une plaquette commune, la liaison
électrique étant obtenue au moyen d'un bus (13).
3. Procédé selon la revendication 1 ou 2, caractérisé en ce que l'adresse est obtenue grâce à un codage matériel
(par hardware) du circuit électronique (1, 6, 9, 20).
4. Procédé selon la revendication 3, caractérisé en ce que dans le cas d'une détermination erronée d'adresse, le circuit électronique (1, 6, 9, 20) s'affecte une
adresse qui l'empêche d'être appelé par l'appareil (12).
5. Procédé selon la revendication 1, caractérisé en ce que la désactivation de l'adresse est effectuée par
l'utilisation d'un mot de passe.
1 1 2835618
6. Dispositif pour la mise en _uvre du procédé selon
l'une des revendications 1 à 5, caractérisé en ce que
plusieurs circuits électroniques (1, 6, 9, 20) sont reliés électriquement les uns aux autres, et la liaison S électrique permet le raccordement d'un appareil (12) pour réaliser la programmation et/ou un test de fonctionnement des circuits électroniques, chaque circuit électronique présentant une adresse respective
pour la communication avec l'appareil (12).
7. Dispositif selon la revendication 6, caractérisé en ce que les circuits électroniques (1, 6, 9, 20) sont
regroupés sur une plaquette commune en formant un flan.
8. Dispositif selon la revendication 6 ou 7, caractérisé en ce que l'adresse est déterminée par un codage à
résistances (2, 3).
9. Dispositif selon l'une des revendications 6, 7 ou 8,
caractérisé en ce que la liaison électrique est réalisoe
par un bus (13).
10. Dispositif selon la revendication 9, caractérisé en ce que les circuits électroniques (1, 6, 9, 20) avec le bus (13) sont reliés avec au moins une ligne
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE10204125A DE10204125A1 (de) | 2002-02-01 | 2002-02-01 | Verfahren zur Programmierung und/oder Funktionsprüfung von einer elektronischen Schaltung |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| FR2835618A1 true FR2835618A1 (fr) | 2003-08-08 |
| FR2835618B1 FR2835618B1 (fr) | 2006-05-05 |
Family
ID=7713539
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| FR0301112A Expired - Fee Related FR2835618B1 (fr) | 2002-02-01 | 2003-01-31 | Procede pour la programmation et/ou le test de fonctionnement d'un circuit electronique, et dispositif associe |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US7257748B2 (fr) |
| DE (1) | DE10204125A1 (fr) |
| FR (1) | FR2835618B1 (fr) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2014032488A (ja) * | 2012-08-02 | 2014-02-20 | Denso Corp | 制御装置の出荷検査方法 |
| US9164142B2 (en) | 2012-11-07 | 2015-10-20 | International Business Machines Corporation | Testing electronic components on electronic assemblies with large thermal mass |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5173904A (en) * | 1987-06-02 | 1992-12-22 | Texas Instruments Incorporated | Logic circuits systems, and methods having individually testable logic modules |
| US5648661A (en) * | 1992-07-02 | 1997-07-15 | Lsi Logic Corporation | Integrated circuit wafer comprising unsingulated dies, and decoder arrangement for individually testing the dies |
| US6026038A (en) * | 1996-09-23 | 2000-02-15 | Samsung Electronics Co., Ltd. | Wafer burn-in test circuit and method for testing a semiconductor memory |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2988380B2 (ja) * | 1996-06-27 | 1999-12-13 | 日本電気株式会社 | 半導体試験装置およびこの試験装置を用いた試験方法 |
| US6453435B1 (en) * | 1998-12-29 | 2002-09-17 | Fujitsu Network Communications, Inc. | Method and apparatus for automated testing of circuit boards |
| WO2003003033A2 (fr) * | 2001-06-26 | 2003-01-09 | Morgan And Finnegan, L.L.P., Trustee | Procede et dispositif de programmation et de tests de semi-conducteurs |
| US6503765B1 (en) * | 2001-07-31 | 2003-01-07 | Xilinx, Inc. | Testing vias and contacts in integrated circuit fabrication |
-
2002
- 2002-02-01 DE DE10204125A patent/DE10204125A1/de not_active Ceased
-
2003
- 2003-01-31 FR FR0301112A patent/FR2835618B1/fr not_active Expired - Fee Related
- 2003-02-03 US US10/357,658 patent/US7257748B2/en not_active Expired - Fee Related
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5173904A (en) * | 1987-06-02 | 1992-12-22 | Texas Instruments Incorporated | Logic circuits systems, and methods having individually testable logic modules |
| US5648661A (en) * | 1992-07-02 | 1997-07-15 | Lsi Logic Corporation | Integrated circuit wafer comprising unsingulated dies, and decoder arrangement for individually testing the dies |
| US6026038A (en) * | 1996-09-23 | 2000-02-15 | Samsung Electronics Co., Ltd. | Wafer burn-in test circuit and method for testing a semiconductor memory |
Also Published As
| Publication number | Publication date |
|---|---|
| FR2835618B1 (fr) | 2006-05-05 |
| US20030217316A1 (en) | 2003-11-20 |
| DE10204125A1 (de) | 2003-08-07 |
| US7257748B2 (en) | 2007-08-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0699997B1 (fr) | Procédé et dispositif pour l'identification de pannes dans un système complexe | |
| EP0144372B1 (fr) | Dispositif d'entree/sortie connectable par un bus de liaison de donnees et d'adresses a une unite centrale d'un automate programmable | |
| FR2476851A1 (fr) | Procedes et appareils de controle automatique de circuits electriques | |
| FR2630247A1 (fr) | Procede et systeme pour controler ou tester fonctionnellement a grande vitesse et avec une grande precision des memoires se trouvant dans des unites a microprocesseurs | |
| FR2633756A1 (fr) | Carte a circuit integre | |
| CA1214839A (fr) | Procede et dispositif pour le controle de la transmission des informations entre l'unite centrale d'un automate programmable et les circuits d'entree/sortie raccordees aux capteurs et/ou aux actionneurs du processus commande | |
| FR2643478A1 (fr) | Carte a circuit integre | |
| FR2670595A1 (fr) | Carte a circuit integre. | |
| FR2835618A1 (fr) | Procede pour la programmation et/ou le test de fonctionnement d'un circuit electronique, et dispositif associe | |
| FR2618926A1 (fr) | Dispositif a memoire de controle de l'utilisation d'un logiciel, du type cle | |
| EP0635789B1 (fr) | Circuit intégré du type microcontrÔleur à mémoire morte contenant un programme générique, notamment de test, station de test et procédé de fabrication correspondants | |
| EP0550329B1 (fr) | Procédé pour vérifier la conformité à une norme d'une cellule représentative d'un circuit dédié à la gestion d'un protocole de communication, et système pour sa mise en oeuvre | |
| FR2604260A1 (fr) | Testeur de circuits electroniques | |
| FR2759819A1 (fr) | Systeme d'alimentation en courant electrique | |
| EP1402534A1 (fr) | Procede de programmation/reprogrammation parallele de memoire flash embarquee par bus a acces multiples | |
| FR2547084A1 (fr) | Dispositif de controle et verification automatiques des divers ensembles electriques et mecaniques d'une automobile | |
| FR2712701A1 (fr) | Dispositif de tests électriques d'un élément de liaison électrique. | |
| FR2927181A1 (fr) | Procede et dispositif de commande securises pour terminal de maintenance deporte. | |
| FR2641629A1 (fr) | Procede d'adressage automatique de blocs modulaires standards et ensemble pour la mise en oeuvre de ce procede | |
| FR3082960A1 (fr) | Architecture electronique de vehicule automobile avec redondance des reseaux d’alimentation electrique et de communication inter-calculateurs. | |
| EP0549992B1 (fr) | Réseau informatique en anneau et procédure de transmission d'informations dans ce réseau | |
| EP0297964B1 (fr) | Procédé de pilotage d'équipements par l'intermédiaire d'un réseau local, notamment pour l'automatisation d'un atelier | |
| WO1996033460A1 (fr) | Procede et equipement de test automatique en parallele de composants electroniques | |
| FR2945643A1 (fr) | Module d'entrees/sorties pour capteurs et/ou actionneurs echangeant des informations avec deux unites centrales. | |
| FR2812735A1 (fr) | Procede et installation de programmation de l'adresse d'au moins un peripherique |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| ST | Notification of lapse |
Effective date: 20130930 |