FR2643478A1 - Carte a circuit integre - Google Patents
Carte a circuit integre Download PDFInfo
- Publication number
- FR2643478A1 FR2643478A1 FR8908829A FR8908829A FR2643478A1 FR 2643478 A1 FR2643478 A1 FR 2643478A1 FR 8908829 A FR8908829 A FR 8908829A FR 8908829 A FR8908829 A FR 8908829A FR 2643478 A1 FR2643478 A1 FR 2643478A1
- Authority
- FR
- France
- Prior art keywords
- code
- intrinsic
- encrypted code
- written
- card
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G07—CHECKING-DEVICES
- G07F—COIN-FREED OR LIKE APPARATUS
- G07F7/00—Mechanisms actuated by objects other than coins to free or to actuate vending, hiring, coin or paper currency dispensing or refunding apparatus
- G07F7/08—Mechanisms actuated by objects other than coins to free or to actuate vending, hiring, coin or paper currency dispensing or refunding apparatus by coded identity card or credit card or other personal identification means
- G07F7/10—Mechanisms actuated by objects other than coins to free or to actuate vending, hiring, coin or paper currency dispensing or refunding apparatus by coded identity card or credit card or other personal identification means together with a coded signal, e.g. in the form of personal identification information, like personal identification number [PIN] or biometric data
- G07F7/1008—Active credit-cards provided with means to personalise their use, e.g. with PIN-introduction/comparison system
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
- G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
- G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
- G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
- G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
- G06K19/073—Special arrangements for circuits, e.g. for protecting identification code in memory
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
- G06K7/00—Methods or arrangements for sensing record carriers, e.g. for reading patterns
- G06K7/0095—Testing the sensing arrangement, e.g. testing if a magnetic card reader, bar code reader, RFID interrogator or smart card reader functions properly
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06Q—INFORMATION AND COMMUNICATION TECHNOLOGY [ICT] SPECIALLY ADAPTED FOR ADMINISTRATIVE, COMMERCIAL, FINANCIAL, MANAGERIAL OR SUPERVISORY PURPOSES; SYSTEMS OR METHODS SPECIALLY ADAPTED FOR ADMINISTRATIVE, COMMERCIAL, FINANCIAL, MANAGERIAL OR SUPERVISORY PURPOSES, NOT OTHERWISE PROVIDED FOR
- G06Q20/00—Payment architectures, schemes or protocols
- G06Q20/30—Payment architectures, schemes or protocols characterised by the use of specific devices or networks
- G06Q20/34—Payment architectures, schemes or protocols characterised by the use of specific devices or networks using cards, e.g. integrated circuit [IC] cards or magnetic cards
- G06Q20/341—Active cards, i.e. cards including their own processing means, e.g. including an IC or chip
-
- G—PHYSICS
- G07—CHECKING-DEVICES
- G07F—COIN-FREED OR LIKE APPARATUS
- G07F7/00—Mechanisms actuated by objects other than coins to free or to actuate vending, hiring, coin or paper currency dispensing or refunding apparatus
- G07F7/08—Mechanisms actuated by objects other than coins to free or to actuate vending, hiring, coin or paper currency dispensing or refunding apparatus by coded identity card or credit card or other personal identification means
- G07F7/0806—Details of the card
- G07F7/0833—Card having specific functional components
- G07F7/084—Additional components relating to data transfer and storing, e.g. error detection, self-diagnosis
Abstract
L'invention concerne une carte à circuit intégré qui contient un programme d'application utilisé pour l'exécution de diverses fonctions et un programme de test. Selon l'invention, la carte comprend une mémoire vive non volatile 5 où sont inscrits et stockés un code chiffré intrinsèque 51 particulier à chaque carte et un code de confirmation d'écriture; une première mémoire morte 4 où est stocké le programme d'application pour l'exécution de diverses fonctions pour l'utilisation de la carte; une seconde mémoire morte 3a qui contient le programme de test, une routine de branchement pour décider de l'exécution du programme de test ou du programme d'application, une routine de confirmation d'écriture et une première routine d'interclassement de code chiffré; un moyen de commande 1 de l'exécution et du contrôle de chaque programme; un moyen de commande d'entrée/sortie 7 et un moyen 2 pour la transmission des signaux entre les moyens respectifs. L'invention s'applique notamment aux cartes à circuits intégrés où sont stockés un programme d'application et un programme de test.
Description
La présente invention se rapporte à une carte à circuit intégré, et en
particulier à une carte à circuit intégré dans laquelle un programme d'application utilisé pour exécuter diverses fonctions pour l'utilisation de la carte à circuit intégré ainsi qu'un programme de test utilisé pour exécuter les tests (inspections du produit)
sur la carte à circuit intégré sont stockés.
La figure 1 donne un schéma bloc de la configuration d'une carte conventionnelle à circuit intégré. Dans une carte à circuit intégré 10, une mémoire morte 3 du système et une mémoire morte 4 d'application sont connectées à une unité centrale de traitement 1 par un bus 2. La figure 2 est un organigramme qui montre la configuration des programmes respectivement stockés dans la mémoire morte 3 du système qui sert de seconde mémoire morte et la mémoire morte 4 d'application qui sert de première mémoire morte. Comme le montre la figure 2, par exemple, un programme de test 31 qui est utilisé par le fabricant pour accomplir des tests fonctionnels des produits pendant la production des cartes à _ircuit intégrée est stocké dans la mémoire morte 3 du système et un programme d'application 41, qui est en réalité employé par l'utilisateur pour exécuter diverses fonctions, est stocké dans la mémoire morte d'application 4. Dans la mémoire morte 3 du système est également stockée une routine de branchement 32 qui sert à décider du programme à exécuter parmi le programme de test 31 et le programme d'application 41 et qui se branche dans l'un de ces programmes. Sur la figure 1, une mémoire morte électriquement effaçable et programmable 5 dans laquelle est stockée une donnée variable, une mémoire à accès aléatoire 6 dans laquelle est temporairement stockée une donnée et un circuit 7 d'entrée-sortie pour accomplir l'entrée et la sortie de données entre le circuit 7 et des dispositifs externes, sont de plus connectés au bus 2. En addition, une borne P1 est une borne d'entrée d'une source positive, une borne P2 est une borne de mise à la terre de la source de courant, une borne P3 est une borne du signal de remise à l'état initial pour introduire un signal de remise à l'état initial utilisé pour l'initialisation de l'unité centrale de traitement 1, une borne P4 est une borne d'horloge pour introduire un signal d'horloge et une
borne P5 est une borne d'entrée/sortie.
Dans une telle carte, quand un signal de remise à l'état initial est introduit par la borne P3, l'unité centrale de traitement i sert à lire l'adresse de début d'exécution de la routine de branchement 32 qui a été stockée au préalable à une adresse donnée dans la mémoire morte 3 du système et à débuter l'exécution de la routine de branchement 32 à partir de l'adresse de début d'exécution. Dans la routine de branchement 32, lorsqu'un ordre d'exécution du programme de test 31 est introduit à la borne d'entrée/sortie P5, d'un dispositif externe, l'unité centrale de traitement i commence le programme de test 31 sans aucune autre opération. Le programme de test 31 a pour fonction de permettre l'accès à toute adresse souhaitée afin d'accomplir des tests satisfaisants de produit (inspections) de façon que l'unité centrale de traitement 1 puisse avoir accès à chaque adresse selon le programme de test 31 pour ainsi pouvoir entreprendre des tests de produit. Par ailleurs, lorsqu'aucun ordre d'exécution du programme de test 31 n'est introduit, l'adresse de début d'exécution du programme d'application 41 qui a été stockée au préalable à une adresse donnée dans la mémoire morte d'application 4 est lue, et l'exécution du programme d'application 41 débute à partir de l'adresse de
début d'exécution.
Les cartes conventionnelles à circuit intégré ont la configuration cidessus décrite dans laquelle, lorsqu'un ordre d'exécution du programme de test est reçu dans la routine de branchement, le programme de test est exécuté sans aucune autre opération. Comme on l'a décrit ci-dessus, le programme de test est un programme utilisé pour des tests fonctionnels (tests de produit) sur une carte et a pour fonction d'accéder à toute adresse souhaitée dans la mémoire de la carte. Il est par conséquent nécessaire d'impartir un haut degré de sécurité pour l'accès au programme de test, c'est-à-dire son exécution, afin d'empêcher le programme de test d'être utilisé pour une lecture, un copiage ou une irruption dans d'autres programmes stockés dans une carte à circuit intégré et pour en changer le contenu. Cependant, les cartes conventionnelles ne sont pourvues d'aucun moyen de régulation de l'accès au programme de test ou de son exécution. La présente invention a pour but de résoudre le problème ci-dessus avec une carte à circuit intégré qui comprend un moyen de régulation de l'accès à un programme de test de manière que d'autres programmes stockés dans la carte ne puissent être copiés ou perçus d'une manière
illicite par le programme de test.
Pour atteindre cet objectif, la présente invention offre une carte à circuit intégré qui contient un programme d'application utilisé pour exécuter diverses fonctions pour l'emploi de la carte à circuit intégré et un programme de test utilisé pour le test de produit, la carte à circuit intégré comprenant un moyen formant mémoire vive non volatile dans laquelle sont écrits et stockés un code chiffré intrinsèque particulier à chaque carte à circuit intégré et un code de confirmation d'écriture pour confirmer que le code chiffré intrinsèque est écrit; un premier moyen formant mémoire morte o est stocké un programme d'application pour exécuter diverses fonctions pour l'utilisation de la carte à'circuit intégré; un second moyen formant mémoire morte contenant un programme de test, une routine de branchement qui sert à décider si le programme de test ou le programme d'application est
26 3478
exécuté, une routine de confirmation d'écriture pour confirmer que le code chiffré intrinsèque a déjà été écrit en utilisant le code de confirmation d'écriture du moyen formant mémoire non volatile quand une décision est faite que le programme de test doit être exécuté, et une première routine d'interclassement du code chiffré qui sert à l'interclassement du code chiffré intrinsèque avec l'entrée du code chiffré de l'extérieur de la carte lorsque l'on décide, dans la routine de confirmation d'écriture, que le code chiffré intrinsèque est écrit et qui permet l'accès au programme de test lorsque les deux codes chiffrés coincident l'un avec l'autre; un moyen de commande pour exécuter et contrôler chacun des programmes; un moyen de commande d'entrée/sortie pour contrôler l'entrée du signal et sa sortie par rapport à l'extérieur de la carte; et'un moyen pour transmettre les signaux entre les moyens respectifs; ces moyens étant prévus sur un seul semiconducteur. Dans un autre mode de réalisation de la présente invention, la seconde mémoire morte comprend de plus un code chiffré différent du code chiffre intrinsèque et une seconde routine d'interclassement du code chiffré qui sert à l'interclassement du code chiffré ci-dessus dans le second moyen formant mémoire morte avec le code chiffré à l'entrée de l'extérieur de la carte lorsque l'on décide, dans la routine de confirmation d'écriture, que le code chiffré intrinsèque n'est pas inscrit dans le moyen formant mémoire morte non volatile, et qui permet l'accès au programme de test lorsque les deux codes chiffrés sont en
accord l'un avec l'autre.
Dans un autre mode de réalisation de la présente invention, le code de confirmation d'écriture écrit en même temps que le code chiffré intrinsèque dans le moyen formant mémoire vive non volatile est un code de vérification du code chiffré intrinsèque et une décision est faite pour savoir si le code chiffré intrinsèque est correct ou non dans la routine de confirmation d'écriture du second moyen formant mémoire morte selon le code de vérification. Si le code chiffré intrinsèque est correct, on décide que le code
chiffré intrinsèque est écrit.
Dans la présente invention, l'interclassement avec le code chiffré stocké dans la carte est accompli avant que le programme de test ne soit exécuté, et l'accès au programme de test n'est permis que lorsque l'accord est réalisé. L'invention sera mieux comprise, et d'autres buts, caractéristiques, détails et avantages de celle-ci
apparaîtront plus clairement au cours de la description
explicative qui va suivre faite en référence aux dessins schématiques annexés donnés uniquement à titre d'exemple illustrant plusieurs modes de réalisation de l'invention, et dans lesquels: - la figure 1 donne un schéma bloc de la configuration interne d'une carte conventionnelle à circuit intégré; - la figure 2 est un organigramme qui montre la configuration des programmes stockés dans l'unité formant mémoire morte de la carte à circuit intégré montrée à la figure 1; - la figure 3 est un organigramme qui montre la configuration des programmes stockés dans l'unité formant mémoire morte d'un mode de réalisation d'une carte à circuit intégré selon la présente invention; - la figure 4 est un dessin donné pour expliquer l'état o un code chiffré de la carte à circuit intégré de la figure 3 est stocké; - la figure 5 est un organigramme qui montre la configuration des programmes stockés dans l'unité formant mémoire morte d'un autre mode de réalisation de la carte à circuit intégré selon la présente invention; et - la figure 6 est un dessin qui explique l'état o le code chiffré de la carte à circuit intégré de la
figure 5 est stocké.
Un mode de réalisation de la présente invention sera décrit ci-dessous en se référant aux dessins. La configuration générale de la carte à circuit intégré de la présente invention ne diffère pas particulièrement de celle de la carte conventionnelle montrée à la figure 1. La figure 3 est un organigramme qui montre la configuration des programmes stockés dans une mémoire morte 3a du système et une mémoire morte 4 d'application d'une carte à circuit
intégré d'un mode de réalisation de la présente invention.
Dans ce mode de réalisation, un code chiffré intrinsèque 51 est inscrit et stocké dans une mémoire morte programmable effaçable électriquement 5, qui sert de mémoire non volatile, pendant le processus de fabrication de la carte à circuit intégré, comme le montre la figure 4. Ce code chiffré intrinsèque 51 est interclassé avec le code chiffré à l'entrée de l'extérieur de la carte avant qu'un programme de test 31 ne soit exécuté et l'accès au programme de test 31 et son exécution ne sont possibles que lorsqu'un accord entre ces codes est confirmé. Dans la mémoire morte 5 est également stocké un code de confirmation d'établissement 52 qui sert de code de confirmation d'écriture indiquant que le code chiffré intrinsèque 51 est écrit, outre le code chiffré intrinsèque 51. Un code de confirmation 52 d'une valeur donnée signifie que le code chiffré intrinsèque 51 est déjà inscrit et un code de confirmation d'établissement d'une valeur autre que cette valeur donnée signifie que le code chiffré intrinsèque 51 n'a pas encore été inscrit. Une décision est faite en utilisant le code de confirmation d'établissement 52 pour savoir si oui ou non le code chiffré intrinsèque 51 a déjà été inscrit et stocké. Le code de confirmation 51 est établi à une valeur qui est différente de la valeur initiale de la mémoire morte programmable effaçable électriquement 5 pendant la production des cartes. Cela sera décrit en détail ci-dessous en se référant à la figure 3. Lorsqu'un signal de remise à l'état initial est introduit d'une borne P3, l'unité centrale de traitement 1 lit l'adresse à laquelle l'exécution d'une routine de branchement 32 débute et qui a été au préalable stockée à une adresse donnée dans la mémoire morte 3 du système et commence l'exécution de la routine de brar..hement 32 à partir de l'adresse de début d'exécution. Dans la routine de branchement 32, l'unité centrale de traitement 1 provoque l'exécution de la routine 34 de confirmation d'établissement lorsqu'un ordre d'exécution du programme de test 31 a été introduit vers une borne d'entrée/sortie P5 en provenance d'un dispositif externe. Dans la routine de confirmation d'établissement 34, on décide à partir du code de confirmation d'établissement 52 stocké dans la mémoire 5 si oui ou non le code chiffré intrinsèque 51 a déjà été inscrit dans la
mémoire morte programmable et effagable électriquement 5.
Lorsque l'on décide que le code chiffré intrinsèque 51 a déjà été écrit, la première routine d'interclassement de code chiffré 35 est exécutée. Dans cette première routine 35, le code chiffré intrinsèque stocké dans la mémoire morte 5 est interclassé avec le code chiffre à l'entrée de la borne d'entrée/sortie PS et l'accès au programme de test 31 n'est permis que lorsque les deux codes sont en accord l'un avec l'autre et l'opération est arrêtée lorsqu'ils ne sont pas en accord. Alternativement, lorsque le code chiffré intrinsèque 51 n'a pas encore été inscrit, le programme de test 31 est directement exécuté sans accomplir l'interclassement des codes chiffrés. En d'autres termes, par exemple, lorsqu'il n'est pas nécessaire d'impartir une sécurité, en particulier à l'accès au programme de test 31 en usine, le programme de test peut être exécuté sans nécessité d'interclassement des codes chiffrés si le code chiffré intrinsèque 51 n'a pas été écrit. Dans ce mode de réalisation, comme les codes chiffrés sont stockés dans la mémoire morte programmable effaçable électriquement, différents codes chiffrés peuvent être établis pour des
cartes respectives.
La figure 5 est un organigramme qui montre la configuration des programmes stockés dans la mémoire morte 3b du système et la mémoire morte 4 d'application dans une carte à circuit intégré d'un autre mode de réalisation de la présente invention. Dans ce mode de réalisation, l'interclassement avec le code chiffré 38 stocké au préalable dans la mémoire morte 3b du système de la figure 6 est accompli pendant le processus de fabrication de la carte à circuit intégré, et le programme de test 31 ne débute que lorsque la coincidence est réalisée. Différents codes chiffrés intrinsèques 51 sont inscrits dans la mémoire morte programmable effaçable électriquement 5 des cartes à la fin du processus de fabrication et l'accès au programme de test 31 n'est alors permis que selon les résultats de l'interclassement avec les codes chiffrés intrinsèques 51 inscrits dans la mémoire morte programmable effaçable électriquement. De plus, un code de vérification 53 servant de code de confirmation d'écriture utilisé, pour décider si oui ou non le code chiffré intrinsèque 51 est correct, =st inscrit et stocké dans la mémoire morte programmable effaçable électriquement 5 en même temps que le code chiffré intrinsèque 51 y est stocké. Cette opération sera décrite en détail ci-dessous en se référant à la figure 5. Lorsqu'un ordre d'exécution du programme de test 31 est donné par la routine de branchement 32, une routine 36 de confirmation de code de vérification, stockée dans la mémoire morte programmable effaçable électriquement pour décider si oui ou non le code chiffré intrinsèque est correct, est exécutée. La décision est faite si oui ou non le code chiffré intrinsèque 51 est correct par application du code de vérification 53 au code chiffré intrinsèque 51. Il est par conséquent nécessaire de décider de la méthode de détermination du code de vérification 53 de façon que le code de vérification 53 ne soit pas une valeur correcte pour le code chiffré intrinsèque 51 pendant le processus de production. Lorsque l'on décide, à partir du code de vérification 53, que le code chiffré intrinsèque 51 est correct, on juge que le code chiffré intrinsèque 51 a déjà été écrit et la première routine d'interclassement du code chiffré 35 est exécutée pour l'interclassement du code chiffré intrinsèque 51 écrit, dans la mémoire morte 5 avec l'entrée de code chiffré de la borne P5 d'entrée/ sortie. Le programme de test 31 n'est exécuté que lorsque les deux codes sont en accord l'un avec l'autre et l'opération est arrêtée lorsqu'ils ne sont pas en accord l'un avec l'autre. De plus, lorsque l'on décide, dans la routine de confirmation du code de vérification, que le code chiffré intrinsèque stocké dans la mémoire morte 5 n'est pas correct, on décide que le code chiffré intrinsèque 51 n'a pas encore été écrit et la seconde routine d'interclassement de code chiffré 33 est exécutée pour l'interclassement du code chiffré 38 stocké au préalable dans la mémoire morte 3c du système avec le code chiffré à l'entrée de la borne d'entrée/sortie PS. Le programme de test 31 n'est exécuté que lorsque les deux codes sont en accord l'un avec l'autre et l:'pération est
arrêtée lorsqu'ils ne sont pas en accord l'un avec l'autre.
Le code de vérification 53 inscrit dans la mémoire morte programmable effaçable électriquement 5 en même temps que le code chiffré intrinsèque 51 peut être simplement le code de confirmation d'établissement utilisé pour décider si oui ou non le code chiffré intrinsèque 51 est écrit dans la mémoire morte 5 comme on l'a décrit dans le mode de réalisation montré aux figures 3 et 4. Par ailleurs, il est bien entendu que le mode de réalisation montré aux figures 3 et 4 peut employer le code de vérification 51 dans le but de décider si oui ou non le
code chiffré intrinsèque a été inscrit.
Le stade auquel le code chiffré intrinsèque 51 est inscrit dans la mémoire morte 5 n'est pas limité au stade final du procédé de production. L'interclassement avec le code chiffré stocké dans la mémoire morte du système peut être accompli avant que le code chiffré intrinsèque ne soit écrit, et l'interclassement avec le code chiffré intrinsèque écrit dans la mémoire morte programmable effaçable électriquement peut être accompli
après avoir écrit le code chiffré intrinsèque.
Par ailleurs, l'unité centrale de traitement, le circuit d'entrée/sortie, chaque mémoire et le bus auquel sont connectées ces unités sont tous formés sur un seul
semiconducteur.
Claims (6)
1. Carte à circuit intégré, du type contenant un programme d'application utilisé pour l'exécution de diverses fonctions pour l'emploi de ladite carte à circuit intégré et un programme de test utilisé pour des tests de produit, caractérisée en ce qu'elle comprend: un moyen formant mémoire vive non volatile (5) o sont inscrits et stockés un code chiffré intrinsèque (51) particulier à chaque carte à circuit intégré et un code de confirmation d'écriture pour confirmer que ledit code chiffré intrinsèque est inscrit et stocké; un premier moyen formant mémoire morte (4) o est stocké le programme d'applicaticr. utilisé pour exécuter diverses fonctions pour l'emploi de la carte à circuit intégré; un second moyen formant mémoire morte (3a) qui contient le programme de test, une routine de branchement utilisée pour décider si le programme de te:t ou le programme d'application est exécuté, une routine de confirmation d'écriture pour confirmer, dudit code de confirmation d'écriture dans ledit moyen formant mémoire non volatile, que ledit code chiffré intrinsèque a déjà été écrit lorsque l'on décide que ledit programme de test doit
être exécuté, et une première routine d'interclassement de-
code chiffré qui sert à l'interclassement dudit code chiffré intrinsèque avec le code chiffré à l'entrée de l'extérieur de la carte à circuit intégré lorsque l'on décide, dans ladite routine de confirmation d'écriture, que ledit code chiffré intrinsèque est écrit et qui permet l'accès audit programme de test quand les deux codes chiffrés sont en accord l'un avec l'autre; un moyen de commande (1) pour l'exécution et le contr8le de chacun des programmes; un moyen de commande d'entrée/sortie (7) pour contr8ler l'entrée du signal et la sortie vers l'extérieur de la carte à circuit intégré; et un moyen (2) pour transmettre les signaux entre les moyens respectifs; tous lesdits moyens étant prévus sur un seul semiconducteur.
2. Carte selon la revendication 1, caractérisée en ce que le code de confirmation d'écriture inscrit dans le moyen formant mémoire vive non volatile (5) avec le code chiffré intrinsèque sert de code de vérification dudit code chiffré intrinsèque et dans la routine de confirmation d'écriture dans le second moyen formant mémoire morte, une décision est faite si oui ou non ledit code chiffré intrinsèque est correct en utilisant ledit code de vérification et on décide que ledit code chiffré
intrinsèque est écrit quand il est correct.
3. Carte selon la revendication 2, caractérisée en ce que le code chiffré intrinsèque (51) inscrit dans le moyen formant mémoire vive non volatile est inscrit au
stade final du procédé de production de la carte.
4. Carte selon la revendication 1, caractérisée en ce que le second moyen formant mémoire morte (3a) comprend de plus un code chiffré différent du code chiffré intrinsèque et une seconde routine d'interclassement de code chiffré qui sert à l'interclassement dudit code chiffré stocké dans ledit second moyen formant mémoire morte avec le code chiffré à l'entrée de l'extérieur de la carte lorsque l'on décide, dans la routine de confirmation d'écriture, que le code chiffré intrinsèque n'est pas écrit dans le moyen formant mémoire non volatile et qui permet l'accès au programme de test uniquement quand les deux
codes chiffrés sont en accord l'un avec l'autre.
5. Carte selon la revendication 4, caractérisée en ce que le code de confirmation d'écriture inscrit dans le moyen formant mémoire vive non volatile (5) en même temps que le code chiffré intrinsèque sert de code de vérification dudit code chiffré intrinsèque et dans la routine de confirmation d'écriture dans la seconde mémoire morte une décision est faite si oui ou non le code chiffré intrinsèque est correct en utilisant ledit code de vérification et on décide que ledit code chiffré est écrit
quand ledit code chiffré intrinsèque est correct.
6. Carte selon la revendication 5, caractérisée en ce que ledit code chiffré intrinsèque inscrit dans le moyen formant mémoire vive non volatile (5) est écrit au
stade final du procédé de production de la carte.
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1036208A JPH0758503B2 (ja) | 1989-02-17 | 1989-02-17 | Ｉｃカード |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| FR2643478A1 true FR2643478A1 (fr) | 1990-08-24 |
| FR2643478B1 FR2643478B1 (fr) | 1993-12-31 |
Family
ID=12463327
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| FR8908829A Expired - Fee Related FR2643478B1 (fr) | 1989-02-17 | 1989-06-30 | Carte a circuit integre |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US5159183A (fr) |
| JP (1) | JPH0758503B2 (fr) |
| DE (1) | DE4004740A1 (fr) |
| FR (1) | FR2643478B1 (fr) |
Families Citing this family (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0452890A (ja) * | 1990-06-15 | 1992-02-20 | Mitsubishi Electric Corp | Ｉｃカード |
| JP3125070B2 (ja) * | 1990-12-14 | 2001-01-15 | 三菱電機株式会社 | Ｉｃカード |
| FR2676294B1 (fr) * | 1991-05-06 | 1993-07-16 | Gemplus Card Int | Procede de verrouillage pour carte a memoire. |
| JPH04344587A (ja) * | 1991-05-22 | 1992-12-01 | Mitsubishi Electric Corp | Ｉｃカード |
| JPH0528330A (ja) * | 1991-07-24 | 1993-02-05 | Mitsubishi Electric Corp | 非接触型可搬担体及びその初期化方法 |
| DE9109977U1 (fr) * | 1991-08-12 | 1992-12-24 | Intelligent Solution Services Gmbh, 8051 Marzling, De | |
| FR2694093B1 (fr) * | 1992-07-24 | 1996-08-02 | Point Pacific | Procede et dispositif pour controler a distance la conformite d'un produit integrant un circuit electronique. |
| US5412564A (en) * | 1994-02-03 | 1995-05-02 | Ecer; Gunes M. | System and method for diet control |
| JP3441055B2 (ja) * | 1999-04-23 | 2003-08-25 | シャープ株式会社 | 不揮発性メモリ内蔵マイクロコンピュータの検査システム |
| JP4344450B2 (ja) | 2000-02-25 | 2009-10-14 | Ｏｋｉセミコンダクタ株式会社 | 不揮発性メモリ |
| FR2810138B1 (fr) * | 2000-06-08 | 2005-02-11 | Bull Cp8 | Procede de stockage securise d'une donnee sensible dans une memoire d'un systeme embarque a puce electronique, notamment d'une carte a puce, et systeme embarque mettant en oeuvre le procede |
| US6665828B1 (en) * | 2000-09-19 | 2003-12-16 | International Business Machines Corporation | Globally distributed scan blocks |
| US20040025027A1 (en) * | 2002-07-30 | 2004-02-05 | Eric Balard | Secure protection method for access to protected resources in a processor |
| JP2006295234A (ja) * | 2005-04-05 | 2006-10-26 | Toshiba Corp | 認証システム、認証方法および入退場管理システム |
| KR100641297B1 (ko) * | 2005-08-18 | 2006-11-02 | 삼성전자주식회사 | 롬 스크램블 방식의 반도체 장치 및 상기 반도체 장치의동작 방법 |
| US8806283B1 (en) * | 2011-12-15 | 2014-08-12 | Western Digital Technologies, Inc. | Automatic and on-demand testing of non-volatile storage devices |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2592974A1 (fr) * | 1986-01-14 | 1987-07-17 | Casio Computer Co Ltd | Systeme a carte a circuit integre |
| FR2609175A1 (fr) * | 1986-12-24 | 1988-07-01 | Mitsubishi Electric Corp | Carte a circuits integres et systeme pour verifier le bon fonctionnement de la carte |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61278989A (ja) * | 1985-06-04 | 1986-12-09 | Toppan Moore Co Ltd | Ｉｃカ−ドのリ−ダ・ライタ |
| DE3523237A1 (de) * | 1985-06-28 | 1987-01-02 | Siemens Ag | Anordnung zum sichern des transports von chipkarten |
| JPS629470A (ja) * | 1985-07-05 | 1987-01-17 | Casio Comput Co Ltd | 個人証明カ−ドにおける本人照合方式 |
| US4849614A (en) * | 1985-12-27 | 1989-07-18 | Toppan Moore Company, Ltd. | Composite IC card |
| JPH0754536B2 (ja) * | 1986-02-17 | 1995-06-07 | 株式会社日立製作所 | Ｉｃカ−ド利用システム |
| JP2856393B2 (ja) * | 1987-02-17 | 1999-02-10 | 株式会社東芝 | 携帯可能電子装置 |
| JPH0758502B2 (ja) * | 1988-06-30 | 1995-06-21 | 三菱電機株式会社 | Ｉｃカード |
| JPH0452890A (ja) * | 1990-06-15 | 1992-02-20 | Mitsubishi Electric Corp | Ｉｃカード |
-
1989
- 1989-02-17 JP JP1036208A patent/JPH0758503B2/ja not_active Expired - Fee Related
- 1989-06-30 FR FR8908829A patent/FR2643478B1/fr not_active Expired - Fee Related
- 1989-07-31 US US07/387,133 patent/US5159183A/en not_active Expired - Fee Related
-
1990
- 1990-02-15 DE DE4004740A patent/DE4004740A1/de not_active Withdrawn
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2592974A1 (fr) * | 1986-01-14 | 1987-07-17 | Casio Computer Co Ltd | Systeme a carte a circuit integre |
| FR2609175A1 (fr) * | 1986-12-24 | 1988-07-01 | Mitsubishi Electric Corp | Carte a circuits integres et systeme pour verifier le bon fonctionnement de la carte |
Also Published As
| Publication number | Publication date |
|---|---|
| DE4004740A1 (de) | 1990-08-23 |
| US5159183A (en) | 1992-10-27 |
| FR2643478B1 (fr) | 1993-12-31 |
| JPH0758503B2 (ja) | 1995-06-21 |
| JPH02216595A (ja) | 1990-08-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| FR2643478A1 (fr) | Carte a circuit integre | |
| FR2646942A1 (fr) | Carte a circuit integre | |
| CA2051365C (fr) | Procede de gestion d'un programme d'application charge dans un support a microcircuit | |
| EP0479655B1 (fr) | Circuit intégré pour une carte à microprocesseur conçue pour recevoir des programmes multiples en mémoire programmable | |
| FR2609175A1 (fr) | Carte a circuits integres et systeme pour verifier le bon fonctionnement de la carte | |
| FR2755775A1 (fr) | Procede et systeme d'etablissement de communications avec un systeme distant, notamment via l'internet, pendant une sequence d'amorcage | |
| FR2703167A1 (fr) | Système de transmission de données utilisant des appareils électroniques possédant plusieurs protocoles de transmission. | |
| FR2766942A1 (fr) | Lecteur de carte a puce avec microcontroleur et composant de securite | |
| EP3033857B1 (fr) | Authentification de code binaire | |
| EP1627362A1 (fr) | Methode de generation d'une cle de securite | |
| FR2663142A1 (fr) | Dispositif electronique portable a memoire. | |
| FR2663441A1 (fr) | Carte de circuit integre. | |
| FR3055992A1 (fr) | Gestion d'index dans une memoire flash | |
| FR2670595A1 (fr) | Carte a circuit integre. | |
| FR2764073A1 (fr) | Protocole de communication pour carte a memoire asynchrone | |
| FR2744539A1 (fr) | Systeme et procede de traitement par augmentation du nombre d'entrees de donnees | |
| EP1436792B1 (fr) | Protocole d'authentification a verification d'integrite de memoire | |
| EP0957461B1 (fr) | Procédé de personnalisation d'une carte à puce | |
| EP0974131B1 (fr) | Procede d'interpretation dynamique de donnees pour une carte a puce | |
| EP3208731B1 (fr) | Procede et dispositif de parametrage d'un dispositif pour effectuer des operations bancaires | |
| FR3067555A1 (fr) | Gestion de l'unicite des identifiants de modules de communication dans un reseau de communication | |
| EP3985531A1 (fr) | Enrôlement biométrique avec vérification | |
| EP1573665B1 (fr) | Dspositif optimise de communication de donnees numeriques dans une carte a microcircuit | |
| FR3124287A1 (fr) | Procédé et dispositif de contrôle d’accès à un support de stockage. | |
| FR2740236A1 (fr) | Dispositif de controle de l'utilisation d'un logiciel, systeme comprenant plusieurs de ces dispositifs et procede de controle correspondant |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| D6 | Patent endorsed licences of rights | ||
| ST | Notification of lapse |