FR2819630A1 - Dispositif semi-conducteur a zone isolee et procede de fabrication correspondant - Google Patents
Dispositif semi-conducteur a zone isolee et procede de fabrication correspondant Download PDFInfo
- Publication number
- FR2819630A1 FR2819630A1 FR0100416A FR0100416A FR2819630A1 FR 2819630 A1 FR2819630 A1 FR 2819630A1 FR 0100416 A FR0100416 A FR 0100416A FR 0100416 A FR0100416 A FR 0100416A FR 2819630 A1 FR2819630 A1 FR 2819630A1
- Authority
- FR
- France
- Prior art keywords
- layer
- semiconductor layer
- substrate
- trenches
- insulating material
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
- H01L21/76264—SOI together with lateral isolation, e.g. using local oxidation of silicon, or dielectric or polycristalline material refilled trench or air gap isolation regions, e.g. completely isolated semiconductor islands
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
- H01L21/76264—SOI together with lateral isolation, e.g. using local oxidation of silicon, or dielectric or polycristalline material refilled trench or air gap isolation regions, e.g. completely isolated semiconductor islands
- H01L21/76283—Lateral isolation by refilling of trenches with dielectric material
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Element Separation (AREA)
- Recrystallisation Techniques (AREA)
Abstract
Le dispositif semi-conducteur comprend un substrat semi-conducteur (SB) comportant localement au moins une zone (ZL) débouchant à la surface du substrat et entièrement bordée, au niveau de ses bords latéraux et de son fond, par un matériau isolant de façon à être totalement isolée du reste du substrat. La couche isolante horizontale peut être d'épaisseur constante (2) ou crénelée (2, 20).
Description
Dispositif semi-conducteur à zone isolée et procédé de fabrication
correspondant
L'invention concerne les dispositifs semi conducteurs.
Actuellement, le substrat semi conducteur au sein duquel on réalise un ou plusieurs circuits intégrés peut être de différentes natures. Il est ainsi possible de réaliser un substrat sur isolant (SOI) selon une dénomination bien connue de l'homme du métier. Un tel substrat sur isolant est alors formé d'une couche de silicium au sein de laquelle seront réalisés le ou les circuits intégrés, isolée de la partie inférieure de la plaquette semi-conductrice par un film isolant, par exemple du dioxyde de silicium. Au sein de tels substrats, on réalise des circuits intégrés dont les performances sont améliorées par un isolement de type SOI, par exemple, des transistors bipolaires pour des
applications radio-fréquence.
Il est également possible de réaliser des substrats semi-
conducteurs dits " classiques ", c'est à dire de type " caissons " (bulk en langue anglaise) c'est à dire comportant au sein du substrat des zones actives séparées d'autres zones par des régions d'isolation, du type tranchées peu profondes par exemple (STI: Shallow trench isolation en langue anglaise). Au sein de tels substrats, on réalise des circuits intégrés perturbés par une structure du type SOI, par exemple
des transistors MOS.
On ne connaît pas actuellement de substrat semi-conducteur pouvant comporter à la fois des zones entièrement isolées par un matériau isolant par exemple, du dioxyde de silicium, et des zones
" classiques " du type " bulk ".
L'invention, vise à pallier à cette lacune et a par conséquent, notamment pour but de pouvoir obtenir sur un même substrat semi conducteur ( wafer en langue anglaise) des zones entièrement isolées
par un matériau isolant et des zones classiques du type " bulk ".
L'invention propose donc un dispositif semi-conducteur comprenant un substrat semi-conducteur comportant localement au moins une zone débouchant à la surface du substrat et entièrement bordée, au niveau des ses bords latéraux et de son fond par un
matériau isolant, de façon à être totalement isolée du reste du substrat.
Selon un mode de réalisation de l'invention, le matériau isolant comporte une couche isolante verticale s'appuyant sur les bords latéraux de la zone locale, et une couche isolante horizontale, d'épaisseur sensiblement constante, s'appuyant sur le fond de ladite
zone et raccordée à ladite couche isolante verticale.
Selon un autre mode de réalisation de l'invention, plus particulièrement applicable pour des zones locales de grande largeur, le matériau isolant comporte une couche isolante verticale s'appuyant sur les bords latéraux de la zone locale et une couche isolante horizontale crénelée s'appuyant sur le fond de ladite zone et raccordée
à ladite couche isolante verticale.
Le substrat et la zone locale peuvent être formés de silicium, le matériau isolant pouvant être à cet égard formé de dioxyde de silicium, ou bien de tout matériau isolant par exemple des matériaux à faible
constante diélectrique.
L'invention propose également un procédé de fabrication d'un substrat semi-conducteur comportant localement au moins une zone débouchant à la surface du substrat et entièrement bordée, au niveau de ses bords latéraux et de son fond, par un matériau isolant de façon à être totalement isolée du reste du substrat. Le procédé selon l'invention comprend: - une première étape dans laquelle on réalise dans un substrat initial une couche horizontale formée du matériau isolant et débouchant à la surface du substrat initial, - une deuxième étape dans laquelle on forme sur la surface du substrat initial et sur la surface de la couche horizontale, une couche semi-conductrice dite de recouvrement, et - une troisième étape dans laquelle on réalise dans la couche semi-conductrice de recouvrement une couche verticale formée du matériau isolant, raccordée à ladite couche horizontale isolante et débouchant à la surface de la couche semi-conductrice de recouvrement. La partie de la couche semi-conductrice de recouvrement, bordée extérieurement par les couches horizontale et verticale du matériau isolant, forme alors ladite zone locale totalement isolée du reste du substrat. Selon un premier mode de mise en oeuvre de l'invention, dans la première étape, on réalise une couche horizontale isolante d'épaisseur sensiblement constante A cet égard, la réalisation de la couche horizontale comporte avantageusement la réalisation d'une tranchée dans le substrat initial
et le remplissage de la tranchée par le matériau isolant.
Selon un autre mode de mise en oeuvre de l'invention, dans la
première étape, on réalise une couche horizontale isolante crénelée.
A cet égard, la réalisation de la couche horizontale isolante crénelée comporte avantageusement les sous-étapes suivantes: - la réalisation dans le substrat initial d'une rangée de plusieurs premières tranchées adjacentes mutuellement séparées par des premières portions de substrat initial, - le remplissage des premières tranchées par le matériau isolant, - la formation sur le substrat initial et sur les premières tranchées remplies, d'une couche semi-conductrice dite intermédiaire, - la réalisation dans ladite couche semi-conductrice intermédiaire d'une rangée de plusieurs deuxièmes tranchées adjacentes mutuellement séparées par des deuxièmes portions de couche semi-conductrice intermédiaire, certaines au moins des deuxièmes tranchées reposant respectivement sur deux premières tranchées immédiatement voisines et sur la première portion de substrat initial séparant ces deux premières tranchées immédiatement voisines, et le remplissage des deuxièmes tranchées par le matériau isolant. La couche semi-conductrice intermédiaire peut-être formée par épitaxie. Par ailleurs, afin de garantir un minimum de défauts lors de
l'épitaxie, il est préférable que la formation de cette couche semi-
conductrice intermédiaire comporte une phase d'amorphisation de la surface du substrat initial, un dépôt d'une couche semi-conductrice auxiliaire sur la surface amorphe du substrat initial et sur les premières tranchées remplies, une phase de recristallisation de la
couche semi-conductrice auxiliaire et l'épitaxie de la couche semi-
conductrice intermédiaire, sur la couche auxiliaire cristallisée.
Quelles que soient les variantes de mise en oeuvre utilisées, la formation de la couche semi-conductrice de recouvrement peut comporter également une épitaxie. Cependant, également dans le but de minimiser les défauts dans la structure épitaxiée, il est préférable que cette épitaxie soit précédée d'une phase d'amorphisation et de recristallisation d'une couche semi-conductrice auxiliaire. Plus précisément, dans le cas o la couche isolante horizontale est une couche isolante d'épaisseur sensiblement uniforme, la formation de la couche semi-conductrice de recouvrement comporte avantageusement une phase d'amorphisation de la surface du substrat initial, un dépôt d'une couche semi-conductrice auxiliaire sur la surface amorphe du substrat initial et sur la tranchée remplie, une phase de recristallisation de la couche semi-conductrice auxiliaire et l'épitaxie
de la couche semi-conductrice de recouvrement sur ladite couche semi-
conductrice auxiliaire recristallisée.
Dans le cas o la couche isolante horizontale est une couche crénelée, la formation de la couche semi-conductrice de recouvrement comporte avantageusement une phase d'amorphisation de la surface de
la couche semi-conductrice intermédiaire, un dépôt d'une couche semi-
conductrice auxiliaire sur la surface amorphe de la couche semi-
conductrice intermédiaire et sur les deuxièmes tranchées remplies, une phase de recristallisation de la couche semi-conductrice auxiliaire, et l'épitaxie de la couche semi-conductrice de recouvrement sur ladite
couche semi-conductrice auxiliaire recristallisée.
Quelles que soient les variantes utilisées, dans la troisième étape du procédé selon l'invention, la réalisation de la couche isolante verticale comporte par exemple, la réalisation d'une tranchée et le
remplissage de ladite tranchée par le matériau isolant.
D'autres avantages et caractéristiques de l'invention
apparaîtront à l'examen de la description détaillée de deux modes de
mise en oeuvre et de réalisation nullement limitatifs, et des dessins annexés sur lesquels: - les figures la à le illustrent schématiquement les principales étapes d'un premier mode de mise en oeuvre d'un procédé selon l'invention permettant d'aboutir à un premier mode de réalisation d'un dispositif selon l'invention, et - les figures 2a à 2h illustrent schématiquement les principales étapes d'un deuxième mode de mise en oeuvre d'un procédé selon l'invention permettant d'aboutir à un deuxième mode de réalisation d'un dispositif selon l'invention.
Sur la figure la, la référence 1 désigne un substrat initial semi-
conducteur, par exemple en silicium.
Dans ce substrat initial 1, on réalise de façon classique et connue en soi une tranchée peu profonde 2, ayant par exemple une profondeur de l'ordre de 0,35 micron que l'on rempli par un matériau
isolant, par exemple du dioxyde de silicium.
La réalisation de la tranchée s'effectue par exemple par une gravure sèche. Puis, on effectue une ré-oxydation fine des parois de la tranchée par chauffage dans un four. Le remplissage de la tranchée s'effectue ensuite par exemple par un dépôt chimique en phase vapeur
de SiO2 (dépôt CVD).
Dans un tel mode de réalisation, la largeur D de la tranchée est de préférence inférieure à 1 ou 2 microns, par exemple de l'ordre de
quelques dixièmes de microns.
Puis, on effectue un traitement d'amorphisation sur toute la surface du substrat (plaquette). Un tel traitement a pour but de faire perdre au substrat sa structure cristalline. Un tel traitement s'effectue par exemple par une implantation de silicium, de germanium ou de néon. On dépose ensuite comme illustré sur la figure lc une couche
semi-conductrice dite auxiliaire 3 formée d'un mince film de silicium.
Un tel dépôt peut-être également par exemple un dépôt CVD.
Puis, on procède à une phase de recristallisation de cette couche semiconductrice auxiliaire 3, par exemple en disposant la structure illustrée sur la figure lc dans un four à haute température,
par exemple supérieure ou égale à 550 C, pendant environ une demi-
heure. Il convient de noter ici que la dimension D, qui a été choisie inférieure ou égale à 1 ou 2 microns permet d'obtenir au-dessus de toute la surface de la tranchée isolante remplie 2, une couche 3
correctement recristallisée.
On procède ensuite, (figure ld) à une épitaxie classique d'une couche semi-conductrice 4, dite couche de recouvrement. L'épaisseur d'une telle couche de recouvrement est par exemple de l'ordre de 2 à 3 microns. En raison de la présence de la couche auxiliaire 3 recristallisée,
la couche de recouvrement 4 présente une structure mono cristalline.
Puis, comme illustré sur la figure le, on réalise dans la couche de recouvrement 4, une tranchée verticale périphérique, par exemple par gravure sèche, que l'on remplit ensuite de matériau isolant 5 d'une façon analogue à celle qui a été décrite pour le remplissage de la tranchée 2. On obtient alors une tranchée verticale isolante remplie 5
qui vient s'appuyer sur la surface supérieure de la tranchée 2.
Ainsi, comme illustré sur la figure le, le dispositif semi-
conducteur selon l'invention comporte un substrat semi-conducteur SB formé des substrat initial 1 et des couches 3 et 4. Ce substrat comporte localement une zone ZL débouchant à la surface du substrat et entièrement bordée, au niveau de ses bords latéraux et de son fond par un matériau isolant. La zone ZL est ainsi totalement isolée du reste du substrat. Plus précisément, le matériau isolant comporte une couche isolante verticale 5 s'appuyant sur les bords latéraux de la zone ZL et une couche isolante horizontale 2, d'épaisseur sensiblement constante s'appuyant sur le fond de la zone ZL et raccordée à la couche isolante verticale 5. La zone ZL est formée par la portion 30 de la couche 3 et
par la portion 40 de la couche 4.
Dans l'exemple décrit ici, la couche 5 s'appuie sur la couche 2.
Il aurait été aussi possible de graver le substrat 1 de façon que la
couche 5 se raccorde à la couche 2 sur ses bords latéraux verticaux.
Pour des couches isolantes inférieures de largeur plus importante, par exemple supérieure à 1 ou 2 microns, on utilisera de préférence le mode de mise en oeuvre illustré sur les figures 2a à 2h et
qui va maintenant être décrit plus en détail.
Là encore, comme illustrée sur la figure 2a, on part d'un substrat semiconducteur initial 1 dans lequel on réalise (figure 2b) une rangée de plusieurs premières tranchées adjacentes 2 mutuellement séparées par les premières portions de substrat initial 10. Dans l'exemple décrit ici, on a représenté trois tranchées ayant des largeurs D1 de l'ordre de 0, 5 micron par exemple, et espacées d'une distance D2 de l'ordre de 0, 2 micron par exemple. La profondeur des tranchées est de l'ordre de quelques dixièmes de micron, par exemple 0,35 micron. Après avoir réalisé ces tranchées d'une façon analogue à celle qui a été décrite ci-avant pour le premier mode de mise en oeuvre, on les remplit également de matériau isolant, par exemple du S102, d'une façon analogue à ce qui a été décrit ci-avant pour le premier mode de
mise en oeuvre.
Puis, on forme (figure 2c)sur le substrat initial 1 et sur les premières tranchées remplies 2 une couche semi-conductrice auxiliaire 9. La formation de la couche auxiliaire 9 est par exemple effectuée de façon analogue à celle qui a été décrite en référence à la figure lc pour la formation de la couche semi-conductrice auxiliaire 3. En d'autres termes, il est prévu une phase d'amorphisation du substrat puis un
dépôt de la couche 9 et une recristallisation de celle-ci.
Il convient de noter ici que le fait d'avoir des tranchées 2 de largeur suffisamment faibles, et mutuellement espacées, permet d'obtenir une bonne recristallisation de la couche 9, notamment au dessus des tranchées isolantes 2. Ceci n'aurait pas été le cas si l'on
avait réalisé une seule tranchée de largeur beaucoup plus importante.
On forme ensuite, par exemple par épitaxie, une couche semi-
conductrice intermédiaire 11 (figure 2d) puis, on procède à une gravure de la couche 11 et de la couche 9 de façon à réaliser une rangée de plusieurs deuxièmes tranchées adjacentes 20 mutuellement séparées par des deuxièmes portions 110 de couche semi-conductrice
intermédiaire et par des deuxièmes portions 90 de couche auxiliaire 9.
Les tranchées 20 sont ensuite remplies du matériau isolant. La réalisation des tranchées 20 et leur remplissage sont effectués de façon analogue à la réalisation des tranchées 2 et à leur remplissage. A cet égard, on choisira d'épitaxier une couche 11 sur une hauteur d'environ
0, 30 à 0, 35 micron.
Certaines de ces deuxièmes tranchées 20 reposent respectivement sur deux premières tranchées 2 immédiatement voisines et sur la portion 10 de substrat initial séparant ces deux premières tranchées immédiatement voisines. Ainsi, on forme une couche
isolante horizontale crénelée.
Bien entendu, il aurait été possible de réaliser quatre tranchées 2 et trois tranchées 20 au lieu de trois tranchées 2 et quatre tranchées comme illustré sur la figure 2e. On procède ensuite (figure 2f) à la formation d'une couche semi-conductrice auxiliaire 3, d'une façon analogue à la formation de la couche auxiliaire 9. Puis, comme illustré
sur la figure 2g, on procède à une épitaxie de la couche semi-
conductrice de recouvrement 4 avant de ménager des tranchées verticales isolantes 5 (figure 2h) reposant sur des tranchées 20 de la couche isolante crénelée inférieure. La réalisation des tranchées verticales 5 est effectuée de façon analogue à celle qui a été décrite en
référence à la figure le.
Ainsi, comme illustrée sur la figure 2h, la zone semi-
conductrice ZL totalement isolée du reste du substrat est formée de la portion 30 de la couche 3, de la portion 40 de la couche 4 et des portions 90 et 110 des couches 9 et 11. Elle est entièrement bordée au niveau de ses bords latéraux par la couche isolante verticale 5 et au niveau de son fond par la couche isolante horizontale crénelée, formée
des deux rangées de tranchées 2 et 20.
L'invention s'applique à n'importe quelle technologie et à n'importe quel dispositif semi-conducteur. En outre, l'isolation du fond de la zone locale ZL est réalisée en tout début du process ce qui n'a aucun impact ultérieur sur la réalisation des circuits intégrés ultérieurs. Par ailleurs, les différentes phases de nettoyage, d'amorphisation et de recristallisation sont optionnelles et permettent simplement d'obtenir une meilleure qualité d'épitaxie ultérieure. Ceci étant, dans certaines applications o les défauts cristallins sont de moindre importance, on pourrait directement épitaxier la couche de recouvrement et la couche intermédiaire sur la ou les tranchées remplies.
Claims (15)
1. Dispositif semi-conducteur, caractérisé par le fait qu'il comprend un substrat semi-conducteur (SB) comportant localement au moins une zone (ZL) débouchant à la surface du substrat et entièrement bordée, au niveau de ses bords latéraux et de son fond, par un matériau
isolant de façon à être totalement isolée du reste du substrat.
2. Dispositif selon la revendication 1, caractérisé par le fait que le matériau isolant comporte une couche isolante verticale (5) s'appuyant sur les bords latéraux de la zone ZL), et une couche isolante horizontale (2), d'épaisseur sensiblement constante, s'appuyant sur le
fond de ladite zone et raccordée à ladite couche isolante verticale.
3. Dispositif selon la revendication 1, caractérisé par le fait que le matériau isolant comporte une couche isolante verticale (5) s'appuyant sur les bords latéraux de la zone (ZL), et une couche isolante horizontale crénelée (2,20) s'appuyant sur le fond de ladite
zone et raccordée à ladite couche isolante verticale.
4. Dispositif selon l'une des revendications précédentes,
caractérisé par le fait que le substrat (SB) et la zone locale (ZL) sont formés de silicium, et par le fait que le matériau isolant (5,2,20)est
formé de dioxyde de silicium.
5. Procédé de fabrication d'un substrat semi-conducteur comportant localement au moins une zone (ZL) débouchant à la surface du substrat et entièrement bordée, au niveau de ses bords latéraux et de son fond, par un matériau isolant de façon à être totalement isolée du reste du substrat (SB), le procédé comprenant une première étape dans laquelle on réalise dans un substrat initial (1) une couche horizontale formée du matériau isolant et débouchant à la surface du substrat initial, une deuxième étape dans laquelle on forme sur la surface du substrat initial et sur la surface de la couche horizontale, une couche semi-conductrice de recouvrement (4), et une troisième étape dans laquelle on réalise dans la couche semi-conductrice de recouvrement Zi une couche verticale (5) formée du matériau isolant, raccordée à ladite
couche horizontale et débouchant à la surface de la couche semi-
conductrice de recouvrement, la partie de la couche semi-conductrice de recouvrement bordée extérieurement par les couches horizontale et verticale du matériau isolant, formant ladite zone locale.
6. Procédé selon la revendication 5, caractérisé par le fait que dans la première étape on réalise une couche horizontale isolante (2)
d'épaisseur sensiblement constante.
7. Procédé selon la revendication 6, caractérisé par le fait que la réalisation de la couche horizontale comporte la réalisation d'une tranchée (2) dans le substrat initial et le remplissage de la tranchée (2)
par le matériau isolant.
8. Procédé selon la revendication 5, caractérisé par le fait que dans la première étape on réalise une couche horizontale isolante
crénelée (2,20).
9. Procédé selon la revendication 8, caractérisé par le fait que la réalisation de la couche horizontale crénelée comporte la réalisation dans le substrat initial (1) d'une rangée de plusieurs premières tranchées adjacentes (2) mutuellement séparées par des premières portions (10) de substrat initial, le remplissage des premières tranchées (2) par le matériau isolant, la formation sur le substrat initial (1) et sur les premières tranchées remplies (2), d'une couche semi-conductrice intermédiaire
(11),
la réalisation dans la couche semi-conductrice intermédiaire (11) d'une rangée de plusieurs deuxièmes tranchées adjacentes (20)
mutuellement séparées par des deuxièmes portions de couche semi-
conductrice intermédiaire, certaines au moins des deuxièmes tranchées reposant respectivement sur deux premières tranchées immédiatement voisines et sur la première portion de substrat initial séparant ces deux premières tranchées immédiatement voisines, et le remplissage des deuxièmes tranchées (20) par le matériau isolant.
10. Procédé selon la revendication 9, caractérisé par le fait que la formation de la couche semi-conductrice intermédiaire (11) comporte
une épitaxie.
11. Procédé selon la revendication 10, caractérisé par le fait que la formation de la couche semi-conductrice intermédiaire (11) comporte une phase d'amorphisation de la surface du substrat initial (1), un dépôt d'une couche semi-conductrice auxiliaire (9) sur la surface amorphe du substrat initial et sur les premières tranchées remplies (2), une phase de recristallisation de la couche semi-conductrice auxiliaire (9), et l'épitaxie de la couche semi-conductrice intermédiaire (11) sur ladite
couche semi-conductrice auxiliaire recristallisée (9).
12. Procédé selon l'une des revendications 5 à 11, caractérisé
par le fait que la formation de la couche semi-conductrice de
recouvrement (4) comporte une épitaxie.
13. Procédé selon la revendication 12 prise en combinaison avec la revendication 7, caractérisé par le fait que la formation de la couche semi-conductrice de recouvrement (4) comporte une phase d'amorphisation de la surface du substrat initial (1), un dépôt d'une couche semiconductrice auxiliaire (3) sur la surface amorphe du substrat initial et sur la tranchée remplie, une phase de recristallisation de la couche semiconductrice auxiliaire (4), et l'épitaxie de la couche
semi-conductrice de recouvrement (4) sur ladite couche semi-
conductrice auxiliaire recristallisée (3).
14. Procédé selon la revendication 12 prise en combinaison avec la revendication 9, caractérisé par le fait que la formation de la couche semi-conductrice de recouvrement (4) comporte une phase d'amorphisation de la surface de la couche semi-conductrice intermédiaire (11), un dépôt d'une couche semi-conductrice auxiliaire sur la surface amorphe de la couche semi-conductrice intermédiaire (11) et sur les deuxièmes tranchées remplies (20), une phase de recristallisation de la couche semiconductrice auxiliaire, et l'épitaxie de la couche semi-conductrice de recouvrement (4) sur ladite couche
semi-conductrice auxiliaire recristallisée (3).
15. Procédé selon l'une des revendications 5 à 14, caractérisé
par le fait que dans la troisième étape la réalisation de la couche isolante verticale (5) comporte la réalisation d'une tranchée et le
remplissage de ladite tranchée par le matériau isolant.
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR0100416A FR2819630B1 (fr) | 2001-01-12 | 2001-01-12 | Dispositif semi-conducteur a zone isolee et procede de fabrication correspondant |
| US10/044,829 US6503812B2 (en) | 2001-01-12 | 2002-01-11 | Fabrication process for a semiconductor device with an isolated zone |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR0100416A FR2819630B1 (fr) | 2001-01-12 | 2001-01-12 | Dispositif semi-conducteur a zone isolee et procede de fabrication correspondant |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| FR2819630A1 true FR2819630A1 (fr) | 2002-07-19 |
| FR2819630B1 FR2819630B1 (fr) | 2003-08-15 |
Family
ID=8858766
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| FR0100416A Expired - Fee Related FR2819630B1 (fr) | 2001-01-12 | 2001-01-12 | Dispositif semi-conducteur a zone isolee et procede de fabrication correspondant |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6503812B2 (fr) |
| FR (1) | FR2819630B1 (fr) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7547605B2 (en) * | 2004-11-22 | 2009-06-16 | Taiwan Semiconductor Manufacturing Company | Microelectronic device and a method for its manufacture |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS575328A (en) * | 1980-06-13 | 1982-01-12 | Matsushita Electronics Corp | Growing method for semiconductor crystal |
| US4507158A (en) * | 1983-08-12 | 1985-03-26 | Hewlett-Packard Co. | Trench isolated transistors in semiconductor films |
| EP0227523A2 (fr) * | 1985-12-19 | 1987-07-01 | SILICONIX Incorporated | Procédé pour la fabrication de régions de silicium monocristallin isolées diélectriquement |
| US4710794A (en) * | 1985-02-13 | 1987-12-01 | Kabushiki Kaisha Toshiba | Composite semiconductor device |
| EP0391081A2 (fr) * | 1989-04-06 | 1990-10-10 | International Business Machines Corporation | Fabrication et structure de semiconducteur sur îlots isolants |
| US5091330A (en) * | 1990-12-28 | 1992-02-25 | Motorola, Inc. | Method of fabricating a dielectric isolated area |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR900001267B1 (ko) * | 1983-11-30 | 1990-03-05 | 후지쓰 가부시끼가이샤 | Soi형 반도체 장치의 제조방법 |
| US4910165A (en) * | 1988-11-04 | 1990-03-20 | Ncr Corporation | Method for forming epitaxial silicon on insulator structures using oxidized porous silicon |
| US5110755A (en) * | 1990-01-04 | 1992-05-05 | Westinghouse Electric Corp. | Process for forming a component insulator on a silicon substrate |
| JPH0766284A (ja) * | 1993-08-31 | 1995-03-10 | Toshiba Corp | 半導体装置の製造方法 |
| US5637513A (en) * | 1994-07-08 | 1997-06-10 | Nec Corporation | Fabrication method of semiconductor device with SOI structure |
| KR100209714B1 (ko) * | 1996-04-12 | 1999-07-15 | 구본준 | 반도체소자의 격리막 및 이의 형성방법 |
| FR2785087B1 (fr) * | 1998-10-23 | 2003-01-03 | St Microelectronics Sa | Procede de formation dans une plaquette de silicium d'un caisson isole |
-
2001
- 2001-01-12 FR FR0100416A patent/FR2819630B1/fr not_active Expired - Fee Related
-
2002
- 2002-01-11 US US10/044,829 patent/US6503812B2/en not_active Expired - Lifetime
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS575328A (en) * | 1980-06-13 | 1982-01-12 | Matsushita Electronics Corp | Growing method for semiconductor crystal |
| US4507158A (en) * | 1983-08-12 | 1985-03-26 | Hewlett-Packard Co. | Trench isolated transistors in semiconductor films |
| US4710794A (en) * | 1985-02-13 | 1987-12-01 | Kabushiki Kaisha Toshiba | Composite semiconductor device |
| EP0227523A2 (fr) * | 1985-12-19 | 1987-07-01 | SILICONIX Incorporated | Procédé pour la fabrication de régions de silicium monocristallin isolées diélectriquement |
| EP0391081A2 (fr) * | 1989-04-06 | 1990-10-10 | International Business Machines Corporation | Fabrication et structure de semiconducteur sur îlots isolants |
| US5091330A (en) * | 1990-12-28 | 1992-02-25 | Motorola, Inc. | Method of fabricating a dielectric isolated area |
Non-Patent Citations (2)
| Title |
|---|
| PATENT ABSTRACTS OF JAPAN vol. 006, no. 064 (E - 103) 23 April 1982 (1982-04-23) * |
| YOSHIHIRO ARIMOTO: "ZONE MELTING RECRYSTALLIZATION FOR DIELECTRICALLY ISOLATED BIPOLAR TRANSISTORS", JOURNAL OF THE ELECTROCHEMICAL SOCIETY, ELECTROCHEMICAL SOCIETY. MANCHESTER, NEW HAMPSHIRE, US, vol. 139, no. 11, 1 November 1992 (1992-11-01), pages 3288 - 3294, XP000360629, ISSN: 0013-4651 * |
Also Published As
| Publication number | Publication date |
|---|---|
| FR2819630B1 (fr) | 2003-08-15 |
| US6503812B2 (en) | 2003-01-07 |
| US20020109188A1 (en) | 2002-08-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP1868233B1 (fr) | Procédé de réalisation de zones à base de Si1-yGey de différentes teneurs en Ge sur un même substrat par condensation de germanium | |
| EP1837916B1 (fr) | Procédé de réalisation d'un transistor à canal comprenant du germanium | |
| EP1589572B1 (fr) | Procédé de fabrication d'un circuit intégré comprenant l'élaboration de tranchées d'isolation creuses | |
| FR2821483A1 (fr) | Procede de fabrication d'un transistor a grille isolee et a architecture du type substrat sur isolant, et transistor correspondant | |
| EP3127142B1 (fr) | Procédé de fabrication d'une plaque de semi-conducteur adaptée pour la fabrication d'un substrat soi, et plaque de substrat soi ainsi obtenue | |
| FR2925979A1 (fr) | PROCEDE DE FABRICATION D'UN SUBSTRAT SEMICONDUCTEUR SUR ISOLANT COMPRENANT UNE ETAPE D'ENRICHISSEMENT EN Ge LOCALISE | |
| EP0159931B1 (fr) | Procédé de fabrication de zones d'isolation électrique des composants d'un circuit intégré | |
| FR2795554A1 (fr) | Procede de gravure laterale par trous pour fabriquer des dis positifs semi-conducteurs | |
| EP2610915A1 (fr) | Transistor et procédé de fabrication d'un transistor | |
| EP3531444A1 (fr) | Circuit intégré comprenant un substrat équipé d'une région riche en pièges, et procédé de fabrication | |
| EP3249689B1 (fr) | Procédé de formation de transistors pdsoi et fdsoi sur un même substrat | |
| EP1868232B1 (fr) | Procédé de réalisation de zones à base de Si1-yGey de différentes teneurs en Ge sur un même substrat par condensation de germanium | |
| EP0635880B1 (fr) | Procédé de fabrication d'un transistor en technologie silicium sur isolant | |
| FR3034254A1 (fr) | Procede de realisation d'un substrat de type soi, en particulier fdsoi, adapte a des transistors ayant des dielectriques de grilles d'epaisseurs differentes, substrat et circuit integre correspondants | |
| FR2887370A1 (fr) | Procede de fabrication d'un transistor isole a canal contraint | |
| FR2806833A1 (fr) | Procede de fabrication d'un transistor mos a deux grilles, dont l'une est enterree, et transistor correspondant | |
| FR2928029A1 (fr) | Procede de fabrication d'un dispositif semi-conducteur a grille enterree et circuit integre correspondant. | |
| FR2915318A1 (fr) | Procede de realisation d'un circuit electronique integre a deux portions de couches actives ayant des orientations cristallines differentes | |
| EP0675544B1 (fr) | Procédé de fabrication d'un transistor à effet de champ à grille isolée de longueur de canal réduite, et transistor correspondant | |
| EP1433206B1 (fr) | Transistor a un electron et a canal vertical, et procedes de realisation d'un tel transistor | |
| FR3036846A1 (fr) | Procede d'isolation locale entre des transistors realises sur un substrat soi, en particulier fdsoi, et circuit integre correspondant | |
| FR2819630A1 (fr) | Dispositif semi-conducteur a zone isolee et procede de fabrication correspondant | |
| EP1223614B1 (fr) | Procédé de fabrication d'un substrat monocristallin, et circuit intégré comportant un tel substrat | |
| FR2860919A1 (fr) | Structures et procedes de fabrication de regions semiconductrices sur isolant | |
| EP3903340A1 (fr) | Structure de type semi-conducteur pour applications digitales et radiofréquences |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| ST | Notification of lapse |
Effective date: 20070930 |