FR2798219A1 - Inductance et procede de fabrication - Google Patents
Inductance et procede de fabrication Download PDFInfo
- Publication number
- FR2798219A1 FR2798219A1 FR9911186A FR9911186A FR2798219A1 FR 2798219 A1 FR2798219 A1 FR 2798219A1 FR 9911186 A FR9911186 A FR 9911186A FR 9911186 A FR9911186 A FR 9911186A FR 2798219 A1 FR2798219 A1 FR 2798219A1
- Authority
- FR
- France
- Prior art keywords
- substrate
- type
- conductivity
- doped region
- ohm
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 82
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 title claims abstract description 28
- 229910052710 silicon Inorganic materials 0.000 title claims abstract description 28
- 239000010703 silicon Substances 0.000 title claims abstract description 28
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 10
- 239000004065 semiconductor Substances 0.000 claims abstract description 5
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 13
- 229910052802 copper Inorganic materials 0.000 claims description 13
- 239000010949 copper Substances 0.000 claims description 13
- 238000000034 method Methods 0.000 claims description 13
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical group O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 10
- 238000009413 insulation Methods 0.000 claims description 10
- 229910052782 aluminium Inorganic materials 0.000 claims description 9
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 9
- 230000015572 biosynthetic process Effects 0.000 claims description 5
- 235000012239 silicon dioxide Nutrition 0.000 claims description 5
- 239000000377 silicon dioxide Substances 0.000 claims description 5
- 239000002019 doping agent Substances 0.000 claims description 3
- 239000000463 material Substances 0.000 claims 4
- 238000000151 deposition Methods 0.000 claims 2
- 230000008021 deposition Effects 0.000 claims 1
- 239000011810 insulating material Substances 0.000 claims 1
- 238000005265 energy consumption Methods 0.000 abstract description 3
- 230000000694 effects Effects 0.000 description 3
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 2
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 230000010287 polarization Effects 0.000 description 2
- 238000004088 simulation Methods 0.000 description 2
- NYQDCVLCJXRDSK-UHFFFAOYSA-N Bromofos Chemical compound COP(=S)(OC)OC1=CC(Cl)=C(Br)C=C1Cl NYQDCVLCJXRDSK-UHFFFAOYSA-N 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000010355 oscillation Effects 0.000 description 1
- 229910052594 sapphire Inorganic materials 0.000 description 1
- 239000010980 sapphire Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/10—Inductors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/5227—Inductive arrangements or effects of, or between, wiring layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
- H01L23/64—Impedance arrangements
- H01L23/645—Inductive arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S438/00—Semiconductor device manufacturing: process
- Y10S438/957—Making metal-insulator-metal device
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Coils Or Transformers For Communication (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
Un procédé de fabrication d'une inductance comprend la formation d'une couche conductrice en spirale (14) sur un substrat (10) en silicium d'un premier type de conductivité, la formation d'une région dopée (22) d'un second type de conductivité au-dessous de la couche conductrice en spirale, et la formation d'une région dopée (24) du premier type de conductivité autour de la région dopée du second type de conductivité. L'application d'une tension de polarisation inverse entre les deux régions dopées (22, 24) crée une couche de désertion (26) qui réduit le courant que l'inductance induit dans le substrat.
Description
INDUCTANCE ET PROCEDE DE FABRICATION
La présente invention concerne une inductance et un procédé
de fabrication de celle-ci. La présente invention concerne plus particuliè-
rement une inductance à semiconducteur radiofréquence (RF) ayant moins de pertes de substrat, et un procédé de fabrication de celle-ci. De façon générale, on forme une inductance sur un substrat sans pertes, tel qu'un substrat en arséniure de gallium ou un substrat en saphir qui a un effet d'isolation prometteur, pour obtenir un faible courant
de substrat induit. On peut donc obtenir une qualité élevée de l'induc-
tance, pour permettre un fonctionnement en radiofréquence (RF). Cepen-
dant, du fait qu'un substrat en arséniure de gallium ou un cristal de sa-
phir est coûteux, on utilise de façon caractéristique un substrat en sili-
cium pour réduire le coût. Bien qu'elle permette d'obtenir un faible coût de fabrication, l'utilisation de la technologie du silicium pour fabriquer I'inductance sur un substrat en silicium conduit à une consommation d'énergie plus élevée. A l'heure actuelle, on a développé des procédés
pour résoudre le problème de la consommation d'énergie élevée lors-
qu'on utilise un substrat en silicium. On a proposé par exemple l'utilisa-
tion d'un enlèvement local de substrat ou d'un plan de masse comportant des fentes. Cependant, ces procédés ne sont pas très pratique et l'effet
est limité.
La présente invention procure une inductance formée sur un substrat en silicium qui peut réduire effectivement le courant induit dans
le substrat, pour réduire ainsi les pertes de substrat.
De plus, l'invention procure une inductance qui a une valeur d'inductance plus élevée et une plus faible résistance. De plus, il est possible de minimiser la valeur de la capacité parasite de l'inductance et il est possible d'augmenter la fréquence d'oscillation de résonance de
l'inductance jusqu'à une valeur optimale.
Pour obtenir ces avantages, ainsi que d'autres, et conformé-
ment au but de l'invention, telle qu'elle est mise en oeuvre et décrite ici
de façon générale, l'invention procure une inductance à semiconducteur.
Il existe un substrat en silicium d'un premier type de conductivité. Une couche conductrice en spirale est formée sur le substrat en silicium. La couche conductrice en spirale a de multiples spires avec une borne à chaque extrémité. Une extrémité de la couche conductrice en spirale est
connectée à une borne d'entrée, tandis que l'autre extrémité est con-
nectée à une borne de sortie. La couche conductrice en spirale peut être
en aluminium ou en cuivre. Une région dopée d'un second type de con-
ductivité est formée dans le substrat, sous la surface du substrat. Une région dopée du premier type de conductivité est ensuite formée dans le substrat autour de la région dopée du second type de conductivité. La région dopée du premier type de conductivité est séparée par un espace de la région dopée du second type de conductivité, sans être directement
en contact. Une polarisation inverse est appliquée pour connecter élec-
triquement la région dopée du premier type de conductivité et la région dopée du second type de conductivité. Une région de désertion est ainsi
formée entre les régions dopées des premier et second types de conduc-
tivité. En vue de dessus, la région dopée du second type de conductivité a une forme en nappe, tandis que la région dopée du premier type de conductivité a une forme en anneau entourant la région dopée du second
type de conductivité.
Pour obtenir ces avantages, ainsi que d'autres, et conformé-
ment au but de l'invention, telle qu'elle est mise en oeuvre et décrite ici
de façon générale, l'invention procure également un procédé de fabrica-
tion d'une inductance à semiconducteur. On fournit un substrat en sili-
cium d'un premier type de conductivité. On forme une couche conductrice en spirale sur le substrat en silicium. La couche conductrice en spirale a de multiples spires avec une borne à chaque extrémité. Une extrémité de la couche conductrice en spirale est connectée à une borne d'entrée, tandis que l'autre extrémité est connectée à une borne de sortie. On peut former la couche conductrice en spirale en aluminium ou en cuivre. On forme dans le substrat, sous la surface de celui-ci, une région dopée d'un
second type de conductivité. On forme ensuite dans le substrat une ré-
gion dopée du premier type de conductivité, autour de la région dopée du
second type de conductivité. La région dopée du premier type de con-
ductivité est séparée par un espace de la région dopée du second type de conductivité, et elles ne sont pas en contact direct. On applique une polarisation inverse pour connecter électriquement la région dopée du
premier type de conductivité et la région dopée du second type de con-
ductivité. Une région de désertion est ainsi formée entre les régions do-
pées des premier et second types de conductivité. En vue de dessus, la
région dopée du second type de conductivité a une forme en nappe, tan-
dis que la région dopée du premier type de conductivité a une forme en
anneau entourant la région dopée du second type de conductivité.
L'invention procure également un procédé de fabrication d'une
inductance. On fournit un substrat en silicium d'un premier type de con-
ductivité. On forme une couche conductrice en spirale sur le substrat en silicium. La couche conductrice en spirale a de multiples spires avec une borne à chaque extrémité. Une extrémité de la couche conductrice en spirale est connectée à une borne d'entrée, tandis que l'autre extrémité est connectée à une borne de sortie. La couche conductrice en spirale peut être en aluminium ou en cuivre. On forme dans le substrat, sous la couche conductrice en spirale, une couche dopée du premier type de conductivité. La concentration de dopants dans la couche dopée est plus
élevée que la concentration dans le substrat en silicium. La couche do-
pée a de préférence une profondeur de quelques micrométres (P.Lm) et
une concentration en dopants d'environ 5 x 1019 atomes/cm3.
D'autres caractéristiques et avantages de l'invention seront
mieux compris à la lecture de la description qui va suivre de modes de
réalisation, donnés à titre d'exemples non limitatifs. La suite de la des-
cription se réfère aux dessins annexes, dans lesquels: La figure 1A est une vue de dessus schématique montrant une inductance conforme à un premier mode de réalisation de l'invention; La figure lB est une coupe schématique selon une ligne I-I sur la figure 1A; La figure 2A est une vue de dessus schématique montrant une inductance conforme à un second mode de réalisation de l'invention; et La figure 2B est une coupe schématique selon une ligne II-II
sur la figure 2A.
Chaque fois que c'est possible, on utilise les mêmes références
numériques dans les dessins et la description pour désigner les éléments
identiques ou semblables. La figure 1A est une vue de dessus schématique montrant une inductance conforme à un premier mode de réalisation de l'invention. La
figure 1B est une coupe schématique selon une ligne I-I sur la figure 1A.
Comme représenté sur les figures 1A et lB, il existe un substrat 10, tel qu'un substrat en silicium de type p ou de type n. Une couche d'isolation 12, de préférence une couche de dioxyde de silicium (SiO2), est formée sur le substrat 10. Une couche conductrice en spirale 14, consistant en
aluminium ou en cuivre, est formée sur la couche d'isolation 12. La cou-
che conductrice en spirale 14 comprend de multiples spires formant une
structure en spirale 14a ayant une première extrémité 14b et une se-
conde extrémité 14c. La première extrémité 14b de la structure en spirale
14a est connectée à une borne d'entrée 16 par l'intermédiaire d'une cou-
che conductrice inférieure 20 et d'une interconnexion 14d. La seconde extrémité 14c est connectée à une borne de sortie 18 par l'intermédiaire d'une autre interconnexion 14e. Selon une variante, la première extrémité
14b est connectée à la borne de sortie 18 par l'intermédiaire de la cou-
che conductrice inférieure 20 et de l'interconnexion 14d, et la première extrémité 14c est connectée à la borne d'entrée 16 par l'intermédiaire de l'interconnexion 14e. La couche conductrice inférieure 20 est formée à
l'intérieur de la couche d'isolation 12.
Comme représenté sur la figure lB, une région implantée ou dopée 22 est formée dans le substrat en silicium 10, dans une région de surface. Le type de conductivité de la région dopée 22 est opposé à celui du substrat en silicium 10. Par exemple, la région dopée 22 peut être une région dopée de type N+ lorsqu'on utilise un substrat 10 de type P, ou une région dopée de type P+ lorsqu'on utilise un substrat 10 de type N. Une seconde région dopée 24 ayant le même type de conductivité que le
substrat en silicium 10, telle qu'une région dopée de type P+ ou une ré-
gion dopée de type N+, est formée dans le substrat 10 de façon à entou-
rer la première région dopée 22 au-dessous de la surface à nu du subs-
trat. Comme indiqué, la concentration de dopage des première et se-
conde régions dopées 22 et 24 est supérieure à celle du substrat en sili-
cium 10. De plus, la seconde région dopée 24 est séparée par un espace de la première région dopée 22. En vue de dessus, la première région dopée 22 forme une structure semblable à une nappe, tandis que la se-
conde région dopée 24 forme une structure semblable à un anneau en-
tourant la première région dopée 22. Une polarisation inverse Vs est ap-
pliquée entre la première région dopée 22 et la seconde région dopée 24.
Par exemple, une tension positive est appliquée à la première région do-
pée 22 et une tension négative est appliquée à la seconde région dopée 24. Selon une variante, la seconde région dopée 24 est reliée à la
masse, comme représenté sur la figure lB. L'application d'une polarisa-
tion inverse crée une région de désertion 26 au-dessous de la première région dopée 22 et dans l'espace entre les régions dopées 22 et 24. La
partie de la région de désertion 26 qui se trouve au-dessous de la pre-
mière région dopée 22 a une profondeur qui est de préférence comprise
entre 0,5 et 18 l.m. La région de désertion 26 est d'une importance spé-
ciale dans l'invention, du fait que la région de désertion 26 est une cou-
che effective pour blinder l'inductance en spirale 14 vis-à-vis du substrat
en silicium 10. Par conséquent, le courant induit dans le substrat en sili-
cium 10 est réduit et une plus faible quantité d'énergie est consommée.
Les Tableaux 1 à 4 indiquent les résultats de simulation de l'inductance fabriquée conformément au premier mode de réalisation de
l'invention. Les résultats sont obtenus en utilisant un logiciel de simula-
tion électromagnétique de type tridimensionnel, écrit par une société des E.U.A., SONNET EM Corporation. L'inductance est soumise à une gamme de fréquences de fonctionnement, dans des conditions dans lesquelles la région de désertion 26 atteint une gamme de profondeurs. Des valeurs de la résistance effective résultante, Reff, sont également indiquées dans les tableaux. Une plus faible résistance effective Reff signifie que les pertes dues à l'inductance, à l'intérieur du substrat, sont plus faibles et que les performances de l'inductance.sont meilleures. On peut aisément noter d'après les Tableaux 1 à 4 que plus la région de désertion 26 est
épaisse, plus la valeur de la résistance effective Reff est faible.
Tableau 1: Valeurs de la résistance effective pour une induc-
tance de 0,15 nH fonctionnant avec diverses fréquences et diverses
profondeurs de couche de désertion, dans le cas o la couche conduc-
trice en spirale de I'inductance est constituée par un métal idéal, sans pertes. Inductance de 0,15 nH Un métal idéal Fréquence Profondeur de la région de désertion (l.m) (GHz)
0 6 12 18
0,80 1,00 0,00152 (ohm) 0,00099 (ohm) 1,20 0,00313 (ohm) 0,00284 (ohm) 0, 00199 (ohm) 1,40 0,00601 (ohm) 0,00429 (ohm) 0,00332 (ohm) 1,60 0,01051 (ohm) 0,00777 (ohm) 0,00559 (ohm) 1,80 0,02408 (ohm) 0,01279 (ohm) 0, 00950 (ohm) 2,00 0,02288 (ohm) 0,01805 (ohm) 0,01371 (ohm) 2,20 0,04019 (ohm) 0,02991 (ohm) 0,02200 (ohm) 2,40 0,07068 (ohm) 0,04907 (ohm) 0, 03937 (ohm) 0,04019 (ohm)
Tableau 2: Valeurs de la résistance effective pour une induc-
tance fonctionnant avec diverses fréquences et diverses profondeurs de couche de désertion, dans le cas o la couche conductrice en spirale de l'inductance est constituée par de l'aluminium avec une épaisseur de 0,6 p.m. Aluminium / 0,6.m d'épaisseur Fréquence Profondeur de la région de désertion (U.m) (GHz)
0 6 12 18
0,80 0,33831 (ohm) 0,33730 (ohm) 0,33601 (ohm) 0,33856 (ohm 1,00 0,35635 (ohm) 0,35359 (ohm) 0,36050 (ohm) 0,35017 (ohm) 1,20 0,37694 (ohm) 0, 37592 (ohm) 0,39884 (ohm) 0,37263 (ohm) 1,40 0,41130 (ohm) 0,41053 (ohm) 0,40477 (ohm) 0,40149 (ohm) 1,60 0,45415 (ohm) 0,44829 (ohm) 0,44470 (ohm) 0,43907 (ohm) 1,80 0,51341 (ohm) 0,50526 (ohm) 0,50217 (ohm) 0,49009 (ohm) 2,00 0,59576 (ohm) 0,56801 (ohm) 0,55596 (ohm) 0,55019 (ohm) 2,20 0, 69877 (ohm) 0,66499 (ohm) 0,65083 (ohm) 0,63516 (ohm) 2,40 0,84768 (ohm) 0,79094 (ohm) 0,76499 (ohm) 0,74907 (ohm)
Tableau 3: Valeurs de la résistance effective pour une induc-
tance fonctionnant avec diverses fréquences et diverses profondeurs de couche de désertion, dans le cas o la couche conductrice en spirale de
I'inductance est constituée par du cuivre avec une épaisseur de 1,0 p.m.
Cuivre / Epaisseur de 1,0 p.m Fréquence Profondeur de la région de désertion (.m) (GHz)
E3 O,50 6 12 18
0,80 0,15666 (ohm) 0,15765 (ohm) 0,15685 (ohm) 0,15775 (ohm) 1,00 0,15636 (ohm) 0,16698 (ohm) 0,16995 (ohm) 0,16489 (ohm) 1,20 0,18074 (ohm) 0, 18015 (ohm) 0,22573 (ohm) 0,17710 (ohm) 1,40 0,20117 (ohm) 0,20204 (ohm) 0,19686 (ohm) 0,19399 (ohm) 1,60 0,23744 (ohm) 0,22319 (ohm) 0,21961 (ohm) 0,21560 (ohm) 1,80 0,25898 (ohm) 0,25778 (ohm) 0,25233 (ohm) 0,24473 (ohm) 2,00 0,30700 (ohm) 0,29425 (ohm) 0,28405 (ohm) 0,27862 (ohm) 2,20 0, 37467 (ohm) 0,35231 (ohm) 0,34243 (ohm) 0,32657 (ohm) 2,40 0,46110 (ohm) 0,42882 (ohm) 0,40530 (ohm) 0,39166 (ohm)
Tableau 4: Valeurs de la résistance effective pour une induc-
tance fonctionnant avec diverses fréquences et diverses profondeurs de couche de désertion, dans le cas o la couche conductrice en spirale de
l'inductance est constituée par du cuivre avec une épaisseur de 2,0 p.m.
Cuivre / Epaisseur de 2,0 itm Fréquence Profondeur de la région de désertion (k.m) (G Hz)
0 6 12 18
0,80 0,10146 (ohm) 0,10443 (ohm) 0,10161 (ohm) 0,10211 (ohm) 1,00 0,10813 (ohm) 0,11373 (ohm) 0,11152 (ohm) 0,10812 (ohm) 1,20 0,12065 (ohm) 0, 13037 (ohm) 0,17716 (ohm) 0,11760 (ohm) 1,40 0,1 371 5 (o h m) 0,14694 (ohm) 0,13315 (ohm) 0,13022 (ohm) 1,60 0,16580 (ohm) 0,16648 (ohm) 0, 14956 (ohm) 0,14606 (ohm) 1,80 0,18206 (ohm) 0,19540 (ohm) 0,17550 (ohm) 0,16821 (ohm) 2,00 0,22472 (ohm) 0,23686 (ohm) 0,19833 (ohm) 0;19302 (ohm) 2,20 0,28832 (ohm) 0,28160 (ohm) 0,24549 (ohm) 0,22853 (ohm) 2,40 0, 34452 (ohm) 0,35207 (ohm) 0,29049 (ohm) 0,27703 (ohm) La figure 2A est une vue de dessus schématique montrant une inductance conforme à un second mode de réalisation de l'invention. La figure 2B est une coupe schématique selon une ligne Il-Il sur la figure 2A. Comme représenté sur les figures 2A et 2B, il existe un substrat 30, tel qu'un substrat en silicium de type p. Une couche d'isolation 32, de préférence une couche de dioxyde de silicium, est formée sur le substrat 30. Une couche conductrice en spirale 34, consistant en aluminium ou en cuivre, est formée sur la couche d'isolation 32. La couche conductrice en spirale 34 comprend de multiples spires formant une structure en spirale 34a ayant une première extrémité 34b et une seconde extrémité 34c. La première extrémité 34b de la structure en spirale 34a est connectée à
une borne d'entrée 36 par l'intermédiaire d'une couche conductrice infé-
rieure 40 et d'une interconnexion 34d. La seconde extrémité 34c est con-
nectée à une borne de sortie 38 par l'intermédiaire d'une autre intercon-
nexion 34e. Selon une variante, la première extrémité 34b est connectée à la borne de sortie 38, et la seconde extrémité 34c est connectée à la
borne d'entrée 36. La couche conductrice inférieure 40 est formée à l'in-
térieur de la couche d'isolation 32.
Comme représenté sur la figure 2B, une couche dopée 42, telle
qu'une région dopée de type P+, est formé dans la substrat sous la sur-
face à nu du substrat, au-dessous de la couche conductrice en spirale 34, par une implantation ionique. Le type de conductivité de la couche
dopée 42 est identique à celui du substrat en silicium 30, mais la con-
centration de dopage dans la région dopée 42 est plus élevée que celle dans le substrat en silicium 30. La couche dopée 42 a de préférence une
concentration de dopage d'environ 5 x 1019 atomes/cm3 et une profon-
deur de quelques micrométres. Le but de l'incorporation d'une couche dopée 42 est d'isoler l'inductance en spirale 34 par rapport au substrat en silicium 30, de façon à réduire le courant induit dans le substrat 30, et
donc la quantité d'énergie qui est gaspillée pendant le fonctionnement.
Par exemple, si la couche dopée 42 a une profondeur d'environ 2,0 ptm, la résistance effective Reff équivaut grossièrement à la formation d'une
couche de désertion de 6,0 ilm d'épaisseur dans le premier mode de réa-
lisation. Le Tableau 5 montre les résultats de simulation de l'inductance
fabriquée conformément au second mode de réalisation de l'invention.
Tableau 5: Valeurs de la résistance effective pour une induc-
tance de 0,15 nH fonctionnant avec diverses fréquences et profondeurs de couche de désertion, dans le cas dans lequel la couche conductrice
en spirale de l'inductance est en cuivre d'une épaisseur de 2,0!zm.
Inductance de 0,15 nH Cuivre / Epaisseur de 2,0.tm Fréquence (GHz) Profondeur de la couche dopée 2,0 p.m Transinductance 5 x 104 S/m 0,80 0, 10443 (ohm) 1,00 0,11373 (ohm) 1,20 0,13037 (ohm) 1,40 0,14694 (ohm) 1,60 0,16648 (ohm) 1,80 0,19540 (ohm) 2,00 0,23686 (ohm) 2,20 0,28160 (ohm) 2, 40 0,35207 (ohm)
Il va de soi que de nombreuses modifications peuvent être ap-
portées au dispositif et au procédé décrits et représentés, sans sortir du
cadre de l'invention.
Claims (23)
1. Procédé de fabrication d'une inductance capable de réduire les pertes d'énergie dans un substrat sous-jacent, caractérisé en ce qu'il comprend les étapes suivantes: on fournit un substrat (10) d'un premier type de conductivité; on forme une couche conductrice en spirale (14) sur
le substrat (10), la couche conductrice en spirale (14) ayant une multipli-
cité de spires avec une première extrémité (14b) et une seconde extré-
mité (14c), de façon que la première extrémité soit connectée à une borne d'entrée (16), tandis que la seconde extrémité est connectée à une borne de sortie (18); on forme une région dopée (22) d'un second type de conductivité dans le substrat (10) sous la couche conductrice en spirale (14); on forme une région dopée (24) du premier type de conductivité
dans le substrat (10), sous la surface à nu, la région dopée (24) du pre-
mier type de conductivité entourant la région dopée (22) du second type de conductivité, mais étant séparée de cette dernière par une distance; et on applique une polarisation inverse entre la région dopée (24) du premier type de conductivité et la région dopée (22) du second type de
conductivité, pour former une région de désertion (26) sous la région do-
pée (22) du second type de conductivité et dans l'espace entre la région dopée (24) du premier type de conductivité et la région dopée (22) du
second type de conductivité.
2. Procédé selon la revendication 1, caractérisé en ce que la couche de désertion (26) sous la région dopée (22) du second type de
conductivité a une profondeur comprise entre 0,5 et 18 jlm.
3. Procédé selon la revendication 1, caractérisé en ce que le substrat (10) du premier type de conductivité est un substrat P-, la région dopée (22) du second type de conductivité est une région N+ et la région
dopée (24) du premier type de conductivité est une région P+.
4. Procédé selon la revendication 1, caractérisé en ce que la région dopée (22) du second type forme une structure semblable à une
nappe dans le substrat (10), sous la surface à nu du substrat.
5. Procédé selon la revendication 1, caractérisé en ce que la région dopée (24) du premier type forme une structure semblable à un anneau dans le substrat (10), autour de la région dopée (22) du second
type de conductivité.
6. Procédé selon l'une quelconque des revendications 1 à 5, dans lequel le
substrat (10, 30) comprend un substrat en silicium.
7. Procédé selon la revendication 1 ou 6, caractérisé en ce qu'avant l'étape de formation de la couche conductrice en spirale (14, 34) sur le substrat (10, 30), il comprend en outre le dépôt d'un matériau isolant sur le substrat pour former une
couche d'isolation (12, 32).
8. Procédé selon la revendication 7, caractérisé en ce que l'étape de formation de
la couche d'isolation (12, 32) comprend le dépôt de dioxyde de silicium.
9. Procédé selon l'une quelconque des revendications 1 à 8, caractérisé en ce
que la couche conductrice en spirale (14, 34) est formée en utilisant de l'aluminium.
10. Procédé selon l'une quelconque des revendications 1 à 8, caractérisé en ce
que la couche conductrice en spirale (14, 34) est formée en utilisant du cuivre.
11. Inductance à semiconducteur capable de réduire les pertes d'énergie dans un substrat sous-jacent, caractérisée en ce qu'elle comprend: un substrat (10) d'un premier type de conductivité une couche conductrice en spirale (14) formée sur le substrat, la couche conductrice en spirale (14) ayant une multiplicité de spires, avec une première extrémité (14b) et une seconde extrémité (14c), de façon que la première extrémité soit connectée à une borne d'entrée (16), tandis que la seconde extrémité est connectée à une borne de sortie (18); une région dopée (22) d'un second type de no conductivité dans le substrat (10), prés d'une surface du substrat sous la couche conductrice en spirale (14); et une région dopée (24) du premier type de conductivité dans le substrat (10), la région dopée (24) du premier type de conductivité entourant la région dopée (22) du second type de conductivité, mais étant séparée de celle-ci par un espace.
12. Inductance selon la revendication 11, caractérisée en ce que la profondeur d'une région de désertion (26) sous la région dopée (22) du second type de
conductivité est d'environ 0,5 à 18 pm.
13. Inductance selon la revendication 11, caractérisée en ce que le substrat (10) du premier type de conductivité est un substrat P- la région dopée (22) du second type de conductivité est une région N+ et la région dopée (24) du premier type de conductivité est une région P+
14. Inductance selon la revendication 11, caractérisée en ce que la région dopée (22) du second type forme une structure semblable à une nappe
juste au-dessous de la surface à nu du substrat (10).
15. Inductance selon la revendication 11, caractérisée en ce que la s région dopée (24) du premier type forme une structure semblable à un anneau
autour de la région dopée (22) du second type de conductivité.
16. Inductance selon l'une quelconque des revendications 11 à 15,
caractérisée en ce que le matériau pour la formation du substrat (30) est le silicium.
l0
17. Inductance selon l'une quelconque des revendications 11 à 15,
caractérisée en ce qu'une couche d'isolation (32) supplémentaire est formée
entre le substrat (30) et la couche conductrice en spirale (34).
18. Inductance selon la revendication 17, caractérisée en ce que le matériau pour la formation de la couche d'isolation (32) comprend le dioxyde de silicium.
19. Inductance selon l'une quelconque des revendications 11 à 18,
caractérisée en ce que le matériau pour la formation de la couche conductrice
en spirale (34) comprend l'aluminium.
20. Inductance selon l'une quelconque des revendications 11 à 18,
caractérisée en ce que le matériau pour la formation de la couche conductrice
en spirale (34) comprend le cuivre.
21. Inductance selon l'une quelconque des revendications 11 à 18,
caractérisée en ce que la couche dopée (42) dans le substrat (30) a une
épaisseur de l'ordre de quelques micromètres.
22. Inductance selon l'une quelconque des revendications 11 à 18,
caractérisée en ce que la couche dopée (42) a une concentration de dopants
d'environ 5 X 1019 atomes/cm3.
23. Inductance selon l'une quelconque des revendications 11 à 18 ou 21,
caractérisée en ce que le substrat (30) du premier type de conductivité est un substrat P-' tandis que la couche dopée (42) du premier type de conductivité
est une région P+.
Priority Applications (7)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| GB9919091A GB2353139B (en) | 1999-08-12 | 1999-08-12 | Inductor and method of manufacturing the same |
| US09/375,672 US6201289B1 (en) | 1999-08-12 | 1999-08-17 | Method of manufacturing an inductor |
| US09/375,688 US6242791B1 (en) | 1999-08-12 | 1999-08-17 | Semiconductor inductor |
| DE19940035A DE19940035A1 (de) | 1999-08-12 | 1999-08-24 | Spule und Verfahren zum Herstellen einer Spule |
| NL1012960A NL1012960C2 (nl) | 1999-08-12 | 1999-09-02 | Inductor en werkwijze voor het vervaardigen daarvan. |
| FR9911186A FR2798219B1 (fr) | 1999-08-12 | 1999-09-07 | Inductance et procede de fabrication |
| FR9914756A FR2798220B1 (fr) | 1999-08-12 | 1999-11-23 | Inductance et procede de fabrication |
Applications Claiming Priority (7)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| GB9919091A GB2353139B (en) | 1999-08-12 | 1999-08-12 | Inductor and method of manufacturing the same |
| US09/375,672 US6201289B1 (en) | 1999-08-12 | 1999-08-17 | Method of manufacturing an inductor |
| US09/375,688 US6242791B1 (en) | 1999-08-12 | 1999-08-17 | Semiconductor inductor |
| DE19940035A DE19940035A1 (de) | 1999-08-12 | 1999-08-24 | Spule und Verfahren zum Herstellen einer Spule |
| NL1012960A NL1012960C2 (nl) | 1999-08-12 | 1999-09-02 | Inductor en werkwijze voor het vervaardigen daarvan. |
| FR9911186A FR2798219B1 (fr) | 1999-08-12 | 1999-09-07 | Inductance et procede de fabrication |
| FR9914756A FR2798220B1 (fr) | 1999-08-12 | 1999-11-23 | Inductance et procede de fabrication |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| FR2798219A1 true FR2798219A1 (fr) | 2001-03-09 |
| FR2798219B1 FR2798219B1 (fr) | 2002-06-28 |
Family
ID=27561767
Family Applications (2)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| FR9911186A Expired - Fee Related FR2798219B1 (fr) | 1999-08-12 | 1999-09-07 | Inductance et procede de fabrication |
| FR9914756A Expired - Fee Related FR2798220B1 (fr) | 1999-08-12 | 1999-11-23 | Inductance et procede de fabrication |
Family Applications After (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| FR9914756A Expired - Fee Related FR2798220B1 (fr) | 1999-08-12 | 1999-11-23 | Inductance et procede de fabrication |
Country Status (5)
| Country | Link |
|---|---|
| US (2) | US6201289B1 (fr) |
| DE (1) | DE19940035A1 (fr) |
| FR (2) | FR2798219B1 (fr) |
| GB (1) | GB2353139B (fr) |
| NL (1) | NL1012960C2 (fr) |
Families Citing this family (33)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6303423B1 (en) | 1998-12-21 | 2001-10-16 | Megic Corporation | Method for forming high performance system-on-chip using post passivation process |
| US6965165B2 (en) | 1998-12-21 | 2005-11-15 | Mou-Shiung Lin | Top layers of metal for high performance IC's |
| US8178435B2 (en) | 1998-12-21 | 2012-05-15 | Megica Corporation | High performance system-on-chip inductor using post passivation process |
| US8421158B2 (en) * | 1998-12-21 | 2013-04-16 | Megica Corporation | Chip structure with a passive device and method for forming the same |
| US7531417B2 (en) * | 1998-12-21 | 2009-05-12 | Megica Corporation | High performance system-on-chip passive device using post passivation process |
| US6356183B1 (en) * | 1999-08-17 | 2002-03-12 | United Microelectronics Corp. | Method of manufacturing an inductor |
| SG98398A1 (en) * | 2000-05-25 | 2003-09-19 | Inst Of Microelectronics | Integrated circuit inductor |
| US6441442B1 (en) * | 2000-05-30 | 2002-08-27 | Programmable Silicon Solutions | Integrated inductive circuits |
| US6917095B1 (en) | 2000-05-30 | 2005-07-12 | Altera Corporation | Integrated radio frequency circuits |
| US6420773B1 (en) * | 2000-10-04 | 2002-07-16 | Winbond Electronics Corp. | Multi-level spiral inductor structure having high inductance (L) and high quality factor (Q) |
| US6373121B1 (en) * | 2001-03-23 | 2002-04-16 | United Microelectronics Corp. | Silicon chip built-in inductor structure |
| US6759275B1 (en) | 2001-09-04 | 2004-07-06 | Megic Corporation | Method for making high-performance RF integrated circuits |
| US6833781B1 (en) | 2002-06-27 | 2004-12-21 | National Semiconductor Corporation | High Q inductor in multi-level interconnect |
| US7492463B2 (en) * | 2004-04-15 | 2009-02-17 | Davidson Instruments Inc. | Method and apparatus for continuous readout of Fabry-Perot fiber optic sensor |
| US7627381B2 (en) | 2004-05-07 | 2009-12-01 | Therm Med, Llc | Systems and methods for combined RF-induced hyperthermia and radioimmunotherapy |
| US7355282B2 (en) | 2004-09-09 | 2008-04-08 | Megica Corporation | Post passivation interconnection process and structures |
| US8008775B2 (en) | 2004-09-09 | 2011-08-30 | Megica Corporation | Post passivation interconnection structures |
| US7835598B2 (en) * | 2004-12-21 | 2010-11-16 | Halliburton Energy Services, Inc. | Multi-channel array processor |
| US7864329B2 (en) | 2004-12-21 | 2011-01-04 | Halliburton Energy Services, Inc. | Fiber optic sensor system having circulators, Bragg gratings and couplers |
| EP1869737B1 (fr) * | 2005-03-16 | 2021-05-12 | Davidson Instruments, Inc. | Capteur fabry-perot haute intensite |
| US8384189B2 (en) * | 2005-03-29 | 2013-02-26 | Megica Corporation | High performance system-on-chip using post passivation process |
| CN1901163B (zh) | 2005-07-22 | 2011-04-13 | 米辑电子股份有限公司 | 连续电镀制作线路组件的方法及线路组件结构 |
| US7705421B1 (en) | 2005-11-18 | 2010-04-27 | National Semiconductor Corporation | Semiconductor die with an integrated inductor |
| WO2007109336A2 (fr) * | 2006-03-22 | 2007-09-27 | Davidson Instruments, Inc. | Appareil de lecture en continu d'un capteur à fibre optique fabry-pérot |
| US7684051B2 (en) * | 2006-04-18 | 2010-03-23 | Halliburton Energy Services, Inc. | Fiber optic seismic sensor based on MEMS cantilever |
| WO2007126475A2 (fr) | 2006-04-26 | 2007-11-08 | Davidson Instruments, Inc. | Capteurs sismiques micro-électromécanique à fibres optiques à masse supportée par des bras articulés |
| JP4878502B2 (ja) * | 2006-05-29 | 2012-02-15 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
| US8115937B2 (en) | 2006-08-16 | 2012-02-14 | Davidson Instruments | Methods and apparatus for measuring multiple Fabry-Perot gaps |
| CA2676246C (fr) * | 2007-01-24 | 2013-03-19 | Halliburton Energy Services, Inc. | Transducteur de mesure de parametres environnementaux |
| US20080186123A1 (en) * | 2007-02-07 | 2008-08-07 | Industrial Technology Research Institute | Inductor devices |
| US8129817B2 (en) * | 2008-12-31 | 2012-03-06 | Taiwan Semiconductor Manufacturing Co., Ltd. | Reducing high-frequency signal loss in substrates |
| US8546907B2 (en) * | 2009-04-15 | 2013-10-01 | Taiwan Semiconductor Manufacturing Company, Ltd. | Enhanced transmission lines for radio frequency applications |
| US8552829B2 (en) | 2010-11-19 | 2013-10-08 | Infineon Technologies Austria Ag | Transformer device and method for manufacturing a transformer device |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0746028A2 (fr) * | 1995-06-01 | 1996-12-04 | Plessey Semiconductors Limited | Arrangement à inducteur intégré |
| US5770509A (en) * | 1996-12-06 | 1998-06-23 | Electronics & Telecommunications Research Institute | Method for forming an inductor devices using substrate biasing technique |
Family Cites Families (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0272660A (ja) * | 1988-09-07 | 1990-03-12 | Kawasaki Steel Corp | 半導体装置 |
| US5500552A (en) * | 1993-07-26 | 1996-03-19 | T.I.F. Co., Ltd. | LC element, semiconductor device and LC element manufacturing method |
| TW275152B (fr) * | 1993-11-01 | 1996-05-01 | Ikeda Takeshi | |
| US5497028A (en) * | 1993-11-10 | 1996-03-05 | Ikeda; Takeshi | LC element and semiconductor device having a signal transmission line and LC element manufacturing method |
| TW267260B (fr) * | 1993-12-29 | 1996-01-01 | Tif Kk | |
| US5760456A (en) * | 1995-12-21 | 1998-06-02 | Grzegorek; Andrew Z. | Integrated circuit compatible planar inductors with increased Q |
| US6008713A (en) * | 1996-02-29 | 1999-12-28 | Texas Instruments Incorporated | Monolithic inductor |
| US5736749A (en) * | 1996-11-19 | 1998-04-07 | Lucent Technologies Inc. | Integrated circuit device with inductor incorporated therein |
| US5936299A (en) * | 1997-03-13 | 1999-08-10 | International Business Machines Corporation | Substrate contact for integrated spiral inductors |
| EP0940849A1 (fr) * | 1998-03-05 | 1999-09-08 | Interuniversitair Micro-Elektronica Centrum Vzw | Piste conductrice à faibles pertes sur un substrat et procédé pour sa fabrication |
| JP3942264B2 (ja) * | 1998-03-11 | 2007-07-11 | 富士通株式会社 | 半導体基板上に形成されるインダクタンス素子 |
| US6133079A (en) * | 1999-07-22 | 2000-10-17 | Chartered Semiconductor Manufacturing Ltd. | Method for reducing substrate capacitive coupling of a thin film inductor by reverse P/N junctions |
-
1999
- 1999-08-12 GB GB9919091A patent/GB2353139B/en not_active Expired - Fee Related
- 1999-08-17 US US09/375,672 patent/US6201289B1/en not_active Expired - Lifetime
- 1999-08-17 US US09/375,688 patent/US6242791B1/en not_active Expired - Lifetime
- 1999-08-24 DE DE19940035A patent/DE19940035A1/de not_active Ceased
- 1999-09-02 NL NL1012960A patent/NL1012960C2/nl active Search and Examination
- 1999-09-07 FR FR9911186A patent/FR2798219B1/fr not_active Expired - Fee Related
- 1999-11-23 FR FR9914756A patent/FR2798220B1/fr not_active Expired - Fee Related
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0746028A2 (fr) * | 1995-06-01 | 1996-12-04 | Plessey Semiconductors Limited | Arrangement à inducteur intégré |
| US5770509A (en) * | 1996-12-06 | 1998-06-23 | Electronics & Telecommunications Research Institute | Method for forming an inductor devices using substrate biasing technique |
Non-Patent Citations (1)
| Title |
|---|
| BURGHARTZ J N ET AL: "SPIRAL INDUCTORS AND TRANSMISSION LINES IN SILICON TECHNOLOGY USING COPPER-DAMASCENE INTERCONNECTS AND LOW-LOSS SUBSTRATES", IEEE TRANSACTIONS ON MICROWAVE THEORY AND TECHNIQUES,US,IEEE INC. NEW YORK, vol. 45, no. 10, PART 02, 1 October 1997 (1997-10-01), pages 1961 - 1968, XP000704848, ISSN: 0018-9480 * |
Also Published As
| Publication number | Publication date |
|---|---|
| FR2798220B1 (fr) | 2001-11-16 |
| DE19940035A1 (de) | 2001-03-01 |
| US6242791B1 (en) | 2001-06-05 |
| US6201289B1 (en) | 2001-03-13 |
| FR2798219B1 (fr) | 2002-06-28 |
| NL1012960C2 (nl) | 2001-03-05 |
| GB2353139B (en) | 2001-08-29 |
| GB9919091D0 (en) | 1999-10-13 |
| GB2353139A9 (en) | 2001-06-21 |
| FR2798220A1 (fr) | 2001-03-09 |
| GB2353139A (en) | 2001-02-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| FR2798219A1 (fr) | Inductance et procede de fabrication | |
| EP0996150B1 (fr) | Procédé de réalisation de composants passifs et actifs sur un même substrat isolant | |
| WO2006000691A1 (fr) | Support d'epitaxie hybride et son procede de fabrication | |
| EP1091417A1 (fr) | Procédé fabrication d'un dispositif semi-conducteur à grille enveloppante et dispositif obtenu | |
| FR2906078A1 (fr) | Procede de fabrication d'une structure micro-technologique mixte et une structure ainsi obtenue | |
| US8455292B2 (en) | Deposition of germanium film | |
| EP3241246B1 (fr) | Procédé de fabrication de nanofils ou de microfils semiconducteurs à pieds isolés | |
| FR2813993A1 (fr) | Dispositif de semi-conducteur | |
| FR3051595A1 (fr) | Procede de fabrication d'un substrat de type semi-conducteur contraint sur isolant | |
| US10559471B2 (en) | Method of manufacturing bonded wafer | |
| WO2013087707A1 (fr) | Substrats pour dispositifs semi-conducteurs | |
| EP0085607A2 (fr) | Procédé collectif de fabrication de diodes hyperfréquences avec encapsulation incorporée et diodes obtenues par ce procédé | |
| EP3594997A1 (fr) | Procede de fabrication d'au moins une structure semiconductrice comportant une etape de separation vis-a-vis du substrat de croissance | |
| EP4088312B1 (fr) | Procédé de fabrication d'une structure de type semi-conducteur sur isolant pour applications radiofréquences | |
| US8841207B2 (en) | Reusable substrates for electronic device fabrication and methods thereof | |
| FR2969813A1 (fr) | Procédé de fabrication d'un dispositif semi-conducteur | |
| CA3111155A1 (fr) | Procede de separation d'une plaque en composants individuels | |
| Guiot et al. | InP based Engineered substrates for Photonics and RF applications | |
| US11881406B2 (en) | Method of manufacturing a semiconductor device and semiconductor wafer | |
| FR2632776A1 (fr) | Diode hyperfrequences de type pin et son procede de fabrication | |
| FR3134235A1 (fr) | Transistor a haute mobilite electronique et son procede de fabrication | |
| US8895347B2 (en) | Method for fabricating semiconductor layer having textured surface and method for fabricating solar cell | |
| EP4135007A1 (fr) | Procédé de fabrication de composants radiofréquence | |
| FR3143841A1 (fr) | Procédé de préparation d’un empilement en vue d’un collage | |
| CN103745915B (zh) | 应变层的生长方法以及带有应变层的衬底 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| TP | Transmission of property | ||
| ST | Notification of lapse |
Effective date: 20150529 |