FR2787259A1 - Boucle a verrouillage de phase pour des signaux a haute frequence - Google Patents
Boucle a verrouillage de phase pour des signaux a haute frequence Download PDFInfo
- Publication number
- FR2787259A1 FR2787259A1 FR9906761A FR9906761A FR2787259A1 FR 2787259 A1 FR2787259 A1 FR 2787259A1 FR 9906761 A FR9906761 A FR 9906761A FR 9906761 A FR9906761 A FR 9906761A FR 2787259 A1 FR2787259 A1 FR 2787259A1
- Authority
- FR
- France
- Prior art keywords
- voltage
- preload
- phase
- signal
- locked loop
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
- H03L7/089—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses
- H03L7/0891—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses the up-down pulses controlling source and sink current generators, e.g. a charge pump
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/10—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
- H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
- H03L7/183—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between fixed numbers or the frequency divider dividing by a fixed number
- H03L7/185—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between fixed numbers or the frequency divider dividing by a fixed number using a mixer in the loop
Abstract
Boucle à verrouillage de phase pour des signaux à haute fréquence (HF) comportant un détecteur phase-fréquence (PFD, 4) auquel est envoyé comme premier signal d'entrée un signal de fréquence produit via une division de fréquence (R/1, 5) et comme deuxième signal d'entrée, également produit via une division de fréquence (N/1, 6), un signal déduit du signal de sortie d'un oscillateur commandé en tension (VCO, 2) et soumis encore à un mélange (1) avec un signal d'oscillateur local et éventuellement à une modulation (7) et dont les signaux de sortie sont prévus après une transmission via un dispositif formant pompe de charge (9, 12) et via un filtre passe-bas de boucle passif (10) pour la commande de l'oscillateur commandé en tension (VCO, 2).
Description
BOUCLE A VERROUILLAGE DE PHASE POUR DES SIGNAUX A HAUTE
FREOUENCE
L'invention concerne une boucle à verrouillage de phase pour des signaux à haute fréquence (HF) comportant un détecteur phase-fréquence auquel est envoyé comme premier signal d'entrée un signal de fréquence produit via une division de fréquence et comme deuxième signal d'entrée, également produit via une division de10 fréquence, un signal déduit du signal de sortie d'un oscillateur commandé en tension et soumis encore à un mélange avec un signal d'oscillateur local et éventuellement à une modulation et dont les signaux de sortie sont prévus après une transmission via un dispositif formant pompe de charge et via un filtre passe-bas de boucle passif pour la commande de l'oscillateur commandé en tension, le dispositif formant pompe de charge étant commandé pendant la phase transitoire, pour l'établissement (précharge) d'un20 certain état initial, servant à un accrochage "Lock-in" rapide, de l'oscillateur commandé en tension, de telle sorte qu'il se charge d'envoyer à l'oscillateur commandé en tension la tension de commande respectivement nécessaire pour l'état initial.25 Divers circuits HF comportant une boucle à verrouillage de phase et pouvant être mis en oeuvre sous forme de circuits intégrés (IC) dans des technologies modernes à semi- conducteurs ont été développés pour des systèmes de télécommunication. Les figures 1 et 2
2 2787259
montrent deux exemples connus de circuits HF de ce genre.
L'exemple représenté à la figure 1 est un synthétiseur de fréquence PLL comportant un mélangeur à boucle (MPLL) et l'exemple représenté à la figure 2 est un transmetteur5 dit Upconversion-Modulation-LoopTransmitter (UML-TX), le signal local fLO et le signal de référence fR étant produits par un oscillateur ou par un synthétiseur de fréquence. Le mélangeur à boucle 1 sert dans les deux exemples à convertir et abaisser la fréquence de sortie d'un oscillateur commandé en tension 2. Des produits mixtes indésirables du mélangeur à boucle 1 sont supprimés au moyen d'un filtre passe-bas 3. La boucle à verrouillage de phase comporte un détecteur phase-fréquence 4 dont l'un des deux signaux d'entrée reçus est un signal de référence de fréquence fR (avant la division de fréquence) qui est passé par un diviseur de fréquence 5 de rapport de division R/1 et dont le deuxième signal d'entrée est un signal de20 fréquence fIF (avant la division de fréquence) qui est passé par un diviseur de fréquence 6 de rapport de division N/i et qui avait été déduit du signal de sortie de l'oscillateur commandé en tension 2 et de fréquence fRF (figure 1) ou de fréquence d'émission fTX (figure 2)25 et soumis au mélange dans le mélangeur à boucle 1 avec un signal de synthétiseur de fréquence ou d'oscillateur local fLo ainsi que, dans le cas de la figure 2, à une modulation dans un modulateur en quadrature 7 et à un filtrage dans un filtre passe-bande 8 passif.30 Les signaux de sortie présents aux deux sorties du détecteur phase-fréquence 4 sont envoyés aux deux entrées d'une pompe de charge 9 qui comporte deux sources de courant (Source et Sink) et dont la sortie fournit la tension de commande Vcp prévue pour la commande de I-TI
3 2787259
l'oscillateur commandé en tension 2 et passant encore par un filtre passe-bas de boucle 10 passif. Les boucles à verrouillage de phase connues de ce type sont programmées la plupart du temps à l'aide d'un bus, par exemple à l'aide d'un bus à trois lignes, dans leur mode Standby (seul le bus est actif). Après la programmation, les boucles sont commutées du mode Standby au mode actif. Pendant la phase transitoire après la commutation, la boucle à verrouillage de phase force10 l'oscillateur commandé en tension 2 à suivre le signal de référence fR de telle sorte que les relations de phase et de fréquence des deux signaux d'entrée sur le détecteur phase-fréquence 4 restent identiques une fois l'accrochage ou "lock-in" réussi. 15 Lors du développement des boucles à verrouillage de phase, on prend en compte actuellement aussi bien des applications "Single-Band" que des applications "Dual- Band". Dans le cas de systèmes cellulaires Single-Band pour GSM (Global System for Mobile Communications), PCN20 (Personal Communication Network) ou PCS (Personal Communication System/Service), des récepteurs et des émetteurs comportant des boucles à verrouillage de phase PLL sont construits seulement pour une bande de fréquence correspondante.25 Dans le cas de systèmes Dual-Band, des fréquences de travail des récepteurs et des émetteurs sont commutées par exemple entre des bandes GSM et des bandes PCN ou entre des bandes GSM et des bandes PCS, c'est-à-dire qu'il se produit un changement de bande. Si on choisit la30 fréquence locale fLO = fRF + fIF pour le GSM (fRF = 900 MHz) et fLO = fRF - fIF pour le PCN et pour le PCS (fRF = 1.800 MHz ou 1.900 MHz) pour des systèmes Dual- Band, cette fréquence se trouve entre les deux bandes de
fréquence entre lesquelles on doit commuter.
4 2787259
Par conséquent, seul un petit domaine de bande de fréquence du synthétiseur de fréquence produisant la fréquence locale fLo est nécessaire, ce qui fait que la mise en oeuvre de ce synthétiseur de fréquence avec un5 bruit de phase réduit et avec une transitoire courte est facilitée. Pendant la phase transitoire, la fréquence de sortie de l'oscillateur commandé en tension (VCO) doit être commandée de manière à obtenir à la sortie du mélangeur à boucle une basse fréquence. Cette condition initiale nécessaire pour un "lock-in" rapide des boucles à verrouillage de phase tient aux raisons suivantes: Dans les deux cas MPLL et UML-TX: 1) la sensibilité du diviseur N/1 6 diminue pour de hautes fréquences; 2) la puissance de sortie du mélangeur à boucle 1 diminue pour de hautes fréquences;
3) l'affaiblissement dans la bande passante du filtre passe-bas 3 augmente pour de hautes fréquences.
En plus, dans le cas UML-TX: 4) la sensibilité du modulateur 7 diminue pour de hautes fréquences; ) la puissance de sortie du modulateur 7 diminue pour de hautes fréquences; 6) l'affaiblissement dans la bande passante du filtre
passe-bande 8 augmente pour de hautes fréquences.
Dans des mises en oeuvre de PLL connues, la condition initiale mentionnée ci-dessus pour un "lock-in" rapide de la boucle à verrouillage de phase peut être satisfaite par une commutation de la polarité du30 détecteur phase-fréquence (PFD) 4. La commutation de la polarité s'effectue au moyen d'une programmation logicielle, par exemple via un bus à trois lignes. Dans le cas d'une polarité positive à la sortie du détecteur phase-fréquence 4, la source de courant "Source" dans la pompe de charge 9 est connectée si le
2787259
signal FN est en phase ou en fréquence par rapport au signal FR. Dans le cas d'une polarité négative, la source de courant "Sink" de la pompe de charge 9 est connectée. Pour satisfaire à la condition initiale, les boucles à5 verrouillage de phase PLL doivent être commandées de la manière suivante: 1) Les diviseurs R/1 5 et N/1 6, le détecteur phase- fréquence 4 et la pompe de charge 9 sont d'abord connectés, l'oscillateur commandé en tension 2 et le10 mélangeur à boucle 1 (et le modulateur 7 dans le cas du UML-TX) restent déconnectés et le signal de référence de fréquence fR se trouve à l'entrée du diviseur R/1 5, tandis qu'il n'y a aucun signal à l'entrée du diviseur N/1 6.15 2) La polarité du détecteur phase-fréquence 4 est commutée de manière appropriée. La tension de sortie de
la pompe de charge 9 atteint Vcp = Vcc (tension continue d'alimentation) pour fLO = fRF + fIF dans le cas du GSM et Vcp = gnd(0) pour fLO = fRF fIF dans le cas du PCN20 et du PCS.
3) L'oscillateur commandé en tension 2 et le mélangeur à boucle 1 (et le modulateur 7 dans le cas du
UML-TX) sont connectés après la précharge et la boucle à verrouillage de phase globale se trouve alors en mode25 actif et fonctionne avec une fréquence initiale basse à la sortie du mélangeur à boucle 1.
Comme la précharge est atteinte avec une programmation logicielle, on utilise le terme de "précharge logicielle". La figure 3 montre un diagramme temporel simplifié de la "précharge logicielle" sans ou avec changement de bande. L'intervalle de temps tpCp de
la commutation de la polarité du détecteur phase- fréquence 4 à l'obtention de la tension de sortie correspondante est appelé temps de précharge.
6 2787259
Le signal pd sert à la mise sous tension Power-on (pd = High) et le signal str sert à la validation de bus Bus-Enable. A la figure 3, Vcc représente la tension
continue d'alimentation, Vcp la tension de commande pour5 l'oscillateur commandé en tension et gnd le potentiel de masse.
La solution décrite jusqu'à présent pour la
"précharge logicielle" a les inconvénients suivants.
1) Il y a une forte consommation de courant lors de la précharge parce que le diviseur R/1 5 et le diviseur N/1 6, le détecteur phase- fréquence 4 et la pompe de charge 9 doivent être connectés. 2) Dans la trame temporelle (Time Frame) et dans les créneaux temporels (Time Slots) de systèmes cellulaires TDMA (Time Division Multiple Access, multiplexage temporel) comme GSM ou PCN dans lesquels une trame temporelle (4,616 ms) est divisée en 8 créneaux temporels (577 Us), on a un timing critique des signaux de commande pour les boucles à verrouillage de phase, car la connexion des circuits avec des opérations de programmation séparées (précharge et active) s'effectue
par logiciel. 3) La précharge est nécessaire aussi bien pour des applications Single-Band que pour des applications Dual-
Band sans changement de bande car les boucles à verrouillage de phase présentent lors de la déconnexion une tension indéfinie Vcp fonction de la fréquence de sortie de l'oscillateur commandé en tension. L'invention vise à proposer pour des boucles à verrouillage de phase des possibilités de mise en oeuvre de la précharge qui demandent une consommation de courant plus petite pendant la précharge, qui présentent un timing non critique pour la précharge et selon lesquelles l'opération de programmation pour la précharge disparaît35 pour des applications Single-Band et Dual-Band de telle TIIV
7 2787259
sorte que les boucles à verrouillage de phase peuvent
être mises en service plus rapidement.
Ce problème est résolu par une boucle à verrouillage de phase du type mentionné en introduction et caractérisée par le fait que le dispositif formant pompe de charge contient en complément de la pompe de charge une pompe de précharge qui est commandée par deux signaux de commande logiques, un signal de commande logique fait en sorte que, lors de la précharge, la boucle à verrouillage de phase se trouve en mode Standby et seule la pompe de précharge se trouve en mode actif et, après la précharge, inversement, la boucle à verrouillage de phase se trouve en mode actif et la pompe de précharge se trouve en mode15 Standby, et que l'autre signal de commande logique fait en sorte que la pompe de précharge applique à l'oscillateur commandé en tension la tension de commande respectivement nécessaire pour l'état initial.20 De préférence, - la pompe de précharge est mise en oeuvre sous forme de deux sources de courant simples commandées en tension ou commandées en courant (Source, Sink) avec des transistors bipolaires et/ou CMOS.25 - la pompe de précharge et le filtre passe-bas de boucle passif sont conçus de façon optimisée quant à leur consommation de courant de telle sorte qu'il en résulte une réduction de la durée de précharge. - pour des applications Single-Band, la tension de commande, envoyée à l'oscillateur commandé en tension, après la précharge ou bien la polarité de précharge après l'initialisation, c'est-à-dire après la première programmation après la mise sous tension Power-on, sont fixées de telle sorte qu'aucune programmation35 supplémentaire de la précharge avant le mode actif n'est
8 2787259
nécessaire, et le courant de précharge est réduit de telle sorte que la consommation de courant totale en mode Standby est relativement réduite et donc assez petite pour être acceptée.5 Selon une variante, il est prévu une boucle à verrouillage de phase du type mentionné en introduction et caractérisée par le fait que une fonction de précharge est intégrée dans le dispositif formant pompe de charge de telle sorte que, à chaque fois, un multiplexeur 2:1 est agencé entre chacune des deux sorties du détecteur phase-fréquence et chacune des deux entrées de la pompe de charge, pour la mise en oeuvre de la fonction de précharge, le dispositif formant pompe de charge est commandé par deux signaux de commande logiques, un signal de commande logique fait en sorte que, lors de la précharge, la boucle à verrouillage de phase se trouve en mode Standby et seule la pompe de charge avec fonction de précharge se trouve dans le mode actif20 et, après la précharge, la boucle à verrouillage de phase se trouve en mode actif, et que l'autre signal de commande logique est envoyé directement à un premier multiplexeur 2:1 et via un inverseur au deuxième multiplexeur 2:1 pour que les25 signaux de sortie du détecteur phase-fréquence soient combinés avec ce signal de commande ou avec le signal de
commande inversé de telle sorte que la pompe de charge applique à l'oscillateur commandé en tension la tension de commande respectivement nécessaire pour l'état30 initial.
Les boucles à verrouillage de phase mises en oeuvre selon l'invention sont avantageusement construites avec une technique de circuits intégrés (IC). D'autres caractéristiques et avantages de l'invention ressortiront plus clairement à la lecture de -F.
9 2787259
la description ci-après, faite en référence aux dessins
annexés, dans lesquels: Figure 1: le schéma fonctionnel d'un synthétiseur de fréquence avec mélangeur à boucle (MPLL) connu et déjà décrit en introduction, Figure 2: le schéma fonctionnel d'un transmetteur dit Upconversion-Modulation-Loop-Transmitter (UML- TX) connu et déjà décrit en introduction, Figure 3: un diagramme temporel déjà décrit pour une "précharge logicielle" dans les circuits connus des figures 1 et 2, Figure 4: le schéma fonctionnel d'un synthétiseur de fréquence PLL avec mélangeur à boucle (MPLL) et avec une pompe de précharge prévue selon l'invention,15 Figure 5: un diagramme temporel pour la pompe de précharge du cirduit de la figure 4, et Figure 6: le schéma fonctionnel d'un synthétiseur de fréquence PLL avec mélangeur à boucle (MPLL) et avec une précharge conçue selon une variante de l'invention.20 La figure 4 montre à l'aide d'un synthétiseur de fréquence PLL avec mélangeur à boucle (MPLL) le nouveau
concept de précharge selon l'invention pour des boucles à verrouillage de phase PLL de ce genre. La boucle à verrouillage de phase PLL coïncide en grande partie avec25 celle de la figure 1 de telle sorte que l'on ne redécrit pas ici les parties qui coïncident.
Cependant, il est prévu en plus dans le circuit de la figure 4 une pompe de précharge 11 en parallèle avec la pompe de charge 9. Bien que l'on ait représenté à la30 figure 4 seulement la boucle à verrouillage de phase MPLL avec pompe de précharge 12, ce concept est aussi valable
pour toutes les autres boucles à verrouillage de phase PLL, par exemple PLL et UML-TX (schéma de principe reproduit à la figure 2).
1-Ill lo 2787259 La pompe de précharge 12 constituée de deux sources de courant "Source" et "Sink" ainsi que d'un inverseur 11 est commandée par deux signaux pcp et pd. Si par exemple pd = Low, la boucle à verrouillage de phase PLL se trouve5 en mode Standby et seule la pompe de précharge 12 qui est commandée par le signal pd par l'intermédiaire d'un inverseur 13 est en mode actif. Le signal de commande pcp peut être programmé à l'aide de logiciels ou de matériels. Si pcp = High, la source de courant "Source"10 de la pompe de précharge 12 est connectée et on obtient comme tension de sortie pour la commande de l'oscillateur commandé en tension (VCO) 2 Vcp = Vcc pour fLO = fRF + fIF (GSM). Si pcp = Low, la source de courant "Sink" de la pompe de précharge 12 est connectée par l'intermédiaire de l'inverseur 11. On a alors Vcp = gnd(0) pour fLO =
fRF - fIF (PCN et PCS). Après la précharge, la boucle à verrouillage de phase PLL est mise en mode actif et la pompe de précharge 12 est commutée en mode Standby (pd =20 High).
La figure 5 montre un diagramme temporel simplifié de la pompe de précharge 12 sans et avec changement de bande (applications Single- Band ou Dual-Band). Les signaux de commande pcp et pd peuvent être programmés par25 matériel ou par logiciel. A cause de l'abandon des deux opérations de programmation logicielles séparées nécessaires dans les solutions connues jusqu'à présent, le timing pour la précharge devient non critique. L'intervalle de temps tpcp est appelé temps de précharge.30 A la figure 5, Vcc représente la tension continue d'alimentation, Vcp la tension de commande pour l'oscillateur commandé en tension (VCO) 2 et gnd le potentiel de masse. La pompe de précharge 12 peut être mise en oeuvre avec des sources de courant simples commandées en tension Ai| Il 2787259 ou commandées en courant au moyen de transistors bipolaires et/ou CMOS parce qu'on a peu d'exigences en matière de vitesse et de précision en comparaison de la pompe de charge 9 dans la boucle à verrouillage de phase5 PLL. La durée de précharge dépend de la grandeur du courant IpCp de la pompe de précharge 12 ainsi que des
éléments du filtre passe-bas de boucle 10 passif.
Pour cette raison, la durée de précharge peut être réduite par une optimisation de la pompe de précharge 12 et du filtre passe-bas de boucle 10 passif. Comme la précharge a lieu dans le mode Standby de la boucle à verrouillage de phase PLL et peut être mise en oeuvre avec des circuits simples, la consommation de courant pendant la précharge est nettement réduite.15 Pour des applications Single-Band, la tension de sortie Vcp après la précharge ou la polarité de précharge après l'initialisation (lère programmation après la mise sous tension Power-on) peuvent être fixées, c'est-à-dire qu'aucune programmation supplémentaire de la précharge20 n'est nécessaire avant le mode actif. Le temps d'établissement des boucles à verrouillage de phase PLL
peut ainsi être réduit. Mais il faut aussi que le courant de précharge IpCp soit réduit de telle sorte que la consommation de courant totale dans le mode Standby soit25 acceptable.
Selon une variante de réalisation, la fonction de précharge peut aussi être mise en oeuvre avec la pompe de charge 9 des boucles à verrouillage de phase PLL comme on l'a représenté à la figure 6. Cette figure 6 montre ce30 nouveau concept de précharge dans une variante de réalisation selon l'invention, également à l'aide d'un
synthétiseur de fréquence PLL avec mélangeur à boucle (MPLL) pour des boucles à verrouillage de phase PLL de ce genre.
12 2787259
La boucle à verrouillage de phase PLL coïncide en grande partie avec celle de la figure 1 de telle sorte que l'on ne redécrit pas ici les parties qui coïncident. Cependant, il est prévu dans un dispositif formant pompe5 de charge 14 conçu de manière particulière et ayant une fonction de précharge deux multiplexeurs 2:1 (Mux) 15 et 16 avant la pompe de charge 9 proprement dite pour que les sorties du détecteur phase-fréquence (PFD) 4 soient combinées avec le signal de commande pcp ou avec le10 signal de commande pcp inversé par un inverseur 17 et pour que, dans le mode Standby des boucles à verrouillage de phase PLL, la pompe de charge 9 avec fonction de précharge puisse rester en mode actif. Comme la pompe de charge 9 des boucles à verrouillage de phase PLL est construite normalement avec des techniques plus rapides et plus précises que la pompe
de précharge 12 de la figure 5, la consommation de courant de cette variante selon la figure 6 est pendant la précharge plus grande que pendant la précharge selon20 la forme de réalisation de la figure 4 décrite plus haut.
Les deux nouvelles formes de réalisation de précharge expliquées à l'aide des figures 4 et 6 ont par rapport à la précharge logicielle utilisée jusqu'à présent les avantages suivants.25 1) Il n'y a qu'une petite consommation de courant pendant la précharge car seule la pompe de précharge 12 de la figure 4 ou seule le dispositif formant pompe de charge 14 avec précharge incluse de la figure 6 est en mode actif.30 2) A cause de l'abandon des deux opérations séparées de programmation logicielle, le timing pour la précharge est non critique. 3) Pour des applications Single-Band et Dual-Band sans changement de bande, l'opération de programmation pour la précharge n'existe pas, ce qui fait que les
13 2787259
boucles à verrouillage de phase PLL sont rapidement mises
en service.
T1
14 2787259
Claims (8)
1. Boucle à verrouillage de phase pour des signaux
à haute fréquence (HF) comportant un détecteur phase-
fréquence (PFD, 4) auquel est envoyé comme premier signal d'entrée un signal de fréquence produit via une division de fréquence (R/l, 5) et comme deuxième signal d'entrée, également produit via une division de fréquence (N/i, 6), un signal déduit du signal de sortie d'un oscillateur commandé en tension (VCO, 2) et soumis encore à un mélange (1) avec un signal d'oscillateur local et éventuellement à une modulation (7) et dont les signaux de sortie sont prévus après une transmission via un dispositif formant pompe de charge (9, 12) et via un filtre passe-bas de boucle passif (10) pour la commande de l'oscillateur commandé en tension (VCO, 2), le dispositif formant pompe de charge (9, 12) étant commandé pendant la phase transitoire, pour l'établissement (précharge) d'un certain état initial, servant à un accrochage "Lock-in" rapide, de l'oscillateur commandé en tension (VCO, 2), de telle sorte qu'il se charge d'envoyer à l'oscillateur commandé en tension (VCO, 2) la tension de commande respectivement nécessaire pour l'état initial, -TT
2787259
caractérisée par le fait que le dispositif formant pompe de charge (9, 12) contient en complément de la pompe de charge (9) une pompe de précharge (12) qui est commandée par deux signaux de commande logiques (pd, pcp), un signal de commande logique (pd) fait en sorte que, lors de la précharge, la boucle à verrouillage de phase (PLL) se trouve en mode Standby et seule la pompe de précharge (12) se trouve en mode actif et, après la précharge, inversement, la boucle à verrouillage de phase (PLL) se trouve en mode actif et la pompe de précharge (12) se trouve en mode Standby, et que l'autre signal de commande logique (pcp) fait en sorte que la pompe de précharge (12) applique à l'oscillateur commandé en tension (VCO, 2) la tension de commande (Vcp = Vcc ou Vcp = gnd) respectivement
nécessaire pour l'état initial.
2. Boucle à verrouillage de phase selon la revendication 1, caractérisée par le fait que les signaux de commande logiques (pd, pcp) sont programmés par des moyens matériels.
3. Boucle à verrouillage de phase selon la revendication 1, caractérisée par le fait que les signaux de commande logiques (pd, pcp) sont programmés par des moyens logiciels.
4. Boucle à verrouillage de phase selon la revendication 1, caractérisée par le fait que la pompe de précharge (12) est mise en oeuvre sous forme de deux sources de courant simples commandées en tension ou commandées en courant (Source, Sink) avec des transistors bipolaires
et/ou CMOS.
Jir
16 2787259
5. Boucle à verrouillage de phase selon la revendication 1 ou 4, caractérisée par le fait que la pompe de précharge (12) et le filtre passe-bas de boucle passif (10) sont conçus de façon optimisée quant à leur consommation de courant de telle sorte qu'il en résulte une réduction de
la durée de précharge.
6. Boucle à verrouillage de phase selon l'une des
revendications précédentes,
caractérisée par le fait que, pour des applications Single-Band, la tension de commande (Vcp), envoyée à l'oscillateur commandé en tension (VCO, 2), après la précharge ou bien la polarité de précharge après l'initialisation, c'est-à-dire après la première programmation après la mise sous tension Power-on, sont fixées de telle sorte qu'aucune programmation supplémentaire de la précharge avant le mode actif n'est nécessaire, et par le fait que le courant de précharge Ipcp est réduit de telle sorte que la consommation de courant totale en mode Standby est relativement réduite
et donc assez petite pour être acceptée.
7. Boucle à verrouillage de phase (PLL = Phase Locked Loop) pour des signaux à haute fréquence (HF) comportant un détecteur phase- fréquence (PFD, 4) auquel est envoyé comme premier signal d'entrée un signal de fréquence produit via une division de fréquence (R/1, 5) et comme deuxième signal d'entrée, également produit via une division de fréquence (N/1, 6), un signal déduit du signal de sortie d'un oscillateur commandé en tension (VCO, 2) et soumis encore à un mélange (1) avec un signal d'oscillateur local et éventuellement à une modulation (7) et dont les signaux de sortie sont prévus après une transmission via un dispositif formant pompe de charge (9, 14) et via un filtre passe-bas de boucle passif (10) pour la commande de l'oscillateur commandé en tension
17 2787259
(VCO, 2), le dispositif formant pompe de charge (9, 14) étant commandé pendant la phase transitoire, pour l'établissement (précharge) d'un certain état initial, servant à un accrochage "Lock-in" rapide, de l'oscillateur commandé en tension (VCO, 2), de telle sorte qu'il s'occupe d'envoyer à l'oscillateur commandé en tension (VCO, 2) la tension de commande respectivement nécessaire pour l'état initial, caractérisée par le fait que une fonction de précharge est intégrée dans le dispositif formant pompe de charge (14) de telle sorte que, à chaque fois, un multiplexeur 2:1 (15 ou 16) est
agencé entre chacune des deux sorties du détecteur phase-
fréquence (PFD, 4) et chacune des deux entrées de la pompe de charge (9), pour la mise en oeuvre de la fonction de précharge, le dispositif formant pompe de charge (14) est commandé par deux signaux de commande logiques (pd, pcp), un signal de commande logique (pd) fait en sorte que, lors de la précharge, la boucle à verrouillage de phase (PLL) se trouve en mode Standby et seule la pompe de charge avec fonction de précharge se trouve dans le mode actif et, après la précharge, la boucle à verrouillage de phase (PLL) se trouve en mode actif, et que l'autre signal de commande logique (pcp) est envoyé directement au premier multiplexeur 2:1 (15) et via un inverseur (17) au deuxième multiplexeur 2:1 (16)
pour que les signaux de sortie du détecteur phase-
fréquence (PFD, 4) soient combinés avec ce signal de commande ou avec le signal de commande inversé de telle sorte que la pompe de charge (9) applique à l'oscillateur commandé en tension (VCO, 2) la tension de commande (Vcp = Vcc ou Vcp = gnd) respectivement nécessaire pour l'état initial.
18 2787259
8. Boucle à verrouillage de phase selon l'une des
revendications précédentes,
caractérisée par une mise en oeuvre dans la
technique des circuits intégrés (IC).
-IT
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE19825215 | 1998-06-05 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| FR2787259A1 true FR2787259A1 (fr) | 2000-06-16 |
| FR2787259B1 FR2787259B1 (fr) | 2004-07-09 |
Family
ID=7870054
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| FR9906761A Expired - Fee Related FR2787259B1 (fr) | 1998-06-05 | 1999-05-28 | Boucle a verrouillage de phase pour des signaux a haute frequence |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US6215362B1 (fr) |
| FR (1) | FR2787259B1 (fr) |
| GB (1) | GB2338127B (fr) |
Families Citing this family (20)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6411820B1 (en) * | 1999-04-20 | 2002-06-25 | Conexant Systems, Inc. | Switchable phase lock loop for dual mode applications |
| GB2361368B (en) * | 2000-01-27 | 2003-09-10 | Nec Technologies | Frequency synthesiser |
| US6658065B1 (en) * | 2000-02-29 | 2003-12-02 | Skyworks Solutions, Inc. | System of and method for reducing or eliminating the unwanted sideband in the output of a transmitter comprising a quadrature modulator followed by a translational loop |
| CN1223090C (zh) * | 2000-04-03 | 2005-10-12 | 西门子公司 | 用于运行振荡器的方法以及电路装置和调相环 |
| JP4401011B2 (ja) * | 2000-08-04 | 2010-01-20 | Ｎｅｃエレクトロニクス株式会社 | Ｐｌｌ回路 |
| US6486650B1 (en) * | 2000-09-27 | 2002-11-26 | 3Com Corporation | Frequency locked loop speed up |
| EP1220453B1 (fr) | 2000-12-28 | 2009-02-11 | Renesas Technology Corp. | Circuit PLL à temps de transit réduit |
| US6693494B2 (en) * | 2001-08-20 | 2004-02-17 | Koninklijke Philips Electronics N.V. | Frequency synthesizer with three mode loop filter charging |
| GB0126632D0 (en) | 2001-11-06 | 2002-01-02 | Hitachi Ltd | A communication semiconductor integrated circuit device and a wireless communication system |
| FI113817B (fi) * | 2002-05-27 | 2004-06-15 | Nokia Corp | Parannettu piirijärjestely vaihelukoksi, vaihelukon toteuttava integroitupiiri, vaihelukkoa hyödyntävä menetelmä ja solukkoverkon päätelaite |
| GB2389251B (en) | 2002-05-31 | 2005-09-07 | Hitachi Ltd | A communication semiconductor integrated circuit, a wireless communication apparatus, and a loop gain calibration method |
| GB2389256B (en) * | 2002-05-31 | 2005-12-21 | Hitachi Ltd | Semiconductor integrated circuit device for communication radio-communications apparatus and transmission starting method |
| GB2412513B (en) * | 2002-05-31 | 2006-03-08 | Renesas Tech Corp | Apparatus for radio telecommunication system and method of building up output power |
| GB2389253B (en) * | 2002-05-31 | 2005-09-21 | Hitachi Ltd | Transmitter and semiconductor integrated circuit for communication |
| US7003274B1 (en) | 2003-03-05 | 2006-02-21 | Cisco Systems Wireless Networking (Australia) Pty Limited | Frequency synthesizer and synthesis method for generating a multiband local oscillator signal |
| GB2404506B (en) * | 2003-07-31 | 2006-02-22 | Renesas Tech Corp | Method of ramping up output level of power amplifier of radio communication system,communication semiconductor integrated circuit,& radio communication system |
| US7091759B2 (en) * | 2004-06-01 | 2006-08-15 | Skyworks Solutions, Inc. | Loop filter integration in phase-locked loops |
| US7084670B1 (en) * | 2004-06-30 | 2006-08-01 | National Semiconductor Corporation | Phase-frequency detector with gated reference clock input |
| US8070224B2 (en) * | 2005-04-20 | 2011-12-06 | Audiovox Corporation | Vehicle entertainment system incorporated within the armrest/console of a vehicle |
| CN108616271A (zh) * | 2016-12-12 | 2018-10-02 | 中国航空工业集团公司西安航空计算技术研究所 | 锁相环快速锁定电路 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5389899A (en) * | 1991-08-30 | 1995-02-14 | Fujitsu Limited | Frequency synthesizer having quick frequency pull in and phase lock-in |
| JPH07177027A (ja) * | 1993-12-21 | 1995-07-14 | Mitsubishi Electric Corp | 位相同期ループ回路装置およびその位相比較器 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4562411A (en) | 1983-12-29 | 1985-12-31 | Rca Corporation | Prepositioning circuit for phase lock loop |
| DE69107891T2 (de) * | 1990-05-21 | 1995-11-02 | Nec Corp | Phasenregelschleifenschaltung. |
| US5164889A (en) | 1991-10-10 | 1992-11-17 | Samsung Semiconductor, Inc. | Gate multiplexed low noise charge pump |
| US5523724A (en) * | 1994-08-19 | 1996-06-04 | Cirrus Logic, Inc. | Fast recovering charge pump for controlling a VCO in a low power clocking circuit |
-
1999
- 1999-05-28 FR FR9906761A patent/FR2787259B1/fr not_active Expired - Fee Related
- 1999-06-04 GB GB9913096A patent/GB2338127B/en not_active Expired - Fee Related
- 1999-06-07 US US09/327,011 patent/US6215362B1/en not_active Expired - Lifetime
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5389899A (en) * | 1991-08-30 | 1995-02-14 | Fujitsu Limited | Frequency synthesizer having quick frequency pull in and phase lock-in |
| JPH07177027A (ja) * | 1993-12-21 | 1995-07-14 | Mitsubishi Electric Corp | 位相同期ループ回路装置およびその位相比較器 |
Non-Patent Citations (4)
| Title |
|---|
| IRVINE G ET AL: "An up-conversion loop transmitter IC for digital mobile telephones", SOLID-STATE CIRCUITS CONFERENCE, 1998. DIGEST OF TECHNICAL PAPERS. 1998 IEEE INTERNATIONAL SAN FRANCISCO, CA, USA 5-7 FEB. 1998, NEW YORK, NY, USA,IEEE, US, 5 February 1998 (1998-02-05), pages 364 - 365,465, XP010278638, ISBN: 0-7803-4344-1 * |
| PATENT ABSTRACTS OF JAPAN vol. 1995, no. 10 30 November 1995 (1995-11-30) * |
| SHEN FENG ET AL: "A bipolar upconversion modulation loop transmitter for dual-band mobile communications", MICROWAVE SYMPOSIUM DIGEST, 1998 IEEE MTT-S INTERNATIONAL BALTIMORE, MD, USA 7-12 JUNE 1998, NEW YORK, NY, USA,IEEE, US, 7 June 1998 (1998-06-07), pages 85 - 88, XP010290029, ISBN: 0-7803-4471-5 * |
| SUMI Y ET AL: "FAST SETTLING PLL FREQUENCY SYNTHESIZER UTILIZING THE FREQUENCY DETECTOR METHOD SPEEDUP CIRCUIT", IEEE TRANSACTIONS ON CONSUMER ELECTRONICS, IEEE INC. NEW YORK, US, vol. 43, no. 3, 1 August 1997 (1997-08-01), pages 550 - 557, XP000742531, ISSN: 0098-3063 * |
Also Published As
| Publication number | Publication date |
|---|---|
| GB2338127B (en) | 2001-11-21 |
| GB9913096D0 (en) | 1999-08-04 |
| US6215362B1 (en) | 2001-04-10 |
| GB2338127A (en) | 1999-12-08 |
| FR2787259B1 (fr) | 2004-07-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| FR2787259A1 (fr) | Boucle a verrouillage de phase pour des signaux a haute frequence | |
| US6680632B1 (en) | Method/architecture for a low gain PLL with wide frequency range | |
| JP4236059B2 (ja) | 周波数変換回路 | |
| US8537954B2 (en) | Method and apparatus for multi-mode clock data recovery | |
| KR100328369B1 (ko) | 위상동기루프회로및그것을사용한무선통신장치 | |
| FR2714242A1 (fr) | Dispositif de filtrage pour utilisation dans un contrôleur à boucle asservie en phase. | |
| KR20000047415A (ko) | 반도체 집적 회로 | |
| FR2645375A1 (fr) | Systeme de telephone mobile avec commande intermittente des composants du recepteur dans un etat d'attente | |
| US7386085B2 (en) | Method and apparatus for high speed signal recovery | |
| EP0881772B1 (fr) | Dispositif de division de fréquence à prédiviseur suivi d'un compteur programmable, prédiviseur et synthétiseur de fréquence correspondants | |
| FR2798019A1 (fr) | Synthetiseur de frequences a boucle de phase | |
| EP1168634A1 (fr) | Procédé de réduction de la consommation électrique d'un téléphone mobile cellulaire | |
| WO2006009707A2 (fr) | Recepteur en mode rafale a base de boucle a phase asservie de pompe de charge a stabilisateur de boucle de temps mort | |
| FR2728118A1 (fr) | Comparateur de phase entre un signal numerique et un signal d'horloge, et boucle a verrouillage de phase correspondante | |
| FR2755556A1 (fr) | Modulateur de frequence, emetteur et emetteur-recepteur incorporant ce modulateur de frequence | |
| EP1001548A1 (fr) | Procédé de réglage d'un émetteur récepteur multibande de téléphonie mobile et téléphone mobile ainsi obtenu | |
| EP1710916B1 (fr) | Boucle à asservissement de phase | |
| US6812797B1 (en) | Phase-locked loop with loop select signal based switching between frequency detection and phase detection | |
| EP1193877A1 (fr) | Synthétiseur de fréquences à diviseur fractionnaire et à réponse rapide, et procédé de synthèse de fréquences correspondant | |
| FR2775398A1 (fr) | Appareil de division de frequence a deux modules et a compteur unique | |
| EP1193879A1 (fr) | Synthétiseur de fréquences à faible bruit et à réponse rapide, et procédé de synthèse de fréquences correspondant | |
| EP1133060B1 (fr) | Boucle à verrouillage de phase permettant de générer un signal de référence ayant une grande pureté spectrale | |
| FR2656480A1 (fr) | Synthetiseur hyperfrequence a division fractionnaire. | |
| EP0991193A1 (fr) | Appareil radioélectrique comportant un synthétiseur de fréquence et discriminateur de phase pour un tel appareil | |
| EP1211811A1 (fr) | Dispositif de comparaison de fréquences à faible inertie temporelle |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| TP | Transmission of property |
Owner name: INFINEON TECHNOLOGIES AG, DE Effective date: 20110922 |
|
| TP | Transmission of property |
Owner name: INTEL MOBILE COMMUNICATIONS GMBH, DE Effective date: 20120404 |
|
| ST | Notification of lapse |
Effective date: 20160129 |