FR2782387A1 - Circuit de detection de la disparition d'un signal periodique - Google Patents
Circuit de detection de la disparition d'un signal periodique Download PDFInfo
- Publication number
- FR2782387A1 FR2782387A1 FR9810480A FR9810480A FR2782387A1 FR 2782387 A1 FR2782387 A1 FR 2782387A1 FR 9810480 A FR9810480 A FR 9810480A FR 9810480 A FR9810480 A FR 9810480A FR 2782387 A1 FR2782387 A1 FR 2782387A1
- Authority
- FR
- France
- Prior art keywords
- signal
- counter
- circuit
- flip
- logic
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
- H03L7/095—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using a lock detector
Abstract
L'invention concerne un circuit de détection (10) de la disparition d'un signal d'entrée périodique (IN), comprenant un diviseur de fréquence (12) recevant le signal d'entrée, ayant deux sorties complémentaires combinées à un même signal de référence (REF) de même fréquence que le signal d'entrée au moyen de deux portes logiques respectives semblables, la sortie d'une première (14) des portes logiques étant connectée pour incrémenter un premier compteur (16) et pour remettre à zéro un second compteur (18) semblable au premier, et la sortie de la seconde (20) porte logique étant connectée pour incrémenter le second compteur et pour remettre à zéro le premier compteur, un circuit logique (22) produisant un signal de détection de disparition lorsque l'un quelconque des deux compteurs atteint une valeur prédéterminée.
Description
CIRCUIT DE DETECTION DE LA DISPARITION D'UN SIGNAL PÉRIODIQUE
La présente invention concerne un circuit de détection de la disparition d'un signal, notamment d'un signal logique périodique. De nombreux dispositifs électroniques utilisent pour leur fonctionnement un ou plusieurs signaux logiques périodiques, par exemple pour synchroniser une boucle à verrouillage de phase ou pour servir de signal d'horloge. Pour différentes raisons, le
signal périodique d'entrée fourni à un dispositif peut dispa-
raître et entraîner un dysfonctionnement du dispositif. De plus, dans certains cas, lorsque par exemple un dispositif de commnande de tube cathodique reçoit un signal périodique de synchronisation horizontale pour produire des signaux de commande du déviateur du tube, la disparition du signal de synchronisation horizontale peut aboutir à la production de signaux de commande inadaptés et
à la destruction du déviateur.
Lorsque de tels signaux périodiques sont indispensables
à certains dispositifs, une solution classique consiste à préci-
ser très clairement dans la notice d'utilisation de ces dispositifs quels signaux doivent impérativement être fournis
lors du fonctionnement sous peine d'entraîner des dégradations.
Bien qu'il soit toujours possible de recourir à cette solution, il est préférable de détecter la disparition du signal
logique périodique d'entrée qui peut provoquer un dysfonction-
nement sérieux et, dès cette détection, de modifier le fonction-
nement du dispositif pour supprimer les risques d'endommagement.
De plus, il est important de pouvoir effectuer cette détection très rapidement, pour limiter les risques d'endommage- ment pouvant surgir entre la disparition du signal et la
détection de cette disparition.
Un objet de la présente invention est de prévoir un circuit permettant de détecter rapidement la disparition d'un
signal logique périodique d'entrée.
Pour atteindre cet objet, la présente invention prévoit un circuit de détection de la disparition d'un signal d'entrée périodique comprenant un diviseur de fréquence recevant le signal d'entrée, ayant deux sorties complémentaires combinées à un même signal de référence de même fréquence que le signal d'entrée au moyen de deux portes logiques respectives semblables, la sortie
d'une première des portes logiques étant connectée pour incré-
menter un premier compteur et pour remettre à zéro un second compteur semblable au premier, et la sortie de la seconde porte logique étant connectée pour incrémenter le second compteur et pour remettre à zéro le premier compteur, un circuit logique produisant un signal de détection de disparition lorsque l'un
quelconque des deux compteurs atteint une valeur prédéterminée.
Selon un mode de réalisation de la présente invention,
le diviseur de fréquence est un diviseur par deux.
Selon un mode de réalisation de la présente invention,
les portes logiques sont des portes ET.
Selon un mode de réalisation de la présente invention, les compteurs sont des registres à décalage comprenant trois bascules D connectées en série, et le circuit logique est une porte OU connectée à la sortie de la troisième bascule de chacun
des deux compteurs.
Ces objets, caractéristiques et avantages, ainsi que d'autres de la présente invention seront exposés en détail dans
la description suivante de modes de réalisation particuliers
faite à titre non-limitatif en relation avec les figures jointes parmi lesquelles:
la figure 1 représente un mode de réalisation de cir-
cuit de détection de la disparition d'un signal d'entrée selon la présente invention; et la figure 2 représente un chronogramme illustrant le
fonctionnement du circuit de la figure 1.
La figure 1 représente un circuit de détection 10 rece-
vant un signal périodique logique d'entrée IN et un signal logique périodique de référence REF ayant la même fréquence que le signal d'entrée. Le signal REF peut par exemple être produit en sortie d'une boucle à verrouillage de phase synchronisée sur le signal IN. La phase existant entre les signaux IN et REF peut être quelconque, et le facteur de forme du signal REF n'a pas
d'importance.
La fréquence du signal d'entrée IN est divisée par deux par un diviseur 12 comprenant une bascule de type D dont l'entrée
de données D est bouclée sur sa sortie complémentée Q. Un pre-
mier signal interne CK1 est produit par une porte ET 14 dont une première entrée reçoit la sortie directe Q de la bascule 12 et
dont une deuxième entrée reçoit le signal de référence REF.
Le signal CK1 cadence un premier registre à décalage 16 par ses fronts montants. Ce registre à décalage comprend trois bascules de type D (Dl, D2, D3) connectées en série, munies chacune d'une borne de remise à zéro R. Les bornes de remise à zéro R des trois bascules sont reliées ensemble, et la première bascule Dl reçoit en permanence un 1 sur son entrée de données D. Le signal CK1 est également fourni aux bornes de remise à zéro R des bascules d'un deuxième registre à décalage 18 semblable au
registre 16.
Un deuxième signal interne CK2 est produit par une
porte ET 20 qui reçoit sur une première entrée la sortie complé-
mentée Q de la bascule 12 et sur une deuxième entrée le signal de référence REF. Le signal CK2 cadence le registre à décalage 18 par ses fronts montants, et remet à zéro le registre 16. Les sorties des registres 16 et 18 sont toutes deux fournies à une
porte OU 22 qui fournit un signal MISS de détection de dispari-
tion. La figure 2 représente dans une partie gauche A d'un chronogramme le fonctionnement normal du circuit 10, lorsque ce dernier reçoit le signal d'entrée IN et le signal de référence REF. La bascule 12 produit sur sa sortie Q un signal IN/2 de fréquence deux fois inférieure à celle du signal d'entrée IN. Le signal CK1 correspond à la combinaison ET logique du signal IN/2 et du signal de référence REF. De même, le signal CK2 correspond à la combinaison ET logique du signal complémentaire de IN/2 produit par la sortie Q de la bascule 12, (non représenté) et du signal de référence REF. La valeur CNT16 représente le nombre de bascules D à 1 du registre à décalage 16. Chaque front montant du
signal CK2 remet à zéro toutes les bascules D du registre 16.
Chaque front montant du signal interne CK1 propage d'une bascule l'état 1 dans le registre 16, c'est-à-dire incrémente de 1 le
nombre de bascules D à 1.
Lorsque le signal d'entrée IN est présent, deux fronts montants du signal CK1 au maximum sont fournis au registre 16 avant qu'un front montant du signal CK2 ne remette le registre à zéro. Ainsi, le nombre de bascules D du registre 16 dont la sortie est activée évolue périodiquement entre O et 2 lors de chaque période du signal IN/2. En d'autres termes, la dernière
bascule du registre 16 n'est jamais mise à 1.
Le registre à décalage 18 fonctionne de la même manière que le registre 16 avec un déphasage égal à une période du signal d'entrée IN, la valeur CNT18 représente le nombre de bascules D à 1 du registre 18. En conséquence, la porte 22 n'active jamais le signal MISS, aucune des dernières bascules des registres 16 et 18
n'étant mise à 1.
Dans la partie droite B de l'organigramme, on a repré-
senté la disparition du signal IN durant une période, TB commençant en un instant t. La transition du signal IN/2 qui aurait dû se produire en t disparaît, et le signal IN/2 garde, dans la période TB qui suit la disparition du signal d'entrée, la valeur qu'il avait durant la période précédente TA. Cela entraîne que le signal CK1 et le signal CK2 sont intervertis tout au long de la période TB. Il en découle que le signal CK1 ne remet pas à zéro le registre 18 à l'instant t o il devrait le faire, et que le registre 18 est cadencé une troisième fois par le signal CK2 avant sa remise à zéro. La troisième bascule du registre 18 est donc mise à 1, et le signal de détection de disparition MISS est activé. Lorsque le signal IN réapparaît, le circuit fonctionne de nouveau normalement, le registre 18 est remis à zéro, et le
signal MISS disparaît.
L'exemple susmentionné illustre le cas o le registre
18 produit le signal MISS, mais on remarquera qu'on peut égale-
ment rencontrer le cas o le registre 16 produit le signal MISS,
si le signal IN disparaît alors que le signal IN/2 est à 1.
L'exemple représenté en figure 1 permet de détecter la
disparition du signal d'entrée IN durant au moins une période.
Cependant, on remarquera que l'on peut réaliser une variante sensible à la disparition du signal d'entrée après plus d'une période en accroissant le nombre de bascules D des registres à
décalage 16 et 18.
On remarquera également que dans certaines conditions de phase entre les signaux IN et REF (par exemple s'ils sont en phase), les registres 16 et 18 ne compteront que jusqu'à 1 avant d'être remis à zéro. Dans ce cas, seule une disparition du signal IN de durée supérieure ou égale à deux périodes sera détectée avec le mode de réalisation de la figure 1. Enfin, on remarquera que la disparition du signal peut laisser l'entrée IN à un niveau bas (comme cela a été représenté précédemmnent) ou à un niveau haut. Bien entendu, la présente invention est susceptible de diverses variantes et modifications qui apparaîtront à l'homme du métier. Par exemple, on peut remplacer les registres à décalage par d'autres types de compteurs et la porte logique OU par d'autres moyens pour vérifier qu'une valeur prédéterminée est atteinte par l'un quelconque des deux compteurs. De même égale- ment, les portes ET 14 et 20 peuvent être remplacées par d'autres portes logiques telles que des portes OU si l'on veut par exemple5 utiliser des compteurs dont la borne de remise à zéro est activée par l'état 0. La présente invention divise le signal d'entrée par
deux pour produire les signaux interne CK1 et CK2 mais un autre type de diviseur ayant un rapport différent peut également être utilisé.
Claims (4)
1. Circuit de détection (10) de la disparition d'un si-
gnal d'entrée périodique (IN), caractérisé en ce qu'il comprend un diviseur de fréquence (12) recevant le signal d'entrée, ayant
deux sorties complémentaires combinées à un même signal de réfé-
rence (REF) de même fréquence que le signal d'entrée au moyen de deux portes logiques respectives semblables, la sortie d'une
première (14) des portes logiques étant connectée pour incré-
menter un premier compteur (16) et pour remettre à zéro un second compteur (18) semblable au premier, et la sortie de la seconde (20) porte logique étant connectée pour incrémenter le second compteur et pour remettre à zéro le premier compteur, un circuit logique (22) produisant un signal de détection de disparition lorsque l'un quelconque des deux compteurs atteint une valeur prédéterminée.
2. Circuit selon la revendication 1, caractérisé en ce
que le diviseur de fréquence est un diviseur par deux.
3. Circuit selon la revendication 1, caractérisé en ce
que les portes logiques sont des portes ET.
4. Circuit selon la revendication 1, caractérisé en ce que les compteurs sont des registres à décalage comprenant trois bascules D (Dl, D2, D3) connectées en série, et le circuit logique est une porte OU connectée à la sortie de la troisième bascule de
chacun des deux compteurs.
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR9810480A FR2782387B1 (fr) | 1998-08-13 | 1998-08-13 | Circuit de detection de la disparition d'un signal periodique |
| US09/374,068 US6246261B1 (en) | 1998-08-13 | 1999-08-12 | Circuit for detecting the disappearing of a periodic signal |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR9810480A FR2782387B1 (fr) | 1998-08-13 | 1998-08-13 | Circuit de detection de la disparition d'un signal periodique |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| FR2782387A1 true FR2782387A1 (fr) | 2000-02-18 |
| FR2782387B1 FR2782387B1 (fr) | 2000-11-03 |
Family
ID=9529725
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| FR9810480A Expired - Fee Related FR2782387B1 (fr) | 1998-08-13 | 1998-08-13 | Circuit de detection de la disparition d'un signal periodique |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6246261B1 (fr) |
| FR (1) | FR2782387B1 (fr) |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4211195B2 (ja) * | 2000-05-17 | 2009-01-21 | 沖電気工業株式会社 | クロック異常検出回路 |
| JP2002083000A (ja) * | 2000-09-06 | 2002-03-22 | Fujitsu Ltd | 論理回路設計方法及び論理回路 |
| JP3489560B2 (ja) * | 2000-11-10 | 2004-01-19 | 日本電気株式会社 | クロック断検出回路 |
| US7296170B1 (en) | 2004-01-23 | 2007-11-13 | Zilog, Inc. | Clock controller with clock source fail-safe logic |
| US7242217B2 (en) * | 2004-12-01 | 2007-07-10 | Altera Corporation | Output reporting techniques for hard intellectual property blocks |
| US7498848B2 (en) * | 2006-10-03 | 2009-03-03 | Freescale Semiconductor, Inc. | System and method for monitoring clock signal in an integrated circuit |
| JP4306735B2 (ja) * | 2007-01-31 | 2009-08-05 | トヨタ自動車株式会社 | 車両用シート |
| CN102288835B (zh) * | 2011-06-16 | 2013-06-19 | 四川和芯微电子股份有限公司 | 信号检测电路及方法 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4311962A (en) * | 1979-09-04 | 1982-01-19 | The Bendix Corporation | Variable frequency missing pulse detector |
| JPH01288914A (ja) * | 1988-05-16 | 1989-11-21 | Fujitsu Ltd | クロック断検出回路 |
| JPH04306930A (ja) * | 1991-04-04 | 1992-10-29 | Seiko Epson Corp | クロック異常検出器 |
| JPH08316946A (ja) * | 1995-05-18 | 1996-11-29 | Fujitsu Ltd | クロック断検出回路 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4622481A (en) * | 1985-08-21 | 1986-11-11 | Rca Corporation | Digital envelope detection circuit |
| US4914680A (en) * | 1987-06-03 | 1990-04-03 | Sanyo Electric Co., Ltd. | Signal distinction circuit |
| FR2647989B1 (fr) * | 1989-05-31 | 1991-08-23 | Cit Alcatel | Dispositif de detection de perte de signal de reception pour recepteur de signaux numeriques |
-
1998
- 1998-08-13 FR FR9810480A patent/FR2782387B1/fr not_active Expired - Fee Related
-
1999
- 1999-08-12 US US09/374,068 patent/US6246261B1/en not_active Expired - Lifetime
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4311962A (en) * | 1979-09-04 | 1982-01-19 | The Bendix Corporation | Variable frequency missing pulse detector |
| JPH01288914A (ja) * | 1988-05-16 | 1989-11-21 | Fujitsu Ltd | クロック断検出回路 |
| JPH04306930A (ja) * | 1991-04-04 | 1992-10-29 | Seiko Epson Corp | クロック異常検出器 |
| JPH08316946A (ja) * | 1995-05-18 | 1996-11-29 | Fujitsu Ltd | クロック断検出回路 |
Non-Patent Citations (3)
| Title |
|---|
| PATENT ABSTRACTS OF JAPAN vol. 014, no. 066 (P - 1003) 7 February 1990 (1990-02-07) * |
| PATENT ABSTRACTS OF JAPAN vol. 017, no. 137 (E - 1335) 22 March 1993 (1993-03-22) * |
| PATENT ABSTRACTS OF JAPAN vol. 097, no. 003 31 March 1997 (1997-03-31) * |
Also Published As
| Publication number | Publication date |
|---|---|
| FR2782387B1 (fr) | 2000-11-03 |
| US6246261B1 (en) | 2001-06-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0645888B1 (fr) | Ligne à retard numérique | |
| EP0171789B1 (fr) | Dispositifs de synchronisation de trame | |
| EP0746109B1 (fr) | Diviseur de fréquence programmable rapide | |
| FR2863712A1 (fr) | Procede et appareil pour mesurer le sautillement | |
| FR2742614A1 (fr) | Appareil pour la resynchronisation de donnees numeriques a grande vitesse | |
| FR2782387A1 (fr) | Circuit de detection de la disparition d'un signal periodique | |
| EP0716501B1 (fr) | Comparateur de phase entre un signal numérique et un signal d'horloge, et boucle à verrouillage de phase correspondante | |
| EP0680170B1 (fr) | Circuit de transmission d'un signal code en ligne sur une ligne téléphonique comprenant un synchroniseur de fréquence | |
| EP0015014A1 (fr) | Dispositif de resynchronisation rapide d'une horloge | |
| FR2598570A1 (fr) | Circuit retardateur numerique | |
| EP0715415B1 (fr) | Dispositif de sérialisation de données binaires à haut débit | |
| US5744992A (en) | Digital phase shifter | |
| EP0647018B1 (fr) | Comparateur de phase numérique | |
| FR2480549A1 (fr) | Generateur de signal de trame couleur | |
| FR2536232A1 (fr) | Systeme de commande de synchronisation verticale pour un recepteur de television | |
| FR2628910A1 (fr) | Detecteur de phase/frequence n-(pi) | |
| EP0134374A1 (fr) | Horloge à verrouillage de phase | |
| FR2610154A1 (fr) | Generateur de signaux de cadencement, notamment pour les systemes informatises de test de circuits integres | |
| FR2635623A1 (fr) | Dispositif de synchronisation sur des paquets de donnees numeriques et lecteur le comprenant | |
| CH625377A5 (fr) | ||
| US4876701A (en) | Synchronization failure detection | |
| EP0526359B1 (fr) | Procédé et dispositif de synchronisation d'un signal | |
| FR2716765A1 (fr) | Procédé de reconnaisance de standard vidéo, et circuit mettant en Óoeuvre ce procédé. | |
| FR2517145A1 (fr) | Circuit diviseur a rapport reglable et synthetiseur de frequence | |
| FR2551605A1 (fr) | Dispositif de suppression d'image fantome numerique |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| ST | Notification of lapse |
Effective date: 20090430 |