FR2782230A1 - Carte de circuits imprimes - Google Patents
Carte de circuits imprimes Download PDFInfo
- Publication number
- FR2782230A1 FR2782230A1 FR9810151A FR9810151A FR2782230A1 FR 2782230 A1 FR2782230 A1 FR 2782230A1 FR 9810151 A FR9810151 A FR 9810151A FR 9810151 A FR9810151 A FR 9810151A FR 2782230 A1 FR2782230 A1 FR 2782230A1
- Authority
- FR
- France
- Prior art keywords
- holes
- card
- zone
- wires
- blind
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
- H05K1/115—Via connections; Lands around holes or via connections
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
- H05K1/111—Pads for surface mounting, e.g. lay-out
- H05K1/112—Pads for surface mounting, e.g. lay-out directly combined with via connections
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/09218—Conductive traces
- H05K2201/09227—Layout details of a plurality of traces, e.g. escape layout for Ball Grid Array [BGA] mounting
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/095—Conductive through-holes or vias
- H05K2201/09536—Buried plated through-holes, i.e. plated through-holes formed in a core before lamination
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
- H05K2201/10621—Components characterised by their electrical contacts
- H05K2201/10734—Ball grid array [BGA]; Bump grid array
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/42—Plated through-holes or plated via connections
- H05K3/429—Plated through-holes specially for multilayer circuits, e.g. having connections to inner circuit layers
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
- H05K3/4623—Manufacturing multilayer circuits by laminating two or more circuit boards the circuit boards having internal via connections between two or more circuit layers before lamination, e.g. double-sided circuit boards
Abstract
La carte de circuits imprimés (10) a au moins une zone (19) pourvue de trous (14, 15) sensiblement régulièrement disposés et attachés à des fils (18) traversant au moins une partie (20a, 20b) de la limite (20) de la zone (19) pour une connexion extérieure à la zone. Les trous voisins de ladite partie de limite de la zone sont en majorité, et de préférence tous, des trous borgnes (14) afin d'optimiser la densité des trous et des fils.
Description
- 1- Titre
Carte de circuits imprimés.
Domaine technique.
L'invention se rapporte aux cartes de circuits imprimés,
notamment de haute densité.
L'art antérieur.
Une carte multicouche de circuits imprimés est faite d'un empilage de couches alternativement conductrices et isolantes fixées entre elles. Chaque couche isolante est communément faite d'un tissu de verre et d'une résine tandis que chaque couche conductrice est couramment faite d'un réseau métallique de cuivre formé sur une face d'une couche isolante. Selon un mode avantageux du procédé de fabrication de la carte, deux couches conductrices voisines sont formées sur les deux faces respectives d'une couche isolante sur deux, qui constitue alors un stratifié (état C de la couche). Dans ce cas, les autres couches isolantes constituent des pré-imprégnés (pre-preg en anglais) correspondant à l'état B des couches
isolantes. Cet empilement est chauffé et pressé de façon à faire une carte compacte.
La carte est percée de trous de connexion, qui sont tout ou partie faits de trous traversant toute la carte. Chacun de ces trous traverse des plages métalliques superposées, formées dans les couches métalliques qui sont à connecter au trou. En outre, afin d'augmenter la densité des circuits imprimés et la liberté du tracé des réseaux métalliques, certains stratifiés portent des trous traversants pour la connexion des couches métalliques qu'elles portent. Ces trous peuvent exister dans les stratifiés intérieurs et ils sont appelés trous enterrés. Ils peuvent aussi exister dans au moins l'un des stratifiés extérieurs et sont alors appelés trous borgnes. Au moins l'une des deux faces extérieures principales de la carte peut être faite d'une couche conductrice gravée pour former des plots de connexion à des composants, - 2- notamment des boîtiers de circuits intégrés. Les plots sont donc répartis dans des
zones plus ou moins grandes destinées à la connexion de composants respectifs.
La très haute intégration des circuits intégrés actuels fait qu'ils peuvent avoir un très grand nombre de bornes d'entrée-sortie (plus de cinq cents) réparties sur une faible surface (quelques centimètres carrés seulement), donc selon une forte densité. Dans ce cas, la technique courante consiste à utiliser des boîtiers du type à grille de boules de soudure aussi connu sous le nom de BGA (Ball Grid Array). Les bornes sont des boules de soudure disposées sur une face plane du boîtier selon une grille. Leur nombre peut être supérieur à cinq cents et la grille peut avoir 3 cm de côté. D'autre part, certains composants peuvent aussi être des modules d'interconnexion de circuits intégrés. Ces modules sont des plaques semblables aux boîtiers précédents, dont la surface peut être beaucoup plus grande et avoir un très grand nombre de bornes. Les bornes de ces boîtiers et modules sont
i5 fixées sur la carte par soudure sur des plots conducteurs correspondants.
Les cartes doivent donc avoir un nombre de plots très denses. Par exemple, une carte actuelle de l'ordre de 250 mm x 250 mm peut recevoir jusqu'à des composants ayant plus de 1600 bornes. La carte a donc des zones de connexion pourvues de plots en correspondance avec les bornes des boîtiers et modules décrits précédemment. Dans ces zones, les plots sont donc disposés de façon régulière selon une grille correspondante. Chacune de ces zones doit aussi avoir un grand nombre de liaisons entre les plots de la zone et les autres plots. Les liaisons comprennent des fils de liaison tous intérieurs à la carte et s'étendant suivant les plans conducteurs de la carte, ainsi que des trous conducteurs de liaison. Chaque trou traverse des pastilles conductrices correspondantes ayant un diamètre légèrement plus grand que celui des trous et placés à chaque niveau conducteur traversé par le trou. Les trous borgnes étant faits dans une couche isolante extérieure de la carte, leur diamètre peut être faible, de l'ordre de 0,2 mm. Les trous - 3- traversants la carte ont un diamètre dépendant de l'épaisseur de la carte. Pour un nombre de l'ordre de 15 à 20 couches leur diamètre est de l'ordre de 0,3 mm. A la surface extérieure de la carte, chaque plot est une pastille de l'ordre de 0,5 mm de diamètre, placée à côté de la pastille d'un trou et connectée à la pastille par un très court fil. Le problème est de pouvoir établir toutes les liaisons électriques nécessaires dans la carte tout en satisfaisant à la densité désirée des plots. Par exemple, la liaison entre deux plots disposés dans les parties centrales de deux zones prévues pour la connexion de deux boîtiers de circuits intégrés nécessite le passage de fils entre les trous. Cependant, chaque fil doit passer à une distance minimale d'un autre fil ou de la pastille d'un trou pour assurer une isolation électrique suffisante entre les conducteurs voisins. La distance minimale est actuellement de l'ordre de 85 à 135 pm et la largeur d'un fil est de l'ordre de 50 à 100 pm selon sa fonction. Supposons par exemple que les plots de connexion sont disposés en quinconce de façon qu'un groupe de cinq plots voisins est fait de quatre plots placés dans les coins d'un carré et d'un cinquième plot au centre. On suppose aussi que la distance entre axes des plots est de l'ordre de 1 mm pour satisfaire à la densité désirée pour la connexion d'un boîtier de circuit intégré. Dans ce cas, si les trous correspondants sont des trous traversants, aucun fil ne peut passer entre ces cinq trous sur toute l'épaisseur de la carte. La solution ordinairement employée est
donc de mêler les trous borgnes et les trous traversants.
Cependant, étant donné le grand nombre de fils devant traverser partiellement la zone pour sortir de celle-ci, le fait de ne pouvoir passer qu'un fil entre les trous nécessite l'emploi d'un grand nombre de couches dans la carte. Par exemple, dans l'exemple considéré, il faudrait près de cinquante couches superposées dans la carte. L'accroissement sensible du nombre de couches requiert des moyens de fabrication adaptés de la carte et se traduit par un coût de -4- fabrication nettement plus élevé. En outre, un tel accroissement du nombre de couches nécessite l'accroissement du diamètre des trous traversants et, par conséquent, du diamètre des pastilles conductrices correspondantes. La distance minimale d'isolation entre un fil et l'axe d'un trou augmente donc et entrave ainsi l'accroissement désiré de la densité des fils.
D'autre part, diverses contraintes existent en production industrielle.
Une contrainte relative à la fiabilité exige une épaisseur maximale de la carte, par exemple de 2,4 mm. Une autre contrainte exige un rapport maximal entre o0 l'épaisseur de la carte et le diamètre des trous, par exemple un rapport maximal de 8.
Sommaire de l'invention.
Un but de la présente invention est d'optimiser le nombre de couches d'une carte de circuits imprimés pourvue de plots de connexion de très haute
densité, afin de pouvoir fabriquer la carte dans des conditions industrielles.
Un autre but de la présente invention est de permettre cette
optimisation sans ajouter de coûts supplémentaires à la fabrication de la carte.
L'invention a pour objet une carte de circuits imprimés ayant au moins une zone pourvue de trous sensiblement régulièrement disposés et attachés à de fils traversant au moins une partie de la limite de la zone pour une connexion extérieure à la zone, caractérisée en ce que les trous voisins de ladite partie de limite de la zone sont en majorité, et de préférence tous, des
trous borgnes.
-5- Les caractéristiques et avantages de l'invention ressortent de la
description qui suit, donnée à titre d'exemple et faite en référence aux dessins
annexés. Présentation des dessins. - La figure 1 est une vue en coupe d'une partie d'une carte de circuits
imprimés conforme à l'invention.
- La figure 2 est une vue partielle de dessus d'une face conductrice
extérieure de la carte représentée sur la figure 1.
Description détaillée d'un exemple illustrant l'invention.
Dans les figures, les rapports entre les dimensions courantes de tous les moyens illustrés que connaît l'homme du métier n'ont pas été respectés et ont été volontairement modifiés pour aider à la clarté des dessins et à la compréhension de l'invention. Dans la figure 1, la carte de circuits imprimés 10 est faite d'un empilement de couches conductrices 11 et isolantes 12, 13. Parmi les couches isolantes 12, on distingue les stratifiés 12a représentés par les couches hachurées et les pré-imprégnés 12b représentés par les couches couvertes de points. Les deux stratifiés extérieurs sont référencés en 13 et portent dans l'exemple illustré des trous borgnes 14. Comme exemple de carte 10, les couches isolantes 12 existent en deux épaisseurs, 100 pim et 200 pim, les stratifiés extérieurs 13 ont une épaisseur de l'ordre de 100 ptm et les couches conductrices 11, ordinairement en cuivre, ont une épaisseur de l'ordre de 15 à 35 prm. Dans les stratifiés 12a et 13, les trous borgnes 14 et les trous enterrés 14' sont traversants et donc faciles à faire. Les trous 14, 14' sont métallisés et les couches conductrices 11 sont formées uniformément sur les -6- deux faces de chaque stratifié et gravées. La carte incorpore aussi des trous traversants 15. Les trous 14, 14' et 15 sont pourvus de pastilles 16 au niveau des couches conductrices 11 intérieures à la carte. Des plots 17 sont prévus dans les couches conductrices 11 extérieures pour servir à la connexion à un composant extérieur à la carte et non illustré, tel qu'un boîtier de circuit intégré de type BGA. Les plots 17 illustrés sont similaires aux pastilles 16 et sont disposés sur les deux faces de la carte. Les couches conductrices intérieures comprennent des fils de liaison 18 pouvant être attachés à des pastilles 16 ou pouvant passer entre des pastilles 16 voisines. Les couches conductrices intérieures sont étagées selon des 0o niveaux ou étages successifs S 1, S2,... en partant du niveau le plus extérieur. On considérera que la face utilisée dans l'exemple décrit est la face supérieure. D'autre part, les niveaux d'une carte sont ordinairement affectés à l'une des deux fonctions que peut avoir un fil dans la carte, soit servir à l'alimentation en énergie des composants, soit servir à l'acheminement des signaux logiques. Dans l'exemple illustré, on ne considérera que les niveaux logiques, puisque les niveaux d'alimentation sont des plans conducteurs traversés par des trous amenant directement l'énergie aux plots d'alimentation. On supposera que les niveaux
logiques sont les niveaux d'ordre impair.
La figure 2 illustre une vue partielle de dessus d'une face de la carte représentée sur la figure 1. Plus précisément, la figure 2 illustre les trous 14 et 15 de la carte 10 et, par transparence supposée des couches
isolantes et des niveaux d'alimentation, les fils logiques 18 qui s'y rattachent.
Les trous borgnes 14 sont représentés sous forme de cercles grisés. Les fils 18 qui partent de ces trous sont au niveau Si. Les autres trous sont représentés
en fonction du niveau logique à partir duquel part un fil attaché à ce trou.
Ainsi, les rectangles sont représentatifs des trous d'o partent des fils du niveau S3, les triangles sont représentatifs des trous d'o partent des fils de niveau S5, les cercles barrés sont représentatifs des trous d'o partent des fils de niveau S7 et les A inversés sont représentatifs des trous d'o partent des -7- fils de niveau S9. Ainsi, cinq niveaux logiques sont occupés. Les croix représentent des trous affectés à la distribution d'énergie. Etant donné que la carte illustrée peut être équipée de composants sur ses deux faces, l'autre face est aussi pourvue de la même façon en niveaux logiques, le dernier niveau pouvant être commun. Dans l'exemple réalisé dans les conditions décrites, la
carte avait dix niveaux logiques et huit niveaux d'alimentation.
Dans la figure 2, les trous illustrés sont régulièrement disposés selon une grille matricielle dans une zone 19 destinée à recevoir un composant tel qu'un boîtier BGA. La grille illustrée a seize colonnes référencées A-P et quinze rangées référencées 1-15. Les trous sont au pas de lmm. Les fils 18 s'étendent suivant des lignes parallèles au colonnes et rangées de la grille pour être amenés vers l'extérieur de la zone jusqu'à au moins un plot extérieur ou une borne d'entrée-sortie de la carte. La ligne correspondante à la rangée ou la colonne est référencée a. On considère dans l'exemple illustré que deux lignes parallèles intercalaires référencées b et c sont disponibles pour le passage des fils entre les trous, la ligne c étant la plus éloignée de la ligne a. La zone 19 est délimitée par une ligne périphérique 20, représentée par une ligne discontinue, légèrement extérieure aux trous périphériques. La zone illustrée étant sensiblement carrée, ses quatre côtés sont désignés successivement par 20a, 20b, 20C et 20d. La zone 19 illustrée comme exemple est placée dans un coin de la carte, de sorte que deux de ses côtés adjacents 20c et 20d correspondent sensiblement aux côtés de la carte. Les lignes a, b et c destinées à faire la liaison des trous vers l'extérieur de la zone 19 coupent donc seulement les côtés 20a et 20b, comme
cela apparaît de la figure 2.
Comme représenté sur la figure 2, les trous logiques adjacents aux côtés 20a et 20b sont de préférence tous des trous borgnes 14 représentés sous forme de cercles grisés. Un des avantages d'un trou borgne est de ne pas
entraver le passage de fils en dessous du trou.
-8- De préférence aussi, les trous borgnes se succèdent suivant une rangée ou une colonne. Dans la zone 19 illustrée, ils se succèdent sur trois rangées et colonnes voisines des côtés 20a et 20b, ainsi qu'en partie sur les quatrièmes rangées et colonnes. Par exemple, les trous de coordonnées N2, 02 et P2 ont trois fils respectifs s'étendant suivant les trois lignes respectives 2a, lc et lb. De même, les trous de coordonnées M1, M2 et M3 ont trois fils respectifs s'étendant suivant les lignes respectives Ma, Mb et Mc. I1 en est de même pour les trous borgnes K1, K2 et K3, dont les fils respectifs s'étendent suivant les lignes respectives Ka, Kb et Kc. Grâce à cette disposition, le trou traversant K4 a un fil de niveau S3 s'étendant suivant la ligne Ka et passe donc sous les trois trous borgnes K1, K2 et K3, ainsi que sous le fil de premier niveau connecté au trou borgne K1. Cette configuration se retrouve aussi par exemple pour les trous borgnes E1-E3 et le trou traversant E4 avec fil de
niveau inférieur S3, comme pour les trous borgnes N8, 08 et P8 et le trou M8.
Le nombre de trous borgnes peut être plus élevé suivant une rangée ou une colonne. Par exemple, les quatre trous borgnes C1-C4 ont quatre fils respectifs s'étendant suivant les lignes Ca, Cb, Cc et Bc, et le trou traversant C5 a un fil de niveau inférieur S3 s'étendant suivant la ligne Ca et passant sous les quatre trous borgnes et sous le fil de premier niveau attaché au trou borgne C1. En ce qui concerne les cinq trous borgnes L4, M4, N4, 04 et P4, les trois derniers sont connectés à trois fils respectifs s'étendant suivant les trois lignes respectives 4a, 3c, 3b, le trou borgne M4 est connecté à un fil s'étendant d'abord suivant la ligne 4a, puis suivant successivement les lignes Mc, 2c, Na et 2b, et le trou borgne L4 est attaché à un fil s'étendant d'abord suivant la ligne 4a, puis suivant la ligne Lc. Le fil de niveau inférieur S3 attaché au trou K5 s'étend d'abord suivant la ligne 5a, puis suivant la ligne Kb et enfin suivant la ligne 4a o il passe sous les cinq trous borgnes L4-P4 et sous le fil de niveau supérieur attaché au trou borgne P4. Bien entendu, il en serait de même si, au lieu du trou K5 de niveau S3, le fil était de niveau inférieur. Plus généralement, les trous borgnes successifs pourraient ne pas -9- être en ligne droite, mais former une ligne brisée laissant un passage pour un
fil de niveau inférieur.
La disposition des trous borgnes permet donc d'ajouter des lignes possibles pour le passage de fils à travers la zone. Il apparaît aussi de la figure 2 que dans la zone 19 illustrée, plus les fils ont un niveau bas, plus les trous auxquels ils sont attachés sont éloignés des côtés 20a et 20b. Dans la zone 19, les fils de niveau S3 sont attachés à des trous disposés partiellement sur la rangée 4, puis uniformément sur les deux rangées 5 et 6 et en partie l0 sur la rangée 7. Ils sont aussi disposés en partie sur la colonne M, uniformément sur les trois colonnes J, K et L. Les fils de niveau plus bas S5, S7 et S9 sont attachés à des trous successivement plus éloignés des côtés 20a et 20b, les trois trous de niveau S9 étant disposés dans le coin opposé au coin formé par les côtés 20a et 20b. Cette disposition permet de mieux gérer le tracé des fils et d'optimiser leur densité. Dans l'exemple considéré en introduction de la présente demande, dix-huit couches ont suffi pour former la carte 10 qui satisfait à la haute densité désirée, alors qu'il en fallait plus du
double en utilisant la technique antérieure.
Il ressort donc, d'une manière générale, que l'invention a pour objet une carte de circuits imprimés 10 ayant au moins une zone 19 pourvue de trous 14, 15 sensiblement régulièrement disposés et attachés à de fils 18 traversant au moins une partie 20a, 20b de la limite 20 de la zone 19 pour une connexion extérieure à la zone, lesdits trous voisins de ladite partie de limite de la zone étant en majorité, et de préférence tous, des trous borgnes
14. Cette configuration permet d'optimiser la densité des trous et des fils.
Les trous logiques et d'alimentation sont dans la zone 19 illustrée régulièrement disposés en une grille uniforme, alors que les trous
logiques ici concernés par l'invention ne sont pas régulièrement disposés.
Dans des configurations o des trous d'alimentation seraient pourvus de fils, ils seraient bien entendu concernés par l'invention. En d'autres termes, dans -10- le cas illustré o les trous sont disposés en rangées et colonnes, les trous d'au moins la rangée 1 et/ou la colonne P voisine de la partie de limite 20a, 20b sont en majorité, et de préférence tous, des trous borgnes 14. De préférence, les trous borgnes (C1-C4; L4, M4, N4, 04, P4) se succèdent pour laisser sous eux un passage à au moins un fil de niveau inférieur. Enfin, de préférence, les fils attachés aux trous traversants sont sensiblement hiérarchisés en fonction
de l'éloignement des trous par rapport à ladite partie de limite de la zone.
Dans l'exemple illustré, les trous traversants sont en majorité d'autant plus éloignés de ladite partie de limite (20a, 20b) de la zone (19) que leurs fils ont
o0 un niveau bas (S3-S9).
-11-
Claims (5)
1. Carte de circuits imprimés (10) ayant au moins une zone (19) pourvue de trous (14, 15) sensiblement régulièrement disposés et attachés à de fils (18) traversant au moins une partie (20a, 20b) de la limite (20) de la zone (19) pour une connexion extérieure à la zone, caractérisée en ce que les trous voisins de ladite partie de limite de la zone sont en majorité, et de
préférence tous, des trous borgnes (14).
2. Carte selon la revendication 1, caractérisée en ce que les trous (14, 15) étant disposés en rangées et colonnes, les trous d'au moins la rangée (1) et/ou la colonne (P) voisine de la partie de limite (20a, 20b) sont en
majorité, et de préférence tous, des trous borgnes (14).
1 5
3. Carte selon la revendication 1 ou 2, caractérisée en ce que des trous borgnes (C1-C4; L4, M4, N4, 04, P4) se succèdent pour laisser sous eux
un passage à au moins un fil de niveau inférieur.
4. Carte selon l'une des revendications 1 à 3, caractérisée en ce
que les fils attachés aux trous traversants (15) sont sensiblement hiérarchisés en fonction de l'éloignement des trous par rapport à ladite partie de limite de
la zone.
5. Carte selon la revendication 4, caractérisée en ce que les trous traversants (15) sont en majorité d'autant plus éloignés de ladite partie de
limite (20a, 20b) de la zone (19) que leurs fils ont un niveau bas (S3S9).
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
FR9810151A FR2782230B1 (fr) | 1998-08-06 | 1998-08-06 | Carte de circuits imprimes |
EP99936698A EP1103169A1 (fr) | 1998-08-06 | 1999-08-05 | Carte de circuits imprimes |
PCT/FR1999/001943 WO2000008900A1 (fr) | 1998-08-06 | 1999-08-05 | Carte de circuits imprimes |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
FR9810151A FR2782230B1 (fr) | 1998-08-06 | 1998-08-06 | Carte de circuits imprimes |
Publications (2)
Publication Number | Publication Date |
---|---|
FR2782230A1 true FR2782230A1 (fr) | 2000-02-11 |
FR2782230B1 FR2782230B1 (fr) | 2000-09-08 |
Family
ID=9529492
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
FR9810151A Expired - Fee Related FR2782230B1 (fr) | 1998-08-06 | 1998-08-06 | Carte de circuits imprimes |
Country Status (3)
Country | Link |
---|---|
EP (1) | EP1103169A1 (fr) |
FR (1) | FR2782230B1 (fr) |
WO (1) | WO2000008900A1 (fr) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP1434473A2 (fr) * | 2002-12-23 | 2004-06-30 | Nortel Networks Limited | Technique de réduction du nombre de couches dans un dispositif d'acheminement de signaux |
EP1467604A2 (fr) * | 2003-04-07 | 2004-10-13 | Nortel Networks Limited | Techniques de réduction du nombre de couches dans un dispositif d'acheminement de signaux multicouche |
US7256354B2 (en) | 2000-06-19 | 2007-08-14 | Wyrzykowska Aneta O | Technique for reducing the number of layers in a multilayer circuit board |
US7259336B2 (en) | 2000-06-19 | 2007-08-21 | Nortel Networks Limited | Technique for improving power and ground flooding |
US7281326B1 (en) | 2000-06-19 | 2007-10-16 | Nortel Network Limited | Technique for routing conductive traces between a plurality of electronic components of a multilayer signal routing device |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0814643A2 (fr) * | 1996-06-19 | 1997-12-29 | Ibiden Co, Ltd. | Panneau à circuit imprimé multicouche |
US5784262A (en) * | 1995-11-06 | 1998-07-21 | Symbios, Inc. | Arrangement of pads and through-holes for semiconductor packages |
-
1998
- 1998-08-06 FR FR9810151A patent/FR2782230B1/fr not_active Expired - Fee Related
-
1999
- 1999-08-05 WO PCT/FR1999/001943 patent/WO2000008900A1/fr not_active Application Discontinuation
- 1999-08-05 EP EP99936698A patent/EP1103169A1/fr not_active Ceased
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5784262A (en) * | 1995-11-06 | 1998-07-21 | Symbios, Inc. | Arrangement of pads and through-holes for semiconductor packages |
EP0814643A2 (fr) * | 1996-06-19 | 1997-12-29 | Ibiden Co, Ltd. | Panneau à circuit imprimé multicouche |
Non-Patent Citations (2)
Title |
---|
A. GOBERECHT: "Blind and buried vias for multilayer PCBs", ELECTRONIC COMPONENTS AND APPLICATIONS., vol. 8, no. 4, 1988, EINDHOVEN NL, pages 211 - 214, XP000035759 * |
W. BUDWEISER: "Améliorer la densité de câblage des cartes équipées de BGA", ELECTRONIQUE., no. 57, March 1996 (1996-03-01), PARIS FR, pages 73 - 78, XP000580041 * |
Cited By (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7069646B2 (en) | 2000-06-19 | 2006-07-04 | Nortel Networks Limited | Techniques for reducing the number of layers in a multilayer signal routing device |
US7069650B2 (en) | 2000-06-19 | 2006-07-04 | Nortel Networks Limited | Method for reducing the number of layers in a multilayer signal routing device |
US7256354B2 (en) | 2000-06-19 | 2007-08-14 | Wyrzykowska Aneta O | Technique for reducing the number of layers in a multilayer circuit board |
US7259336B2 (en) | 2000-06-19 | 2007-08-21 | Nortel Networks Limited | Technique for improving power and ground flooding |
US7281326B1 (en) | 2000-06-19 | 2007-10-16 | Nortel Network Limited | Technique for routing conductive traces between a plurality of electronic components of a multilayer signal routing device |
EP1434473A2 (fr) * | 2002-12-23 | 2004-06-30 | Nortel Networks Limited | Technique de réduction du nombre de couches dans un dispositif d'acheminement de signaux |
EP1434473A3 (fr) * | 2002-12-23 | 2004-08-04 | Nortel Networks Limited | Technique de réduction du nombre de couches dans un dispositif d'acheminement de signaux |
EP1467604A2 (fr) * | 2003-04-07 | 2004-10-13 | Nortel Networks Limited | Techniques de réduction du nombre de couches dans un dispositif d'acheminement de signaux multicouche |
EP1467604A3 (fr) * | 2003-04-07 | 2006-02-01 | Nortel Networks Limited | Techniques de réduction du nombre de couches dans un dispositif d'acheminement de signaux multicouche |
Also Published As
Publication number | Publication date |
---|---|
FR2782230B1 (fr) | 2000-09-08 |
EP1103169A1 (fr) | 2001-05-30 |
WO2000008900A1 (fr) | 2000-02-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4788766A (en) | Method of fabricating a multilayer circuit board assembly | |
US6353999B1 (en) | Method of making mechanical-laser structure | |
KR101542478B1 (ko) | 도전성 포스트를 갖는 상호접속 소자의 제조 방법 | |
EP0074303B1 (fr) | Ebauche de circuit électrique multicouche et procédé de fabrication de circuits multicouches en comportant application | |
US20010006257A1 (en) | Method of fabricating a three-dimensional system-on-chip and its structure | |
EP0800210B1 (fr) | Module hyperfréquence compact | |
JPH04233794A (ja) | 多層回路基板アセンブリ及びその製造方法 | |
JPH06302964A (ja) | 高速信号伝送用回路基板 | |
US20120112345A1 (en) | High bandwidth semiconductor ball grid array package | |
FR2985367A1 (fr) | Procede de fabrication collective de modules electroniques 3d ne comportant que des pcbs valides | |
FR2778024A1 (fr) | Structure de connexion pour lignes de guide d'ondes dielectrique | |
TW201027572A (en) | Integrated capacitor with array of crosses | |
US20070217122A1 (en) | Capacitor | |
US10777537B2 (en) | Face-to-face three-dimensional integrated circuit of simplified structure | |
FR2747235A1 (fr) | Boitier de circuit integre | |
FR2782230A1 (fr) | Carte de circuits imprimes | |
EP0191668A1 (fr) | Condensateur céramique multicouche haute fréquence de forte capacité | |
KR20230038237A (ko) | 복수의 칩을 포함하는 양자 컴퓨팅 회로 및 그 제조 방법 | |
JPH0476946A (ja) | ウエーハ集積回路装置 | |
US6981320B2 (en) | Circuit board and fabricating process thereof | |
EP2432072B1 (fr) | Symétriseur large bande sur circuit multicouche pour antenne réseau | |
JPH08125432A (ja) | フィードホン一体型lnb | |
US6946727B2 (en) | Vertical routing structure | |
EP0795907A1 (fr) | Circuit hyperfréquence multicouches à éléments actifs intégrés | |
CN220173721U (zh) | 一种超导量子芯片 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
ST | Notification of lapse |