FR2771181A1 - Procede et systeme de test d'un circuit integre a fonctionnement sans contact - Google Patents
Procede et systeme de test d'un circuit integre a fonctionnement sans contact Download PDFInfo
- Publication number
- FR2771181A1 FR2771181A1 FR9714685A FR9714685A FR2771181A1 FR 2771181 A1 FR2771181 A1 FR 2771181A1 FR 9714685 A FR9714685 A FR 9714685A FR 9714685 A FR9714685 A FR 9714685A FR 2771181 A1 FR2771181 A1 FR 2771181A1
- Authority
- FR
- France
- Prior art keywords
- transformer
- test
- circuit
- resonant
- cin
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/302—Contactless testing
- G01R31/315—Contactless testing by inductive methods
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2832—Specific tests of electronic circuits not provided for elsewhere
- G01R31/2836—Fault-finding or characterising
- G01R31/2839—Fault-finding or characterising using signal generators, power supplies or circuit analysers
- G01R31/2841—Signal generators
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2851—Testing of integrated circuits [IC]
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/282—Testing of electronic circuits specially adapted for particular applications not provided for elsewhere
- G01R31/2822—Testing of electronic circuits specially adapted for particular applications not provided for elsewhere of microwave or radiofrequency circuits
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2851—Testing of integrated circuits [IC]
- G01R31/2896—Testing of IC packages; Test features related to IC packages
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/302—Contactless testing
- G01R31/3025—Wireless interface with the DUT
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Semiconductor Integrated Circuits (AREA)
- Tests Of Electronic Circuits (AREA)
Abstract
La présente invention concerne un procédé de test d'un circuit intégré (1) comprenant une capacité d'entrée (Cin ) prévue pour former, avec une bobine d'antenne, un circuit récepteur résonant de fréquence propre (Fp) prédéterminée. Selon l'invention, on connecte la capacité d'entrée (Cin ) à une inductance de test (Lt) choisie pour former, avec la capacité d'entrée (Cin ), un circuit de test résonant (45) ayant une fréquence de résonance sensiblement égale à la fréquence propre (Fp) du circuit récepteur résonant, et on excite le circuit de test (45) au moyen d'un signal alternatif (lac) par l'intermédiaire d'un transformateur (41). Application au test de circuits intégrés inductifs fonctionnant sans contact.
Description
PROCEDE ET SYSTEME DE TEST D'UN CIRCUIT INTEGRE A
FONCTIONNEMENT SANS CONTACT
La présente invention concerne un procédé et un système de test d'un circuit intégré comprenant une capacité d'entrée prévue pour former, avec une bobine d'antenne, un circuit récepteur résonant de fréquence propre prédéterminée.
FONCTIONNEMENT SANS CONTACT
La présente invention concerne un procédé et un système de test d'un circuit intégré comprenant une capacité d'entrée prévue pour former, avec une bobine d'antenne, un circuit récepteur résonant de fréquence propre prédéterminée.
La présente invention concerne de façon générale les circuits intégrés fonctionnant sans contact ou les circuits intégrés à deux modes de fonctionnement, avec ou sans contact.
A titre de rappel, la figure 1 représente très schématiquemen't la strudLure--dSun---cirouit intégré 1 fonctionnant sans contact, du type monté dans les cartes à puces sans contact, les étiquettes électroniques et autres dispositifs portables fonctionnant sans contact.
Le circuit 1 comprend essentiellement un étage d'entrée 10, un circuit redresseur 15, un circuit démodulateur 20, un circuit modulateur 21 et une unité centrale 22 comprenant par exemple un microprocesseur et une mémoire
EEPROM. L'étage d'entrée 10 est un circuit résonant parallèle comprenant essentiellement une capacité d'entrée Cin, intégrée dans le silicium, et au moins une bobine d'antenne 11 connectée aux bornes de la capacité
Cin par l'intermédiaire de plots de connexion 12. La fréquence de résonance ou fréquence propre Fp de l'étage 10 fait l'objet d'une réglementation et est généralement de 13,56 MHz.
EEPROM. L'étage d'entrée 10 est un circuit résonant parallèle comprenant essentiellement une capacité d'entrée Cin, intégrée dans le silicium, et au moins une bobine d'antenne 11 connectée aux bornes de la capacité
Cin par l'intermédiaire de plots de connexion 12. La fréquence de résonance ou fréquence propre Fp de l'étage 10 fait l'objet d'une réglementation et est généralement de 13,56 MHz.
Lorsque le circuit intégré 1 est plongé dans un champ magnétique alternatif Fld de fréquence Fp, émis par exemple par une station 30 équipée d'une bobine 31, une tension alternative Vac apparaît dans la bobine 11 par induction électromagnétique. Cette tension Vac, pouvant atteindre les 40 Volts, est transformée par le circuit redresseur 15 en une tension continue Vcc d'alimentation du circuit intégré. Par ailleurs, la tension Vac est démodulée au moyen du circuit 20 pour la réception de données DTIN, ou modulée par le circuit 21 pour l'émission de données DTOUT à la station 30 selon la technique classique de modulation de charge. Bien entendu, diverses autres techniques classiques peuvent être prévues pour la réception ou l'émission de donnees, par exemple au moyen de signaux infrarouges, radioélectriques, ... Dans tous les cas cependant, l'activation du circuit intégré 1 par induction nécessite que l'étage d'entrée 10 soit excité par un champ magnétique.
Comme les autres cîrcuite itégrés, les circuits sans contact sont fabriqués collectivement sur une plaquette mère de silicium, ou "wafer". Toutefois, à ce stade de la fabrication, l'étage d'entrée 10 n'est pas achevé et ne comprend pas la bobine d'antenne 11. Ce n'est qu'après la découpe de la plaquette mère, quand chaque circuit intégré est monté individuellement sur un support (par exemple une carte plastique), que la bobine d'antenne 11 est connectée à la capacité Cjn et que l'étage d'entrée 10 devient opérationnel. Les circuits intégrés sont alors activés par un champ magnétique et sont testés électriquement afin d'éliminer ceux qui sont défectueux.
Etant donné que les rendements de fabrication des circuits intégrés sont passables et qu'une plaquette mère contient généralement divers circuits présentant des dysfonctionnements, ce tri des circuits défectueux après montage sur un support et connexion à une bobine d'antenne entraîne un gaspillage important de main d'oeuvre et de matière première, qui grève le coût de revient des dispositifs portables fonctionnant sans contact.
Aussi, la présente invention propose de mettre en oeuvre une méthode de test "sur wafer" permettant d'évaluer les caractéristiques électriques des circuits sans contact avant la découpe des plaquettes mères de silicium.
Toutefois, la mise en oeuvre de cette méthode suppose que l'on applique sur l'étage d'entrée de chaque circuit une tension de test simulant la tension alternative Vac reçue par induction. Cette tension de test doit être de l'ordre de 20 à 40 Volts crête à crête et sa fréquence de l'ordre des 13,56 MHz. Or, les générateurs de signaux H.F. les plus performants disponibles dans le commerce délivrent des tensions n'excédant pas les quelques volts;--qui--ne---permettent pas d'activer des circuits intégrés fonctionnant par induction.
Ainsi, un objectif de la présente invention est de prévoir une méthode et un système permettant d'appliquer sur l'étage d'entrée d'un circuit intégré sans contact une tension de test H.F. pouvant atteindre plusieurs dizaines de volts.
Un autre objectif de la présente invention est de fournir une telle tension avec un courant d'alimentation important, pouvant atteindre la centaine de milliampères ou plus.
Ces objectifs sont atteints grâce à un procédé de test d'un circuit intégré comprenant une capacité d'entrée prévue pour former, avec une bobine d'antenne, un circuit récepteur résonant de fréquence propre prédéterminée, comprenant les étapes consistant à connecter la capacité d'entrée du circuit intégré à une inductance de test choisie pour former avec la capacité d'entrée un circuit de test résonant ayant une fréquence de résonance sensiblement égale à la fréquence propre du circuit récepteur résonant, et exciter le circuit de test résonant au moyen d'un signal alternatif, par l'intermédiaire d'un transformateur.
Selon un mode de réalisation, on prévoit un transformateur présentant sur son enroulement secondaire une inductance de fuite formant tout ou partie de l'inductance de test.
Selon un mode de réalisation, on prévoit un transformateur de type toroïdal dont les enroulements primaire et secondaire ne se recouvrent pas.
Selon un mode de réalisation, l'inductance de test comprend l'inductance parasite d'une liaison électrique présente entre l'enroulement secondaire du transformateur et la capacité d'entrée du circuit intégré.
Selon un mode de~ réalisation, l'enroulement secondaire du transformateur est connecté aux bornes de la capacité d'entrée au moyen de pointes métalliques.
La présente invention prévoit également un système de test d'un circuit intégré comprenant une capacité d'entrée prévue pour former, avec une bobine d'antenne, un circuit récepteur résonant de fréquence propre prédéterminée, comprenant un transformateur connecté par son enroulement primaire à une source de tension ou de courant alternatif, et des moyens de connexion de l'enroulement secondaire du transformateur aux bornes de la capacité d'entrée du circuit intégré.
Selon un mode de réalisation, le transformateur présente sur son enroulement secondaire une inductance de fuite formant avec la capacité d'entrée du circuit intégré un circuit de test résonant dont la fréquence de résonance est sensiblement égale à la fréquence propre du circuit récepteur résonant.
Selon un mode de réalisation, le circuit de test résonant comprend une inductance parasite présente dans les moyens de connexion.
Selon un mode de réalisation, les moyens de connexion comprennent une carte à circuit imprimé pourvue de pointes métalliques.
Ces caractéristiques et avantages de la présente invention seront exposés plus en détail dans la description suivante du procédé et du système de test selon l'invention, en relation avec les figures jointes parmi lesquelles - la figure 1 précédemment décrite est un schéma électrique représentant sous forme de blocs un circuit intégré sans contact, - les figures 2 et 3 sont des schémas électriques représentant divers mode de réalisation du système de test selon l'invention, et -- - la figure 4 représente très schématiquement un banc de test selon l'invention.
La figure 2 représente un système de test 50 selon l'invention et illustre le procédé de l'invention. On retrouve sur cette figure le circuit intégré 1 de la figure 1, ici dépourvu de bobine d'antenne. Dans un souci de simplicité, seuls sont représentés la capacité d'entrée Cjn et les plots de connexion 12.
Selon l'invention, la capacité d'entrée Cin du circuit intégré est connectée en série à une inductance de test Lt choisie pour satisfaire la relation (1) Lt = 1/ (2H Fp2 Cin), de manière à former, avec la capacité Cin, un circuit de test résonnant 45 dont la fréquence de résonance est sensiblement égale à la fréquence Fp. Comme on l'a indiqué au préambule, la fréquence Fp est la fréquence propre de l'étage d'entrée 10 du circuit intégré 1 lorsque celui-ci est équipé d'une bobine d'antenne, et est généralement de 13,56 MHz selon les normes en vigueur. Le circuit de test 45 ainsi réalisé est connecté à l'enroulement secondaire 40 d'un transformateur 41 recevant sur son enroulement primaire 42 la sortie d'un amplificateur tension/courant 44. L'amplificateur 44 est piloté sur son entrée IN par un signal alternatif St d'une amplitude de quelques Volts seulement, de fréquence
Fp, et délivre au primaire 42 du transformateur un courant alternatif It de même fréquence.
Fp, et délivre au primaire 42 du transformateur un courant alternatif It de même fréquence.
Ainsi, avantageusement, à partir d'un signal alternatif St de faible valeur et par effet de résonance, on génère aux bornes de la capacité Cin une tension de test Vt de grande amplitude pouvant atteindre sans difficulté les 40 Volts crête à crête. La prévision d'un ampLi~fïcateur-~~44 présentant une---réponse -réponse linéaire, alimenté par exemple par des tensions symétriques +15 V et -15 V, permet si cela est nécessaire de fournir au circuit intégré un courant d'alimentation important, de l'ordre de plusieurs centaines de milliampères. Comme autre avantage, le transformateur 41 isole électriquement le circuit intégré de l'amplificateur 44 (la tension de test Vt est flottante) et offre une protection naturelle contre les courts-circuits.
Selon une variante avantageuse du procédé de l'invention illustrée en figure 3, le transformateur 41 vu de son enroulement secondaire 40 est conçu pour présenter une inductance de fuite Lf2 satisfaisant la relation (1) ci-dessus. Dans ce cas, le circuit de test résonant 45 est formé par l'inductance de fuite Lf2 du transformateur et la capacité Cin. Pour fixer les idées, le transformateur 41 est représenté en figure 3 par son schéma équivalent, établi conformément aux règles de l'art. La référence 41-1 désigne un transformateur idéal.
L'enroulement primaire 42 est schématisé par une résistance R1 en série avec une inductance de fuite Lfl du primaire, et une inductance magnetisante Lm en parallèle. L'enroulement secondaire 40 est schématisé par une résistance R2 (pouvant être considérée comme négligeable) en série avec l'inductance de fuite Lf 2, qui constitue ainsi, à elle seule, l'inductance de test Lt.
En pratique, la réalisation d'un transformateur présentant sur son secondaire une inductance de fuite satisfaisant la relation (1) est à la portée de l'homme de l'art et nécessite divers essais de mise au point.
L'inductance de fuite peut être ajustée en changeant la géométrie des couches primaires et secondaires du transformateur, et est choisie de préférence à sa valeur maximale (pour une structure de transformateur donnée) de manière que le courant de mode commun à l'entrée du primaire soit le plus faible--posst Selon l'invention. on propose de réaliser un transformateur de type toroïdal dont le noyau est constitué d'une matière présentant, à la fréquence Fp, une bonne perméabilité magnétique et des pertes magnétiques faibles. De préférence, les spires du primaire et du secondaire ne se recouvrent pas afin d'obtenir une inductance de fuite importante. Des essais réalisés par la demanderesse au moyen d'un tore ferromagnétique d'un diamètre de 10 mm en matériau 4C65 Phillips ont donné de bons résultats. Le transformateur réalisé comportait 10 spires au primaire et au secondaire et une inductance de fuite de l'ordre des 700 nH.
Il convient également de prendre en compte, en pratique, les inductances parasites pouvant apparaître dans la liaison électrique entre l'enroulement secondaire 40 du transformateur et la capacité Cin. Deux cas peuvent être envisagés. Dans un premier cas, la liaison électrique présente une inductance parasite Lf3 qui ne peut être négligée, représentée en traits pointillés sur la figure 3. Cette inductance parasite Lf3 est alors mesurée et prise en compte lors de la mise au point du transformateur 41. Plus particulièrement, l'inductance de fuite Lf2 du transformateur est proportionnellement diminuée de manière que la somme [Lf2 + Lf3] des deux inductances satisfasse la relation (1). Dans un deuxième cas, on s'arrange pour que l'inductance parasite Lf3 soit faible et négligeable. Ce résultat peut être atteint de façon simple par l'utilisation de fils torsadés ou par la prévision de pistes conductrices agencées d'une manière décrite plus loin.
Il ressort de ce qui précède que la présente invention est susceptible de diverses variantes.
L'inductance de test Lt peut être formée par l'inductance de fuite Lf2 du transformateur 41, par l'inductance d'une bobine externe, ou par la combinaison de l'inductance de fut ta it2.. avec l'inductance d'une.boblne externe, avec éventuellement la prise en compte de diverses inductances parasites. Par ailleurs, le coefficient de surtension et la bande passante du circuit de test 45 peuvent être ajustés en insérant dans le circuit une résistance électrique série de faible valeur.
Pour fixer les idées sur la mise en oeuvre industrielle du système 50 qui vient d'être décrit, la figure 4 représente très schématiquement un banc de test 110 selon l'invention. Ce banc 110 permet de tester individuellement des circuits intégrés sans contact présents sur une plaquette mère de silicium. Comme on l'a indiqué au préambule, l'avantage est de pouvoir éliminer des composants défectueux avant leur montage sur un support et leur assemblage avec une bobine d'antenne.
Le banc de test 110 comprend deux cartes à circuit imprimé 70, 80 insérées dans des tiroirs d'une armoire de test 90 par l'intermédiaire de connecteurs 91, 92 dits de "fond de panier", l'ensemble étant relié à un calculateur
93. Essentiellement, la carte 70 comprend un générateur
de signaux programmable 71 ainsi que l'amplificateur 44
et le transformateur 41 selon l'invention, ici de type
toroïdal. Le générateur 71 est piloté par le calculateur
93 et délivre sur l'entrée l'amplificateur 44 le signal
St déjà décrit. A la surface de la carte, deux pistes
conductrices 72, 73 relient l'enroulement secondaire 40
du transformateur à un connecteur 74. Ces pistes 72, 73
sont agencées très proches l'une de l'autre afin
d'empêcher la formation d'un champ magnétique parasite,
et présentent ainsi une inductance parasite négligeable.
93. Essentiellement, la carte 70 comprend un générateur
de signaux programmable 71 ainsi que l'amplificateur 44
et le transformateur 41 selon l'invention, ici de type
toroïdal. Le générateur 71 est piloté par le calculateur
93 et délivre sur l'entrée l'amplificateur 44 le signal
St déjà décrit. A la surface de la carte, deux pistes
conductrices 72, 73 relient l'enroulement secondaire 40
du transformateur à un connecteur 74. Ces pistes 72, 73
sont agencées très proches l'une de l'autre afin
d'empêcher la formation d'un champ magnétique parasite,
et présentent ainsi une inductance parasite négligeable.
La carte 70 est reliée par l'intermédiaire du connecteur
74, d'un câble électrique 75 et d'un connecteur 76 à une
carte 100 décrite plus loin. Le câble électrique 75 est
constitué de fils torsadés de manière à présenter une
inductance parasite négligeable.
74, d'un câble électrique 75 et d'un connecteur 76 à une
carte 100 décrite plus loin. Le câble électrique 75 est
constitué de fils torsadés de manière à présenter une
inductance parasite négligeable.
La carte 80 comprend des moyens 81 de mesure de
signaux électriques et des moyens 82 d'échantillonnage et
de conversion numérique des signaux mesurés, l'ensemble
étant piloté par le calculateur 93. Les moyens de mesure
81 sont reliés à la carte 100 déjà citée par
l'intermédiaire d'une nappe de fils 83 et de connecteurs
84, 85.
signaux électriques et des moyens 82 d'échantillonnage et
de conversion numérique des signaux mesurés, l'ensemble
étant piloté par le calculateur 93. Les moyens de mesure
81 sont reliés à la carte 100 déjà citée par
l'intermédiaire d'une nappe de fils 83 et de connecteurs
84, 85.
La carte 100 est une carte à circuit imprimé
pourvue de pointes métalliques 101-1, 101-2, 102 agencées
pour coïncider avec des plots de test d'un circuit
intégré sans contact présent sur une plaquette mère de
silicium. On distingue parmi ces pointes métalliques deux
pointes 101-1, 101-2 agencées pour coïncider avec les
plots de connexion 12 de la capacité d'entrée Cin (figure
1). Ces pointes 101-1, 101-2 sont reliées électriquement
au secondaire 40 du transformateur 41 par le connecteur
76 et le câble 75. Les autres pointes 102 de la carte
100, dont le nombre est fonction du nombre de plots de
test prévus dans le circuit intégré, sont reliées électriquement aux moyens de mesure 81 par l'intermédiaire de la nappe de fils 83.
pourvue de pointes métalliques 101-1, 101-2, 102 agencées
pour coïncider avec des plots de test d'un circuit
intégré sans contact présent sur une plaquette mère de
silicium. On distingue parmi ces pointes métalliques deux
pointes 101-1, 101-2 agencées pour coïncider avec les
plots de connexion 12 de la capacité d'entrée Cin (figure
1). Ces pointes 101-1, 101-2 sont reliées électriquement
au secondaire 40 du transformateur 41 par le connecteur
76 et le câble 75. Les autres pointes 102 de la carte
100, dont le nombre est fonction du nombre de plots de
test prévus dans le circuit intégré, sont reliées électriquement aux moyens de mesure 81 par l'intermédiaire de la nappe de fils 83.
Ainsi, lorsque la carte 100 est amenée au contact d'un circuit intégré, le secondaire 40 du transformateur 41 se trouve connecté à la capacité Cin par l'intermédiaire des pointes métalliques 101-1, 101-2 et le circuit de test 45 représenté en figure 3 est opérationnel. Le circuit intégré peut être activé comme s'il se trouvait dans des conditions réelles de fonctionnement. Par exemple, le générateur programmable 71 peut délivrer, sous le contrôle du calculateur 93, un signal St modulé en amplitude simulant un transfert de données numériques. La tension survoltée de test Vt reçue par le circuit intégré recopie cette modulation d'amplitude. Les pointes métalliques 102 permettent d'observer divers signaux électriques apparaissant dans le~clrcui.t intéve et le~calculateur 93 peut procéder å une analyse précise de son fonctionnement. L'opération est réalisée de façon récurrente sur tous les circuits intégrés présents sur une plaquette mère de silicium.
Dans ce qui précède, on a considéré uniquement un circuit intégré fonctionnant sans contact. Il doit toutefois être noté que la présente invention s'applique également aux circuits intégrés hybrides à deux modes de fonctionnement, comportant une partie fonctionnant sans contact et une partie recevant des signaux par l'intermédiaire de plages de contact.
Claims (10)
1. Procédé de test d'un circuit intégré (1) comprenant une capacité d'entrée (Cin) prévue pour former, avec une bobine d'antenne (11), un circuit récepteur résonant (10) de fréquence propre (Fp) prédéterminée, caractérisé en ce qu'il comprend des étapes consistant à - connecter la capacité d'entrée (Cin) du circuit intégré à une inductance de test (Lt, Lf2, Lf3, Lf4) choisie pour former avec la capacité d'entrée (Cin) un circuit de test résonant (45) ayant une fréquence de résonance sensiblement égale à la fréquence propre (Fp) dudit circuit récepteur résonant (10), et - exciter le circuit de test résonant (45) au moyen d'un signal alternatif (Ia,cpar ~ l'intermédiaire ~~d'un transformateur (41).
2. Procédé selon la revendication 1, dans lequel on prévoit un transformateur (41) présentant sur son enroulement secondaire (40) une inductance de fuite (Lf2) formant tout ou partie de l'inductance de test (Lt).
3. Procédé selon l'une des revendications précédentes, dans lequel on prévoit un transformateur (41) de type toroïdal dont les enroulements primaire (42) et secondaire (40) ne se recouvrent pas.
4. Procédé selon l'une des revendications précédentes, dans lequel l'inductance de test (Lt) comprend l'inductance parasite (Lf3) d'une liaison électrique présente entre l'enroulement secondaire (40) du transformateur (41) et la capacité d'entrée (Cin) du circuit intégré.
5. Procédé selon l'une des revendications précédentes, dans lequel l'enroulement secondaire (40) du transformateur (41) est connecté aux bornes (12) de la capacité d'entrée (Cin) au moyen de pointes métalliques (101-1, 101-2).
6. Système de test (50, 110) d'un circuit intégré (1) comprenant une capacité d'entrée (Cin) prévue pour former, avec une bobine d'antenne (11), un circuit récepteur résonant (10) de fréquence propre (Fp) prédéterminée, caractérisé en ce qu'il comprend - un transformateur (41) connecté par son enroulement primaire (42) à une source (44, 71) de tension (St) ou de courant (Iac) alternatif, et - des moyens (72, 73, 74, 75, 76, 100, 101-1, 101-2) de connexion de l'enroulement secondaire (40) du transformateur (41) aux bornes (12) de la capacité d'entrée (Cin) du circuit intégré.
7. Système selon la revendication 6, dans lequel le transformateur (41) présente sur son enroulement secondaire (40) une inductance de fuite (Lf2) formant avec la capacité d'entrée (Cin) du circuit intégré un circuit de test résonant (45) dont la fréquence de résonance est sensiblement égale à la fréquence propre (Fp) dudit circuit récepteur résonant (10).
8. Système de test selon la revendication 7, dans lequel le circuit de test résonant (45) comprend une inductance parasite (Lf3) présente dans lesdits moyens de connexion (72, 73, 75).
9. Système de test selon l'une des revendications 6 à 8, comprenant un transformateur (41) de type toroïdal.
10. Système de test selon l'une des revendications 6 à 9, dans lequel lesdits moyens de connexion comprennent une carte (100) à circuit imprimé pourvue de pointes métalliques (101-1, 101-2, 102).
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR9714685A FR2771181B1 (fr) | 1997-11-18 | 1997-11-18 | Procede et systeme de test d'un circuit integre a fonctionnement sans contact |
| FR9805986A FR2771182B1 (fr) | 1997-11-18 | 1998-05-06 | Procede et systeme de test d'un circuit integre a fonctionnement sans contact, et d'une capacite d'entree d'un tel circuit integre |
| EP98121544A EP0916957B1 (fr) | 1997-11-18 | 1998-11-17 | Procédé et système de test d'un circuit intégré à fonctionnement sans contact, et d'une capacité d'entrée d'un tel circuit intégré |
| US09/193,768 US6181152B1 (en) | 1997-11-18 | 1998-11-17 | Method and system for testing an integrated circuit input capacitance, particularly for a contactless operating integrated circuit |
| DE69805039T DE69805039T2 (de) | 1997-11-18 | 1998-11-17 | Verfahren und System zum Testen eines kontaktlos arbeitenden integrierten Schaltkreises und einer Eingangskapazität eines solchen integrierten Schaltkreises |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR9714685A FR2771181B1 (fr) | 1997-11-18 | 1997-11-18 | Procede et systeme de test d'un circuit integre a fonctionnement sans contact |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| FR2771181A1 true FR2771181A1 (fr) | 1999-05-21 |
| FR2771181B1 FR2771181B1 (fr) | 2000-01-28 |
Family
ID=9513677
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| FR9714685A Expired - Fee Related FR2771181B1 (fr) | 1997-11-18 | 1997-11-18 | Procede et systeme de test d'un circuit integre a fonctionnement sans contact |
Country Status (1)
| Country | Link |
|---|---|
| FR (1) | FR2771181B1 (fr) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20230136914A1 (en) * | 2021-10-29 | 2023-05-04 | Keysight Technologies, Inc. | Sensor device for detecting electrical defects based on resonance frequency |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB2111222A (en) * | 1981-10-02 | 1983-06-29 | Bonar Instr Limited | Series-resonant test-voltage source |
| DE4215957A1 (de) * | 1992-05-14 | 1993-11-18 | Siemens Ag | Einrichtung zur Informationsübertragung mit einem stationären Teil und einer tragbaren Datenträgeranordnung |
| JPH09259233A (ja) * | 1996-03-19 | 1997-10-03 | Mitsubishi Electric Corp | 非接触型ｉｃカード |
-
1997
- 1997-11-18 FR FR9714685A patent/FR2771181B1/fr not_active Expired - Fee Related
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB2111222A (en) * | 1981-10-02 | 1983-06-29 | Bonar Instr Limited | Series-resonant test-voltage source |
| DE4215957A1 (de) * | 1992-05-14 | 1993-11-18 | Siemens Ag | Einrichtung zur Informationsübertragung mit einem stationären Teil und einer tragbaren Datenträgeranordnung |
| JPH09259233A (ja) * | 1996-03-19 | 1997-10-03 | Mitsubishi Electric Corp | 非接触型ｉｃカード |
Non-Patent Citations (1)
| Title |
|---|
| PATENT ABSTRACTS OF JAPAN vol. 098, no. 002 30 January 1998 (1998-01-30) * |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20230136914A1 (en) * | 2021-10-29 | 2023-05-04 | Keysight Technologies, Inc. | Sensor device for detecting electrical defects based on resonance frequency |
| US12055582B2 (en) * | 2021-10-29 | 2024-08-06 | Keysight Technologies, Inc. | Sensor device for detecting electrical defects based on resonance frequency |
Also Published As
| Publication number | Publication date |
|---|---|
| FR2771181B1 (fr) | 2000-01-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CA1182537A (fr) | Capteur dynamique de courant | |
| EP1118004B1 (fr) | Procede et dispositif pour la localisation d'un defaut d'isolement d'un cable electrique | |
| CN105026942B (zh) | 用于检查电路的方法和设备 | |
| EP0916958B1 (fr) | Procédé de test d'un circuit résonant inductif | |
| EP0905776B1 (fr) | Dispositif semi-conducteur à deux plots de connexion de masse reliés à une patte de connexion de masse et procédé pour tester un tel dispositif | |
| FR2907610A1 (fr) | Dispositif d'alimentation electrique pour la charge d'equipements amovibles, en particulier le chargement de batterie d'un vehicule automobile | |
| EP3499248B1 (fr) | Dispositif de mesure du courant électrique, appareil de mesure du courant et procédé de fabrication d'un dispositif de mesure du courant | |
| EP0916957B1 (fr) | Procédé et système de test d'un circuit intégré à fonctionnement sans contact, et d'une capacité d'entrée d'un tel circuit intégré | |
| FR2771181A1 (fr) | Procede et systeme de test d'un circuit integre a fonctionnement sans contact | |
| EP0454578B1 (fr) | Procédé pour vérifier l'efficacité du blindage électromagnétique d'un cordon conducteur, et dispositif pour la mise en oeuvre du procédé | |
| FR2610754A1 (fr) | Transducteur d'echange de donnees pour carte a circuit integre | |
| WO2006056833A1 (fr) | Transformateur d’isolation | |
| FR3073626A1 (fr) | Procede et dispositif de test de circuit electronique | |
| EP4088381A1 (fr) | Dispositif de detection capacitive comprenant un module de polarisation par induction | |
| US6348802B1 (en) | Device for enhancing contact checking | |
| WO2002015116A1 (fr) | Antenne de generation d'un champ electromagnetique pour transpondeur | |
| FR3006056A1 (fr) | Procede de mesure de forts courants electriques par effet magnetique et dispositif de mesure correspondant | |
| CA1206525A (fr) | Circuit d'alimentation d'une sonde a courants de foucault | |
| FR2688891A1 (fr) | Dispositif de test d'un groupement de recepteurs. | |
| FR2919070A1 (fr) | Procede de mesure de la continuite electrique d'un cable embarque dans un vehicule. | |
| EP0514250B1 (fr) | Dispositif pour tests hyperfréquences à large bande réalisés in situ | |
| JPH11174104A (ja) | 受動素子試験装置 | |
| FR2706040A1 (fr) | Procédé de mesure de courant et dispositif mettant en Óoeuvre ce procédé. | |
| FR2888673A1 (fr) | Antenne electronique de type boucle | |
| FR3050035A1 (fr) | Appareil de mesure de courants electriques |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| ST | Notification of lapse |