FR2750233A1 - Carte a circuit integre - Google Patents
Carte a circuit integre Download PDFInfo
- Publication number
- FR2750233A1 FR2750233A1 FR9607682A FR9607682A FR2750233A1 FR 2750233 A1 FR2750233 A1 FR 2750233A1 FR 9607682 A FR9607682 A FR 9607682A FR 9607682 A FR9607682 A FR 9607682A FR 2750233 A1 FR2750233 A1 FR 2750233A1
- Authority
- FR
- France
- Prior art keywords
- chip
- sawing
- integrated circuit
- etching
- patch
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 claims abstract description 14
- 238000005530 etching Methods 0.000 claims abstract description 11
- 238000007731 hot pressing Methods 0.000 claims description 5
- 238000004519 manufacturing process Methods 0.000 claims description 3
- 229920001169 thermoplastic Polymers 0.000 claims description 2
- 239000004416 thermosoftening plastic Substances 0.000 claims description 2
- 239000004033 plastic Substances 0.000 abstract description 13
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract description 11
- 229910052710 silicon Inorganic materials 0.000 abstract description 11
- 239000010703 silicon Substances 0.000 abstract description 11
- 239000012815 thermoplastic material Substances 0.000 abstract 1
- 239000008188 pellet Substances 0.000 description 16
- 239000000463 material Substances 0.000 description 11
- 239000002966 varnish Substances 0.000 description 6
- 238000005452 bending Methods 0.000 description 5
- 206010048232 Yawning Diseases 0.000 description 4
- 241001282135 Poromitra oscitans Species 0.000 description 3
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000000873 masking effect Effects 0.000 description 2
- 238000000926 separation method Methods 0.000 description 2
- 239000002253 acid Substances 0.000 description 1
- 230000001464 adherent effect Effects 0.000 description 1
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000008034 disappearance Effects 0.000 description 1
- 238000004090 dissolution Methods 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 238000010348 incorporation Methods 0.000 description 1
- 230000035515 penetration Effects 0.000 description 1
- 238000004080 punching Methods 0.000 description 1
- 238000010791 quenching Methods 0.000 description 1
- 230000000171 quenching effect Effects 0.000 description 1
- 230000000284 resting effect Effects 0.000 description 1
- 238000007650 screen-printing Methods 0.000 description 1
- 238000002791 soaking Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
- G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
- G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
- G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
- G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
- G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
- G06K19/07745—Mounting details of integrated circuit chips
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
- H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
- H01L24/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01015—Phosphorus [P]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01023—Vanadium [V]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01058—Cerium [Ce]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/1015—Shape
- H01L2924/10155—Shape being other than a cuboid
- H01L2924/10157—Shape being other than a cuboid at the active surface
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Dicing (AREA)
Abstract
Objet portatif équipé d'une pastille (1) de circuit intégré par enfoncement à chaud de cette pastille dans une masse (2) thermoplastique de l'objet, les faces latérales (1a) de la pastille étant reliées entre elles et/ou à la face active (3) de la pastille par des angles abattus ou arrondis (4, 13).
Description
La présente invention concerne un objet portatif comportant une pastille de circuit intégré.
Parmi les procédés d'encartage d'une pastille de circuit intégré dans un support en matière plastique, il existe un procédé d'enfoncement à chaud. Dans les produits issus de ce procédé, la pastille affleure l'une des surfaces du support par sa face active et les plots de la pastille sont réunis à des plages de contact portées par le support au moyen de lignes conductrices, généralement réalisées par sérigraphie, qui enjambent l'interface pastille-support. On s'est rendu compte qu'à cet endroit, lorsque la carte est soumise à des contraintes de flexion, la ligne conductrice est soumise à des contraintes variables qui peuvent conduire à sa rupture.
Pour pallier cet inconvénient, il est proposé par la présente invention des géométries particulières de pastille de circuit imprimé grâce auxquelles les contraintes que peut subir une ligne conductrice au niveau de l'interface pastille - support, sont mieux réparties et donc mieux encaissées par la ligne conductrice.
A cet effet l'invention a donc pour objet un objet portatif équipé d'une pastille de circuit intégré par enfoncement à chaud de cette pastille dans une masse thermoplastique de l'objet, caractérisé en ce que les faces latérales de la pastille sont reliées entre elles et/ou à la face active de la pastille par des angles abattus ou arrondis.
Dans un premier mode de réalisation de l'invention la pastille de circuit imprimé est caractérisée par le fait qu'au moins l'un des bords de sa face active est chanfreiné. Ainsi, lors de l'enfoncement à chaud de la pastille, une partie de la matière plastique vient en recouvrement des bords chanfreinés de la pastille. Ce recouvrement est d'épaisseur qui diminue jusqu'à la ligne de séparation au niveau de la face d'affleurement de la pastille et du support, la matière plastique recouvrant les bords de la pastille assurant une liaison beaucoup plus homogène des deux matériaux de sorte qu'une flexion de la carte ne conduit pas à l'écartement des bords des deux matériaux mais à une déformation de la partie de matière plastique en recouvrement de la pastille.
Dans un second mode de réalisation de l'invention, ce sont les angles vifs formant les coins de la pastille qui sont abattus. Ces angles sont alors remplacés par une surface sensiblement plane, auquel cas la pastille peut avoir une forme par exemple octogonale ou par un congé sensiblement cylindrique. On diminue par cette disposition les concentrations de contraintes qui existent dans la matière plastique voisine des angles d'une pastille de circuit intégré lorsque la carte est soumise également à des sollicitations en flexion. On supprime l'écartement qui se produit entre la matière plastique et le silicium enchâssé.
Bien entendu l'invention n'est pas limitée à ces deux modes de réalisation ; on peut en particulier réaliser une combinaison des deux, c'est-à-dire obtenir une pastille dont les coins sont abattus ou arrondis et dont les bords de la face active sont chanfreinés ou même pourvus d'un congé.
L'obtention de ces chanfreins ou congés résulte d'une étape particulière mise en oeuvre dans le procédé de fabrication d'une pastille de circuit intégré. On sait en effet que ces pastilles sont obtenues à partir d'une galette de silicium dont une face est traitée afin d'obtenir les circuits intégrés souhaités. Cette galette est supportée par un film à l'opposé de la face traitée lors de l'individualisation de chaque pastille qui se fait par sciage.
Pour obtenir les arrondis ou congés de l'invention on ajoute à ce procédé une étape consistant à réaliser une attaque de la galette de silicium par des bains d'acides après avoir procédé au masquage adéquat de la face active. Ainsi, lorsque l'on veut réaliser des chanfreins sur les bords de la face active, on procède à un masquage de cette dernière en laissant découvert un réseau de lignes de silicium puis on trempe cette face active dans un bain d'attaque. On réalise ainsi une gravure relativement large qui s'étend légèrement sous les bords des parties de masque puis, par un sciage ultérieur, réalisé dans la partie médiane des gravures précédemment obtenues et d'une largeur inférieure à celle des gravures, on individualise chaque pastille qui possède un chanfrein ou un congé entre ses faces latérales et sa face active.
Pour obtenir un congé cylindrique aux coins de chaque pastille, on recouvre la face active d'un vernis et on procède ensuite au sciage complet de la galette de silicium et du vernis qui la recouvre. On trempe ensuite cette galette dans un bain d'attaque qui exerce de manière privilégiée son action sur les angles que forment les faces latérales de chaque pastille individuelle en leur donnant une forme adoucie, en forme par exemple de congé cylindrique.
D'autres avantages et caractéristiques de l'invention ressortiront de la description donnée ci-après à titre d'exemple.
I1 sera fait référence aux dessins annexés parmi lesquels
- la figure 1 est une vue schématique en coupe partielle d'une carte conforme à l'invention avec une pastille enchâssée dans un support en matière plastique,
- la figure 2 est une vue de dessus de cette pastille,
- la figure 3 est un schéma illustrant une étape du procédé de réalisation d'une pastille avant son incorporation dans une carte.
- la figure 1 est une vue schématique en coupe partielle d'une carte conforme à l'invention avec une pastille enchâssée dans un support en matière plastique,
- la figure 2 est une vue de dessus de cette pastille,
- la figure 3 est un schéma illustrant une étape du procédé de réalisation d'une pastille avant son incorporation dans une carte.
- la figure 4 est une vue de dessus d'une seconde pastille apte à former une carte selon l'invention,
- la figure 5 est un schéma illustrant l'étape du procédé de fabrication des pastilles permettant d'obtenir des coins arrondis.
- la figure 5 est un schéma illustrant l'étape du procédé de fabrication des pastilles permettant d'obtenir des coins arrondis.
A la figure 1 on a représenté une pastille de circuit intégré 1 enchâssée à chaud dans un support 2 en matière plastique par un procédé de poinçonnage. L'ensemble forme un objet portatif du type carte à puce. La face active 3 de la pastille possède des bords chanfreinés 4. Ce raccordement des faces latérales la de la pastille avec la face active 3 au moyen d'un chanfrein 4 permet, en fin d'enfoncement, de faire fluer la matière plastique ramollie en recouvrement de ses bords chanfreinés 4 si bien que la liaison pastille 1/support 2 est très nettement améliorée.
En effet lors d'une sollicitation en flexion du support 2 la matière qui recouvre en s'affinant les bords 4 est déformable ce qui lui permet de rester adhérente à la pastille 1 sans s'en écarter, donc sans créer un bâillement entre les deux corps 1 et 2. Comme des lignes conductrices 5 viennent chevaucher l'interface entre la pastille 1 et le support 2, cette absence de bâillement entre les deux matériaux ne crée pas de sollicitations excessives à l'intérieur des lignes conductrices 5 dont l'intégrité est ainsi préservée.
La pastille 1 que l'on voit, vue de dessus en figure 2 peut être obtenue de manière tout à fait classique par sciage d'une galette de silicium dont une face a été traitée pour constituer les circuits intégrés souhaités, le sciage étant réalisé avec une scie de profil adapté particulier qui permet en même temps que l'individualisation de chacune des pastilles, la réalisation du chanfrein 4.
Une autre manière de réaliser ce chanfrein consiste, avant sciage de la galette de silicium 6 (cf. figure 3), à recouvrir sa face active de masques 7 qui laissent subsister entre eux un réseau 8 d'espaces au travers desquels le silicium est accessible. On trempe ensuite cette galette dans un bain d'attaque (à base par exemple d'acide phosphorique chaud) ce qui produit une gravure 9 en forme de V ou plus généralement d'auge. Il suffit ensuite de procéder à l'élimination du vernis 7 et à la réalisation des traits de scie 10 au centre des gravures 9. Les pastilles ainsi individualisées restent solidaires de manière connue d'un film support 11.
A la figure 4 on a représenté un autre mode de réalisation d'une pastille de circuit imprimé conforme à l'invention. Cette pastille 12 dont on voit la face active, possède des coins 13 arrondis qui forment congés de raccordement de ses faces latérales la. On sait en effet que dans la technique d'encartage par enfoncement à chaud des pastilles de circuits intégrés, c'est aux coins des pastilles que les concentrations de contraintes sont les plus importantes lors des sollicitations en flexion du support de la pastille. On diminue ces concentrations et en même temps les risques de bâillement entre la pastille et le support en matière plastique en réalisant des congés 13 à chacun des coins d'une pastille telle que 12. Ces congés peuvent être remplacés par des faces, donnant ainsi à la pastille vue de dessus une forme polygonale (octogonale).
Ces formes peuvent être obtenues par sciage mais une manière simple de les obtenir consiste, avant de procéder au sciage d'une galette de silicium reposant sur un film de support, à recouvrir la face active cette galette d'un vernis, à procéder au sciage de l'ensemble vernis et galette de silicium et enfin à l'attaque de cette galette ainsi sciée ce qui, comme illustré par la figure 5, conduit à une dissolution des faces latérales des pastilles et notamment à un émoussage de leurs coins 13 où l'attaque se produit de manière privilégiée. Il suffit ensuite de retirer le vernis de la face active de chacune des pastilles.
L'invention concerne également une combinaison des deux modes de réalisation illustrés par les figures 2 et 4. Ainsi, l'obtention d'une pastille ayant des bords chanfreinés et des coins arrondis consisterait à mettre en oeuvre le procédé décrit en regard de la figure 3 puis, après sciage, à retremper l'ensemble de pastilles maintenues sur le film 11 dans un second bain d'attaque afin d'obtenir les congés au droit des angles vifs obtenus par sciage.
La disparition de certains dièdres de la pastille de circuits intégrés permet une meilleure répartition de la matière plastique autour de cette pastille soit avec des parties qui se déforment élastiquement sous les contraintes engendrées par la flexion de la carte, soit avec des bords arrondis évitant le bâillement entre la pastille et la matière plastique, ceci permettant de préserver les conducteurs sérigraphiés d'une rupture.
Claims (5)
1. Objet portatif équipé d'une pastille (1) de circuit intégré par enfoncement à chaud de cette pastille dans une masse (2) thermoplastique de l'objet, caractérisé en ce que les faces latérales (la) de la pastille sont reliées entre elles et/ou à la face active (3) de la pastille par des angles abattus ou arrondis (4, 13).
2. Procédé de fabrication d'une pastille de circuit intégré équipant un objet selon la revendication 1, caractérisé en ce que les arrondis, congés ou chanfreins de la pastille sont réalisés par gravure alors que la pastille est solidaire d'un support commun à une pluralité de pastilles adjacentes.
3. Procédé selon la revendication 2, caractérisé en ce que la gravure est réalisée avant sciage.
4. Procédé selon la revendication 2, caractérisé en ce que la gravure est réalisée après sciage.
5. Procédé selon l'une des revendications 2 à 4, caractérisé en ce que le chanfreinage est obtenu par gravure avant sciage, et en ce que l'arrondissement des coins est obtenu par gravure après sciage.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR9607682A FR2750233A1 (fr) | 1996-06-20 | 1996-06-20 | Carte a circuit integre |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR9607682A FR2750233A1 (fr) | 1996-06-20 | 1996-06-20 | Carte a circuit integre |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| FR2750233A1 true FR2750233A1 (fr) | 1997-12-26 |
Family
ID=9493254
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| FR9607682A Pending FR2750233A1 (fr) | 1996-06-20 | 1996-06-20 | Carte a circuit integre |
Country Status (1)
| Country | Link |
|---|---|
| FR (1) | FR2750233A1 (fr) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2005010993A1 (fr) * | 2003-07-22 | 2005-02-03 | Intel Corporation | Ensemble electronique comportant une matrice a parties d'arrete d'angle arrondie et procede de fabrication correspondant |
| DE102009056894A1 (de) * | 2009-12-10 | 2011-06-16 | Eads Deutschland Gmbh | Verfahren zur Herstellung eines Bauteils mit mindestens einem Mikrosensor |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB2174539A (en) * | 1985-04-30 | 1986-11-05 | Marconi Electronic Devices | Supporting semiconductor water during processing |
| JPH039891A (ja) * | 1989-06-06 | 1991-01-17 | Toshiba Corp | Ｉｃカード |
| FR2701139A1 (fr) * | 1993-02-01 | 1994-08-05 | Solaic Sa | Procédé pour l'implantation d'un micro-circuit sur un corps de carte intelligente et/ou à mémoire, et carte comportant un micro-circuit ainsi implanté. |
-
1996
- 1996-06-20 FR FR9607682A patent/FR2750233A1/fr active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB2174539A (en) * | 1985-04-30 | 1986-11-05 | Marconi Electronic Devices | Supporting semiconductor water during processing |
| JPH039891A (ja) * | 1989-06-06 | 1991-01-17 | Toshiba Corp | Ｉｃカード |
| FR2701139A1 (fr) * | 1993-02-01 | 1994-08-05 | Solaic Sa | Procédé pour l'implantation d'un micro-circuit sur un corps de carte intelligente et/ou à mémoire, et carte comportant un micro-circuit ainsi implanté. |
Non-Patent Citations (1)
| Title |
|---|
| PATENT ABSTRACTS OF JAPAN vol. 15, no. 120 (M - 1096) 25 March 1991 (1991-03-25) * |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2005010993A1 (fr) * | 2003-07-22 | 2005-02-03 | Intel Corporation | Ensemble electronique comportant une matrice a parties d'arrete d'angle arrondie et procede de fabrication correspondant |
| DE102009056894A1 (de) * | 2009-12-10 | 2011-06-16 | Eads Deutschland Gmbh | Verfahren zur Herstellung eines Bauteils mit mindestens einem Mikrosensor |
| DE102009056894B4 (de) * | 2009-12-10 | 2011-11-10 | Eads Deutschland Gmbh | Verfahren zur Herstellung eines Bauteils mit mindestens einem Mikrosensor |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| FR2783948A1 (fr) | Carte a puce grand format comprenant une mini-carte detachable et procede de fabrication | |
| FR2645346A1 (fr) | Dispositif semi-conducteur a trous de traversee d'interconnexion et son procede de fabrication | |
| EP0199424A2 (fr) | Composant semiconducteur du type planar à structure d'anneaux de garde, famille de tels composants et procédé de réalisation | |
| WO2003019668A1 (fr) | Capteur d'image couleur a colorimetrie amelioree et procede de fabrication | |
| FR2794897A1 (fr) | Plaquette a semi-conducteur et dispositif a semi-conducteur fabrique a partir d'une telle plaquette | |
| FR2761527A1 (fr) | Procede de fabrication de carte sans contact avec connexion d'antenne par fils soudes | |
| EP1756864A1 (fr) | Procede de fabrication de puces et support associe | |
| FR2750233A1 (fr) | Carte a circuit integre | |
| EP1421624B1 (fr) | Procede de fabrication de capteur d'image couleur avec ouvertures de contact creusees avant amincissement | |
| CA2457899C (fr) | Capteur d'image couleur sur substrat transparent et procede de fabrication | |
| EP0441450A1 (fr) | Procédé de réalisation par autoalignement, d'un dispositif semiconducteur intégré, comprenant au moins la formation d'un premier contact d'électrode encapsulé et muni d'espaceurs et d'un second contact d'électrode autoaligné sur celui-ci | |
| FR2829292A1 (fr) | Procede de fabrication de capteur d'image couleur avec substrat de support soude plot sur plot | |
| WO1996032221A1 (fr) | Procede pour le marquage au laser d'un objet en verre, et objet en verre, en particulier coquille de moulage pour lentille ophtalmique, ainsi marque | |
| FR2579836A1 (fr) | Embout pour conducteur electrique et son procede de fabrication | |
| CA2146407A1 (fr) | Procede de decalage de longueur d'onde dans une structure semiconductrice a puits quantique | |
| FR2584862A1 (fr) | Procede de fabrication en continu de micromodules pour cartes contenant des composants, bande continue de micromodules et micromodules realises selon un tel procede | |
| FR2468207A1 (fr) | Structure de sillon de separation dans une plaquette semiconductrice et son procede de fabrication | |
| FR2683944A1 (fr) | Procede de gravure d'un sillon profond. | |
| EP2423857B1 (fr) | Carte à microcircuit comprenant une mini-carte | |
| FR3142832A1 (fr) | Procede de fabrication de plusieurs boitiers de circuits integres | |
| FR2736452A1 (fr) | Procede de fabrication d'une carte intelligente comprenant un corps en matiere fibreuse, et carte intelligente ainsi obtenue | |
| EP0184948B1 (fr) | Dispositif de fixation d'un plateau sur un arbre | |
| FR2684802A1 (fr) | Procede de moulage de micromodules de circuits integres. | |
| WO2024126599A1 (fr) | Procédé de préparation d'un empilement en vue d'un collage | |
| FR2754619A1 (fr) | Circuit integre ayant une face active recouverte d'une couche isolante et carte a circuit integre le comportant |