FR2468207A1 - Structure de sillon de separation dans une plaquette semiconductrice et son procede de fabrication - Google Patents
Structure de sillon de separation dans une plaquette semiconductrice et son procede de fabrication Download PDFInfo
- Publication number
- FR2468207A1 FR2468207A1 FR7926244A FR7926244A FR2468207A1 FR 2468207 A1 FR2468207 A1 FR 2468207A1 FR 7926244 A FR7926244 A FR 7926244A FR 7926244 A FR7926244 A FR 7926244A FR 2468207 A1 FR2468207 A1 FR 2468207A1
- Authority
- FR
- France
- Prior art keywords
- layer
- groove
- wafer
- grooves
- junction
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 239000004065 semiconductor Substances 0.000 title claims description 29
- 239000000126 substance Substances 0.000 title claims description 10
- 238000000926 separation method Methods 0.000 title claims description 4
- 238000000227 grinding Methods 0.000 title description 7
- 238000005520 cutting process Methods 0.000 claims abstract description 18
- 238000000034 method Methods 0.000 claims abstract description 15
- 238000002161 passivation Methods 0.000 claims abstract description 9
- 239000003223 protective agent Substances 0.000 claims abstract description 9
- 238000005488 sandblasting Methods 0.000 claims description 9
- 238000004519 manufacturing process Methods 0.000 claims description 8
- 239000003795 chemical substances by application Substances 0.000 claims description 6
- 239000004576 sand Substances 0.000 claims description 4
- 238000006073 displacement reaction Methods 0.000 claims description 3
- 238000000151 deposition Methods 0.000 claims description 2
- 230000015556 catabolic process Effects 0.000 abstract description 4
- 239000000463 material Substances 0.000 abstract description 3
- 239000000758 substrate Substances 0.000 abstract description 2
- 239000010410 layer Substances 0.000 description 42
- 235000012431 wafers Nutrition 0.000 description 24
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 5
- 229910052710 silicon Inorganic materials 0.000 description 5
- 239000010703 silicon Substances 0.000 description 5
- 239000011241 protective layer Substances 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 3
- 230000002349 favourable effect Effects 0.000 description 3
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 239000010426 asphalt Substances 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 238000012423 maintenance Methods 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 230000001737 promoting effect Effects 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 238000005070 sampling Methods 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 239000001993 wax Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
- H01L21/3043—Making grooves, e.g. cutting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
- H01L21/3046—Mechanical treatment, e.g. grinding, polishing, cutting using blasting, e.g. sand-blasting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
- H01L29/0661—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body specially adapted for altering the breakdown voltage by removing semiconductor material at, or in the neighbourhood of, a reverse biased junction, e.g. by bevelling, moat etching, depletion etching
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Ceramic Engineering (AREA)
- Thyristors (AREA)
Abstract
La présente invention concerne une structure de sillon pour la fabrication de composants élémentaires à partir d'une plaquette semiconductrice. Ces sillons comprennent une rainure en V très évasé formée de deux flancs il et 12 dont l'angle par rapport à la face de la plaquette est inférieure à 10 degrés . Ces flancs évasés 11 et 12 se raccordent à la surface de la plaquette par des bords 13 et 14 orthogonaux à cette face. La plaquette comprend une jonction P**+M qui est coupée par le sillon au niveau des flancs 11 et 12. Application aux composants moyenne et haute tension telles que diodes, transistors, thyristors, etc.
Description
La présente invention concerne une structure de sillons de séparation dans une plaquette semiconductrice et son procédé de fabrication.
Plus particulièrement, la présente invention s'applique aux composants semiconducteurs de type mesa (on rappelle qu'on distingue généralement les composants semiconducteurs à structure de type planar dans lesquels les jonctions affleurent au niveau d'une face principale du composant et les composants semiconducteurs de type mesa dans lesquels une partie au moins des jonctions redresseuses affleure au niveau de la périphérie du composant). Une grande partie des composants semiconducteurs devant supporter une certaine puissance et des moyennes ou hautes tensions sont de type mesa. L'une des difficultés qui se pose pour de tels composants de type mesa est que le claquage des jonctions redresseuses se produit généralement d'abord en surface, c'est-à-dire au niveau des affleurements des jonctions plutôt qu'en volume, dans la masse du composant.Ainsi, pour obtenir un composant supportant des tensions élevées, il convient d'une part et bien entendu de se soucier de la structure interne et des niveaux de dopage des diverses couches semiconductrices constituant ce composant, mais aussi d'autre part de considérer avec soin les phénomènes se produisant au niveau des affleurements de jonction à la périphérie du composant.
Parmi les paramètres intervenant pour définir la tension de claquage en surface, il convient de considérer l'angle formé entre le plan de jonction et la direction de la surface périphérique au niveau de l'affleurement de cette jonction. Cet angle1 qui résulte d'après les procédés usuels de fabrication de la découpe de composants semiconducteurs à partir de plaquettes semiconductrices, est couramment appelé angle de découpe.
Il est connu que, pour obtenir une tenue en tension aussi élevée que possible, certains angles de découpe sont favorables et d'autres non. De façon générale, un angle de découpe tel que la partie restante de la couche la plus dopée des deux couches formant la jonction a une surface plus importante que la partie restante de la couche la moins dopée de ces deux couches formant la jonction est un angle favorable ou angle positif, représenté en figure I sous la référence OCl #. La
couche 1 de type N+ (ou P+) plus dopée que la couche 2 de type P (ou
N) a une surface plus grande que cette couche 2 si l'on considère que
des sections par des plans parallèles au plan de jonction situés de part et d'autre de cette jonction.L'angle C 1 peut avoir une valeur
relativement élevée, pouvant aller jusqu'à-environ 800. Par contre, si l'angle de découpe est négatif, tel que l'angle c < #2 représenté en figure
2, c'est-à-dire que la surface restante de la couche 3 la plus dopée ou
couche P+ est plus faible que la surface restante de la couche 4 la
moins dopée ou couche N, le composant supportera mal les tensions
élevées. On parle alors d'angle défavorable. Néanmoins, il a été montré
que, si l'angle négatif (2 a une valeur OC très faible, inférieure à
10 , à nouveau le composant se comporte bien en ce qui concerne sa tenue en tension.
couche 1 de type N+ (ou P+) plus dopée que la couche 2 de type P (ou
N) a une surface plus grande que cette couche 2 si l'on considère que
des sections par des plans parallèles au plan de jonction situés de part et d'autre de cette jonction.L'angle C 1 peut avoir une valeur
relativement élevée, pouvant aller jusqu'à-environ 800. Par contre, si l'angle de découpe est négatif, tel que l'angle c < #2 représenté en figure
2, c'est-à-dire que la surface restante de la couche 3 la plus dopée ou
couche P+ est plus faible que la surface restante de la couche 4 la
moins dopée ou couche N, le composant supportera mal les tensions
élevées. On parle alors d'angle défavorable. Néanmoins, il a été montré
que, si l'angle négatif (2 a une valeur OC très faible, inférieure à
10 , à nouveau le composant se comporte bien en ce qui concerne sa tenue en tension.
La structure résultant du choix d'un tel angle OC très faible
est illustrée en figure 3. On peut y voir un inconvénient notable et
évident du choix d'un tel angle de découpe négatif et très faible, à
savoir que, en vue de dessus, la surface occupée par la zone de découpe
est très importante d'où il résulte un accroissement de la consom
mation de silicium.
est illustrée en figure 3. On peut y voir un inconvénient notable et
évident du choix d'un tel angle de découpe négatif et très faible, à
savoir que, en vue de dessus, la surface occupée par la zone de découpe
est très importante d'où il résulte un accroissement de la consom
mation de silicium.
Un autre paramètre qui joue un rôle important dans la tenue en
tension en surface d'une jonction résulte des propriétés d'un agent de
passivation déposé éventuellement au niveau de l'affleurement de
cette jonction. D'une façon générale, il n'est pas possible économi
quement de déposer un produit de passivation sur la tranche d'un
composant semiconducteur après sa découpe en puces individuelles.
tension en surface d'une jonction résulte des propriétés d'un agent de
passivation déposé éventuellement au niveau de l'affleurement de
cette jonction. D'une façon générale, il n'est pas possible économi
quement de déposer un produit de passivation sur la tranche d'un
composant semiconducteur après sa découpe en puces individuelles.
Ainsi, dans la technique pratique, on forme sur une plaquette semi
conductrice un grand nombre de composants identiques. Des rainures
ne rentrant que partiellement à l'intérieur de la plaquette semicon
ductrice sont formées, un agent de passivation est déposé dans ces
rainures, puis ensuite la découpe est effectuée sensiblement au milieu
de la rainure. Toutefois, cette technique amène dans la majorité des
cas pratiques à adopter un angle de découpe oC2 défavorable comme
l'illustre la figure 4. En effet, dans de très nombreux composants
semiconducteurs, la jonction dont on veut passiver l'affleurement se
trouve proche d'une surface du composant semiconducteur et telle que
la couche la plus dopée présente une épaisseur faible (en tous cas inférieure à 80 microns).Ainsi, il n'est pas possible d'effectuer la découpe à partir de la face la moins dopée ce qui donnerait un angle favorable car alors la partie résiduelle de la couche la plus dopée serait trop fine pour permettre le maintien mécanique de la plaquette qui se briserait. La figure 4 illustre le cas classique d'une rainure formée par attaque chimique à partir de la surface de la plaquette portant la couche semiconductrice fine la plus dopée d'où il résulte la présence d'un angle OC2 défavorable. Un produit de passivation 5 est déposé dans la rainure et ensuite une découpe est effectuée sensiblement à partir de la zone médiane de cette rainure comme cela est indiqué par la flèche 6. Les avantages procurés par un produit de passivation 5 efficace sont alors quelque peu limités par le fait que l'angle de découpe est défavorable.Il serait donc souhaitable, de façon évidente, d'utiliser un sillon analogue à celui de la figure 4 mais dans lequel l'angle de découpe serait très faible. Comme on l'a déjà exposé précédemment, cette technique n'est généralement pas adoptée du fait de la trop grande étendue que prendrait alors le sillon.
conductrice un grand nombre de composants identiques. Des rainures
ne rentrant que partiellement à l'intérieur de la plaquette semicon
ductrice sont formées, un agent de passivation est déposé dans ces
rainures, puis ensuite la découpe est effectuée sensiblement au milieu
de la rainure. Toutefois, cette technique amène dans la majorité des
cas pratiques à adopter un angle de découpe oC2 défavorable comme
l'illustre la figure 4. En effet, dans de très nombreux composants
semiconducteurs, la jonction dont on veut passiver l'affleurement se
trouve proche d'une surface du composant semiconducteur et telle que
la couche la plus dopée présente une épaisseur faible (en tous cas inférieure à 80 microns).Ainsi, il n'est pas possible d'effectuer la découpe à partir de la face la moins dopée ce qui donnerait un angle favorable car alors la partie résiduelle de la couche la plus dopée serait trop fine pour permettre le maintien mécanique de la plaquette qui se briserait. La figure 4 illustre le cas classique d'une rainure formée par attaque chimique à partir de la surface de la plaquette portant la couche semiconductrice fine la plus dopée d'où il résulte la présence d'un angle OC2 défavorable. Un produit de passivation 5 est déposé dans la rainure et ensuite une découpe est effectuée sensiblement à partir de la zone médiane de cette rainure comme cela est indiqué par la flèche 6. Les avantages procurés par un produit de passivation 5 efficace sont alors quelque peu limités par le fait que l'angle de découpe est défavorable.Il serait donc souhaitable, de façon évidente, d'utiliser un sillon analogue à celui de la figure 4 mais dans lequel l'angle de découpe serait très faible. Comme on l'a déjà exposé précédemment, cette technique n'est généralement pas adoptée du fait de la trop grande étendue que prendrait alors le sillon.
Un objet de la présente invention est de prévoir une nouvelle structure de sillons permettant d'obtenir un angle de découpe négatif très faible tout en limitant l'étendue de la zone de sillonnage.
Un autre objet de la présente invention est de prévoir un procédé de fabrication d'un tel sillon qui soit simple et économique à mettre en oeuvre.
Pour atteindre ces objets ainsi que d'autres, la présente invention prévoit une structure de sillons de séparation formés à partir d'au moins une face d'une plaquette semiconductrice aux emplacements où l'on souhaite effectuer une découpe de celle-ci, la plaquette comportant, du côté de cette face, une jonction constituée d'une couche externe dopée selon un premier type de conductivité et de faible épaisseur et d'une couche interne du deuxième type de conductivité à niveau de dopage plus faible que celui de la couche externe, dans laquelle le sillon a une section droite de forme générale en V très évasé, Angle d'ouverture du V étant supérieur à 1600, les flancs du V se raccordant à la face de la plaquette par des bords sensiblement perpendiculaires à cette face, dans laquelle la jonction coupe le sillon au niveau de ses flancs évasés. Selon une variante de la présente invention, le fond du sillon peut être limité par un plan sensiblement parallèle à la face de la plaquette.
Pour fabriquer un tel sillon sur une plaquette, la présente invention prévoit un procédé consistant à: recouvrir les faces de la plaquette d'une couche d'un agent de protection ; former par voie mécanique des rainures en forme de V très évasé, ces rainures traversant la couche d'agent de protection et ladite couche externe; et soumettre la plaquette à une attaque chimique par un produit attaquant le semiconducteur mais pas l'agent de protection.Les rainures peuvent être obtenues au moyen d'une meule de profil approprié ; ou par sablage à l'aide d'un jet de sable sortant d'une buse dont ltorifice a un profil approprié; ou encore par passages successifs de la plaquette en regard d'une buse de sablage dont l'orifice présente une forme allongée, dont la longueur correspond à la largeur de la rainure, la buse étant disposée lors du premier passage de sorte que la direction de sa longueur soit normale à la direction du déplacement relatif buse/plaqtette puis étant ensuite progressivement piacée en oblique au cours des passages successifs ultérieurs.
L'invention vise également les plaquettes semiconductrices portant des sillons tels que définis précédemment ainsi que les composants semiconducteurs obtenus par découpe à partir de ces plaquettes selon les limites des sillons. La présente invention s'applique de façon générale aux composants semiconducteurs moyenne ou haute tension et notamment aux diodes, transistors et thyristors de type mesa dans lesquels une couche très dopée externe"repose sur une couche moins dopée interne plus épaisse et de type de conductivité opposé.
Ces objets, caractéristiques et avantages ainsi que d'autres de la présente invention seront exposés plus en détail dans la description suivant de modes de réalisation particuliers faite en relation avec les figures jointes parmi lesqgles:
- z figures 1 à 4 ont été décrites précédemment et permettent d'illustrer l'état de la technique antérieure ainsi que de mieux faire comprendre la terminologie utilisée dans le présent texte;
- -- la figure 5 représente une structure de sillon selon la présente invention;
- les figures 6 et 7 illustrent des étapes successives de fabrication de sillons selon la présente invention;
- la figure 8 représente en vue de dessus une plaquette munie de sillons selon la présente invention surmontée d'une buse de sablage destinée à former les rainures initiales de fabrication de ces sillons; et
- la figure 9 illustre la formation d'un sillon selon le même procédé que celui illustré en figure 8.
- z figures 1 à 4 ont été décrites précédemment et permettent d'illustrer l'état de la technique antérieure ainsi que de mieux faire comprendre la terminologie utilisée dans le présent texte;
- -- la figure 5 représente une structure de sillon selon la présente invention;
- les figures 6 et 7 illustrent des étapes successives de fabrication de sillons selon la présente invention;
- la figure 8 représente en vue de dessus une plaquette munie de sillons selon la présente invention surmontée d'une buse de sablage destinée à former les rainures initiales de fabrication de ces sillons; et
- la figure 9 illustre la formation d'un sillon selon le même procédé que celui illustré en figure 8.
La figure 5 représente une coupe d'une plaquette semiconductrice comportant une couche externe 3 fortement dopée d'un premier type de conductivité (P+ ou N+) surmontant une couche 4 d'un deuxième type de conductivité plus faiblement dopée (N ou P), cette coupe étant effectuée perpendiculairement à un sillon selon la présente invention. Ce sillon consiste en une ouverture en V très évasé comprenant deux flancs obliques 11 et 12 faisant chacun avec le plan de jonction un angle négatif inférieur à 100, de préférence même inférieur à 60 (le terme négatif a été défini en relation avec les figures 2 et 3).Ces flancs obliques 11 et 12 se prolongent vers la face externe de la plaquette semiconductrice par deux bords 13 et 14 sensiblement normaux à la face principale de la plaquette, c1est-àdire, dans la représentation de la figure, pratiquement verticaux. Eventuellement, le fond du V formé par les deux flancs obliques il et 12 peut être un fond plan comme cela est indiqué par le trait en pointillés désigné par la référence 15. Le plan de la jonction entre la couche externe fortement dopée 3 et la couche interne plus faiblement dopée 4, coupe le sillon au niveau de ses flancs obliques il et 12.
Si l'on désigne par h la hauteur des bords verticaux 13 et 14, on peut voir sur la figure que le fait de prévoir ces bords verticaux permet d'éviter l'enlèvement d'une longueur 1 de la surface du semiconducteur. Cette longueur 1 est égale à h cotg DC si oc désigne l'angle de découpe défini précédemment. Si l'angle OC vaut 6 , il convient d'insister sur le fait que cotg Oc vaut alors 10. On a donc 1 = 10 h. L'économie de matière peut donc être relativement importante.Les inventeurs ont constaté que, comme le confirme d'ailleurs les études théoriques, la prévision d'un angle de découpe négatif de très faible valeur est utile surtout en dessous de la jonction et le fait de prévoir les bords verticaux 13 et 14, dont la hauteur n'excède pas les deux tiers de la profondeur de la jonction, ne modifie pas les propriétés de claquage superficiel de cette jonction. Le gain de surface utile de la plaquette de silicium obtenu par la prévision des bords verticaux ne nuit donc pas au bon fonctionnement du dispositif.
Dans des cas pratiques, dans lesquels l'épaisseur de la couche 3 ou profondeur de la jonction est de l'ordre de 40 microns, on pourra choisir comme dimensions pour le sillon, une valeur de l'angle ( de l'ordre de 6 , une profondeur de sillon de 60 microns, une largeur totale du sillon de 800 microns, la largeur du fond plat étant de l'ordre de 100 microns. Les bords verticaux auront alors une hauteur de l'ordre de 25 microns, c'est-à-dire que, s'ils n'avaient pas été prévus, le sillon aurait une largeur supplémentaire de 2 . 25 . 10 soit 500 microns.
Dans le cas où la profondeur de jonction serait de 75 microns, la hauteur des bords verticaux pourrait être choisie à une valeur voisine de 40 microns. L'économie de largeur de sillon serait alors de 2. 40. 10 soit 800 microns. Ces valeurs sont loin d'être négligeables par rapport à la largeur totale du sillon.
Bien entendu, de façon classique, le sillon selon la présente invention peut être rempli d'un agent de passivation favorisant encore la tenue en tension au niveau des affleurements de jonction. Le fond plat 15 décrit précédemment peut permettre de faciliter la découpe du sillon après le dépôt de l'agent de passivation pour séparer la plaquette de silicium en composants ou puces élémentaires.
Les figures 6 et 7 illustrent deux étapes d'un procédé d'obtention d'un sillon selon la présente invention. Tout d'abord une plaquette de silicium, comprenant une couche externe 3 de faible épaisseur et fortement dopée formée sur un substrat comprenant au moins une couche interne 4 plus faiblement dopée et de type de conductivité opposé en contact avec la couche externe 3 pour former une jonction avec celle-ci, est revêtue d'une couche d'un agent de protection 20 de relativement faible épaisseur par rapport à l'épaisseur de la couche externe 3. Ensuite, comme le représente la figure 7, par des moyens mécaniques dont quelques exemples seront donnés ci-après, une rainure est formée dans la plaquette, cette rainure ouvrant par la même occasion la couche de protection 20. La rainure a un profil en V très évasé, éventuellement à fond plat.Elle est désignée par la référence 21 dans la figure 7. Après cela, la plaquette est soumise à l'action d'un produit d'attaque sélectif attaquant le semiconducteur mais pas la couche de protection 20. Ainsi, la rainure 21 s'approfondit pour fournir le sillon 22 dont la limite est désignée en pointillés dans la figure 7. Ce sillon 22 résultant de l'attaque chimique a la forme souhaitée selon l'invention et représentée en figure 5. Les profondeurs d'attaques mécanique puis chimique sont choisies pour que la jonction entre les couches 3 et 4 affleure au niveau des flancs obliques du V.
L'attaque mécanique peut se faire à l'aide d'une meule dont le profil est adapté à celui de la rainure 21 que l'on veut obtenir. Cette meule est amenée à rentrer à l'intérieur de la plaquette semiconductrice lors du déplacement relatif de la plaquette par rapport à la meule dans la direction des sillons que La'on veut obtenir.
Au lieu d'utiliser une meule, on peut utiliser un procédé par sablage. Selon une première variante, on peut utiliser une buse de sablage de profil approprié, ctest-à-dire ayant une forme oblongue et projetant plus de sable en son centre qu'à ses bords de façon à approfondir le centre par rapport aux bords et obtenir la rainure souhaitée. Selon une seconde variante, comme cela est illustré en figures 8 et 9, on peut choisir une buse de sablage 23 présentant un orifice 24 de forme sensiblement rectangulaire, projetant uniformément du sable sur toute sa section. Cette buse est amenée à avoir un déplacement relatif par rapport à la plaquette 25 dans laquelle on souhaite former les rainures. Pour la formation de chaque rainure on procède par passages successifs.Lors du premier passage, comme cela est représentéen figure 9, la buse a l'orientation indiquée par la référence 241, c'est-à-dire que sa longueur s'étend selon la largeur maximale de la rainure. Puis ensuite, lors des passages successifs, la buse est inclinée par rapport à la direction de déplacement comme cela est indiqué par les représentations 242 et 24n de l'orifice. On obtient ainsi une rainure à profil en V, l'action de sablage se déroulant lors de chaque passage au centre de la rainure et seulement lors des premiers passages vers les bords externes de la rainure.
En revenant sur les figures 6 et 7, on notera qu'une caractéristique importante du procédé de fabrication selon la présente invention réside dans le fait que la couche 20 de protection à l'agent d'attaque chimique est déposée sur la plaquette semiconductrice avant la formation mécanique de la rainure. Dans le cas où le matériau semiconducteur est du silicium, cette couche de protection pourra être une mince couche de silice ou de nitrure de silicium. Contrairement à un préjugé établi dans la technique, les actions de meulage ou de sablage qui se produisent dans des conditions relativement sévères, ne nuisent généralement -pas aux qualités de protection de cette couche 20 en dehors des emplacements des rainures formées.
Toutefois, par mesure de sécurité, on pourra déposer au-dessus de la couche 20 de protection contre l'agent d'attaque chimique utilisé ultérieurement, une couche de protection supplémentaire ayant principalement un rôle de protection contre les agressions mécaniques.
Cette couche supplémentaire pourra par exemple être une couche de résine, cire ou bitume. Elle est enlevée avant ltétape d'attaque chimique.
On a représenté dans les diverses figures uniquement une jonction d'une plaquette semiconductrice, à savoir la jonction traversée par le sillon selon l'invention. Il est clair qu'en dessous de cette jonction, il peut être prévu d'autres couches semiconductrices de dopages ou de types de conductivité distincts. De même, à l'inzérieur de la couche externe 3, peuvent être prévues des zones de types de conductivité différents ou opposés de structure planar.
La présente invention n'est pas limitée aux modes de réalisation qui ont été explicitement décrits ci-dessus; elle en inclut les diverses variantes et généralisations comprises dans le domaine des revendications ciaprès.
Claims (9)
1. Structure de sillon de séparation formée à partir bau moins une face d'une plaquette semiconductrice aux emplacements où l'on souhaite effectuer une découpe de celle-ci, cette plaquette comportant du côté de cette face une jonction constitué d'une couche externe de faible épaisseur devant l'épaisseur de la plaquette, dopée selon un premier type de conductivité, et d'une couche interne du deuxième type de conductivité et à niveau de dopage plus faible que celui de la couche externe, caractérisée en ce que le sillon a une section droite de forme générale en V très évasé, l'angle d'ouverture du V étant supérieur à 1600 et les flancs du V se raccordant à la face de la plaquette par des bords sensiblement perpendiculaires à cette face, et en ce que la jonction coupe le sillon au niveau de ses flancs évasés.
2. Structure de sillon selon la revendication 1, caractérisée en ce que le fond du sillon est limité par un plan sensiblement parallèle à la face de la plaquette.
3. Procédé de fabrication d'un sillon selon la revendication 1, caractérisé en ce qu'il comprend les étapes suivantes: - recouvrir les faces de la plaquette d'une couche d'un agent de protection, - former par voie mécanique des rainures en forme de V très évasé, ces rainures traversant la couche d'agent de protection et ladite couche externe, - soumettre la plaquette à une attaque chimique par un produit attaquant le semiconducteur mais pas l'agent de protection.
4. Procédé selon la revendication 3, caractérisé en ce que l'on forme par voie mécanique une rainure en V à fond plat pour obtenir une structure selon la revendication 2.
5. Procédé selon l'une des revendications 3 ou 4, caractérisé en ce que les rainures sont formées au moyen d'une meule de profil approprié.
6. Procédé selon l'une des revendications 3 ou 4, caractérisé en ce que les rainures sont formées par sablage à l'aide d'un jet de sable sortant d'une buse dont l'orifice a un profil approprié.
7. Procédé selon l'une des revendications 3 ou 4, caractérisé en ce que les rainures sont formées par sablage par passages successifs de la plaquette en regard d'une buse de sablage dont l'orifice présente une forme allongée dont la longueur correspond à la largeur de la rainure, cette buse étant disposée lors du premier passage de sorte que la direction de sa longueur soit normale à la direction de déplacement relatif buselplaquette puis étant ensuite progressivement placée en oblique au cours des passages successifs ultérieurs.
8. Procédé selon l'une quelconque des revendications 3 à 7, caractérisé en ce qu'il comprend en outre les étapes consistant à déposer un agent de passivation au moins au niveau de l'affleurement de la jonction dans le sillon et à découper la plaquette en puces élémentaires selon le motif défini par un ensemble de sillons.
9. Procédé selon la revendication 3, caractérisé en ce qu'il comprend en outre les étapes consistant à: - recouvrir la couche d'agent de protection d'une couche supplémentaire résistant aux attaques mécaniques, - enlever cette couche supplémentaire avant de procéder à l'attaque chimique.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR7926244A FR2468207A1 (fr) | 1979-10-23 | 1979-10-23 | Structure de sillon de separation dans une plaquette semiconductrice et son procede de fabrication |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR7926244A FR2468207A1 (fr) | 1979-10-23 | 1979-10-23 | Structure de sillon de separation dans une plaquette semiconductrice et son procede de fabrication |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| FR2468207A1 true FR2468207A1 (fr) | 1981-04-30 |
Family
ID=9230927
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| FR7926244A Withdrawn FR2468207A1 (fr) | 1979-10-23 | 1979-10-23 | Structure de sillon de separation dans une plaquette semiconductrice et son procede de fabrication |
Country Status (1)
| Country | Link |
|---|---|
| FR (1) | FR2468207A1 (fr) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE3422051A1 (de) * | 1984-06-14 | 1985-12-19 | Brown, Boveri & Cie Ag, 6800 Mannheim | Silizium-halbleiterbauelement mit aetztechnisch hergestellter randkontur und verfahren zur herstellung dieses bauelements |
| GB2359415A (en) * | 2000-02-21 | 2001-08-22 | Westcode Semiconductors Ltd | Profiling of semiconductor wafer to prevent edge breakdown |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR1506862A (fr) * | 1965-12-28 | 1967-12-22 | Licentia Gmbh | élément semiconducteur |
| FR1552468A (fr) * | 1967-01-26 | 1969-01-03 | ||
| US3644801A (en) * | 1971-01-21 | 1972-02-22 | Gary S Sheldon | Semiconductor passivating process and product |
| GB1491705A (en) * | 1974-12-20 | 1977-11-16 | Texas Instruments Ltd | Semiconductor junctions |
| FR2406307A1 (fr) * | 1977-10-17 | 1979-05-11 | Radiotechnique Compelec | Dispositif semiconducteur a surface passivee et procede d'obtention de ce dispositif |
-
1979
- 1979-10-23 FR FR7926244A patent/FR2468207A1/fr not_active Withdrawn
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR1506862A (fr) * | 1965-12-28 | 1967-12-22 | Licentia Gmbh | élément semiconducteur |
| FR1552468A (fr) * | 1967-01-26 | 1969-01-03 | ||
| US3644801A (en) * | 1971-01-21 | 1972-02-22 | Gary S Sheldon | Semiconductor passivating process and product |
| GB1491705A (en) * | 1974-12-20 | 1977-11-16 | Texas Instruments Ltd | Semiconductor junctions |
| FR2406307A1 (fr) * | 1977-10-17 | 1979-05-11 | Radiotechnique Compelec | Dispositif semiconducteur a surface passivee et procede d'obtention de ce dispositif |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE3422051A1 (de) * | 1984-06-14 | 1985-12-19 | Brown, Boveri & Cie Ag, 6800 Mannheim | Silizium-halbleiterbauelement mit aetztechnisch hergestellter randkontur und verfahren zur herstellung dieses bauelements |
| US4680615A (en) * | 1984-06-14 | 1987-07-14 | Brown, Boveri & Cie Ag | Silicon semiconductor component with an edge contour made by an etching technique, and method for manufacturing this component |
| GB2359415A (en) * | 2000-02-21 | 2001-08-22 | Westcode Semiconductors Ltd | Profiling of semiconductor wafer to prevent edge breakdown |
| EP1128440A2 (fr) * | 2000-02-21 | 2001-08-29 | Westcode Semiconductors Limited | Profil de jonction semi-conductrice et procédé pour sa réalisation |
| EP1128440A3 (fr) * | 2000-02-21 | 2003-10-22 | Westcode Semiconductors Limited | Profil de jonction semi-conductrice et procédé pour sa réalisation |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0660140B1 (fr) | Procédé de réalisation d'une structure en relief sur un support en matériau semi-conducteur | |
| EP0463956B1 (fr) | Procédé de réalisation d'un étage d'un circuit intégré | |
| FR2758907A1 (fr) | Procede d'obtention d'un film mince, notamment semiconducteur, comportant une zone protegee des ions, et impliquant une etape d'implantation ionique | |
| FR2489041A1 (fr) | Procede de formation d'un evidement dans un corps semi-conducteur | |
| FR2794897A1 (fr) | Plaquette a semi-conducteur et dispositif a semi-conducteur fabrique a partir d'une telle plaquette | |
| EP0996146A1 (fr) | Procédé de formation d'un caisson isolé dans une plaquette de silicium | |
| FR2849269A1 (fr) | Procede de realisation de cavites dans une plaque de silicium | |
| FR2468207A1 (fr) | Structure de sillon de separation dans une plaquette semiconductrice et son procede de fabrication | |
| EP1670066A1 (fr) | Procédé de fabrication d'un circuit intégré comprenant un miroir enterré et ce circuit | |
| FR3116268A1 (fr) | Circuit électronique pour un collage moléculaire hybride | |
| FR3107988A1 (fr) | Formation d'un thyristor, triac ou diode de suppression de tensions transitoires | |
| EP2084736B1 (fr) | Procede de realisation d'un substrat mixte | |
| WO2004056698A2 (fr) | Procede de realisation d'une micro-structure suspendue plane, utilisant une couche sacrificielle en materiau polymere et composant obtenu | |
| EP0750375B1 (fr) | Procédé pour former un plateau et une couverture sur ce plateau notamment sur un substrat semiconducteur | |
| WO2004059725A1 (fr) | Procede de realisation de cavites dans une plaque de silicium | |
| FR2683944A1 (fr) | Procede de gravure d'un sillon profond. | |
| EP1644969B1 (fr) | Procede d'implantation au travers d'une surface irreguliere | |
| WO2023151852A1 (fr) | Procede de transfert d'une couche mince sur un substrat support | |
| WO2023078692A1 (fr) | Procede de traitement de surface | |
| FR3110769A1 (fr) | Procédé de traitement d'un circuit électronique pour un collage moléculaire hybride | |
| EP1427000A1 (fr) | Croissance d'une région monocristalline d'un composé III-V sur un substrat de silicium monocristallin | |
| FR2557367A1 (fr) | Structure semiconductrice a tenue en tension elevee avec sillon peripherique implante et son procede de fabrication | |
| EP0997931A1 (fr) | Procédé de réalisation d'un mur d'isolation dans un substrat semiconducteur | |
| FR3131658A1 (fr) | Procédé de formation d'une cavité | |
| FR2842649A1 (fr) | Procede d'augmentation de l'aire d'une couche utile de materiau reportee sur un support |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| ST | Notification of lapse |