FR2741748A1 - Procede d'isolement lateral avec aplanissement par polissage mecano-chimique de l'isolant assiste d'une detection de fin d'attaque - Google Patents
Procede d'isolement lateral avec aplanissement par polissage mecano-chimique de l'isolant assiste d'une detection de fin d'attaque Download PDFInfo
- Publication number
- FR2741748A1 FR2741748A1 FR9513916A FR9513916A FR2741748A1 FR 2741748 A1 FR2741748 A1 FR 2741748A1 FR 9513916 A FR9513916 A FR 9513916A FR 9513916 A FR9513916 A FR 9513916A FR 2741748 A1 FR2741748 A1 FR 2741748A1
- Authority
- FR
- France
- Prior art keywords
- layer
- protective
- substrate
- attack
- trenches
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 49
- 239000004065 semiconductor Substances 0.000 title claims abstract description 30
- 238000002955 isolation Methods 0.000 title abstract description 17
- 238000000034 method Methods 0.000 claims abstract description 44
- 238000005498 polishing Methods 0.000 claims abstract description 44
- 239000000126 substance Substances 0.000 claims abstract description 32
- 230000001681 protective effect Effects 0.000 claims abstract description 31
- 239000011810 insulating material Substances 0.000 claims abstract description 26
- 229910052581 Si3N4 Inorganic materials 0.000 claims abstract description 21
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims abstract description 20
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 18
- 239000010410 layer Substances 0.000 claims description 112
- 239000000463 material Substances 0.000 claims description 42
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 39
- 235000012239 silicon dioxide Nutrition 0.000 claims description 19
- 239000000377 silicon dioxide Substances 0.000 claims description 19
- 238000001514 detection method Methods 0.000 claims description 18
- 230000015572 biosynthetic process Effects 0.000 claims description 5
- 239000011241 protective layer Substances 0.000 claims description 5
- 230000004888 barrier function Effects 0.000 claims 1
- 230000008569 process Effects 0.000 abstract description 8
- 238000005530 etching Methods 0.000 abstract description 6
- 238000000151 deposition Methods 0.000 abstract description 3
- 229920005591 polysilicon Polymers 0.000 abstract 2
- 238000009413 insulation Methods 0.000 description 12
- 239000012212 insulator Substances 0.000 description 7
- 230000007547 defect Effects 0.000 description 6
- 238000010292 electrical insulation Methods 0.000 description 6
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- 230000008901 benefit Effects 0.000 description 4
- 230000006378 damage Effects 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- 238000007796 conventional method Methods 0.000 description 3
- 238000001020 plasma etching Methods 0.000 description 3
- 239000011347 resin Substances 0.000 description 3
- 229920005989 resin Polymers 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 238000002513 implantation Methods 0.000 description 2
- 239000007788 liquid Substances 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 239000000203 mixture Substances 0.000 description 2
- 235000011007 phosphoric acid Nutrition 0.000 description 2
- 239000002356 single layer Substances 0.000 description 2
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- GRYLNZFGIOXLOG-UHFFFAOYSA-N Nitric acid Chemical class O[N+]([O-])=O GRYLNZFGIOXLOG-UHFFFAOYSA-N 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 1
- 229910021417 amorphous silicon Inorganic materials 0.000 description 1
- 238000003486 chemical etching Methods 0.000 description 1
- 229910052681 coesite Inorganic materials 0.000 description 1
- 238000011109 contamination Methods 0.000 description 1
- 229910052906 cristobalite Inorganic materials 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 238000004377 microelectronic Methods 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 238000007517 polishing process Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 229910052682 stishovite Inorganic materials 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
- 229910052905 tridymite Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/31051—Planarisation of the insulating layers
- H01L21/31053—Planarisation of the insulating layers involving a dielectric removal step
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
- H01L21/76229—Concurrent filling of a plurality of trenches having a different trench shape or dimension, e.g. rectangular and V-shaped trenches, wide and narrow trenches, shallow and deep trenches
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Mechanical Treatment Of Semiconductor (AREA)
- Element Separation (AREA)
Abstract
L'invention consiste en un procédé d'isolement des zones actives d'un substrat semi-conducteur par tranchées latérales consistant: a) à réaliser au sein du substrat semi-conducteur (1) des tranchées (7) disposées latéralement par rapport aux zones prédéterminées (6) du substrat destinées à former ultérieurement les zones actives, b) à déposer, dans les tranchées (7) et sur les zones prédéterminées (6) du substrat (1), une couche (8) de matériau isolant, et c) à effectuer un aplanissement du bloc semi-conducteur par un polissage mécano-chimique, caractérisé en ce que dans l'étape a) on dépose sur le substrat (1), préalablement à la formation des tranchées (7), une bicouche de protection (3) composée d'un empilement de deux couches (3a) et (3b) de matériaux différents et en ce que dans l'étape c) le polissage mécano-chimique est assisté d'une détection de fin d'attaque s'effectuant sur la bicouche de protection (3) agissant en tant que couche d'arrêt. La bi-couche de protection (3) est de préférence constituée d'un empilement d'une couche (3a) en nitrure de silicium et d'une couche (3b) en silicium polycristallin notamment lorsque l'isolant est le dioxyde de silicium.
Description
Procédé d'isolement latéral avec aplanissement par polissage
mécano-chimique de l'isolant assisté d'une détection de fin
d'attaque.
mécano-chimique de l'isolant assisté d'une détection de fin
d'attaque.
L'invention concerne l'isolement électrique de matériaux semi-conducteurs et plus particulièrement l'isolement latéral de zones actives d'un substrat semi-conducteur.
Dans le cadre de la réduction des dimensions et de l'augmentation de la densité dans le domaine de la micro-électronique, les techniques d'isolement latéral évoluent. Les techniques à base d'oxydation localisée connues sous les dénominations "LOCOS", "PBL", "SILO" sont utilisées pour ce type d'isolement. Toutefois ces techniques présentent des limites notamment lorsque les composants électroniques atteignent des dimensions inférieures à 0,3 Rm.
Pour de telles dimensions, il est nécessaire d'appliquer d'autres techniques d'isolation combinant conjointement la gravure de tranchées profondes ou peu profondes dans le substrat disposées latéralement par rapport aux zones prédéterminées du substrat destinées à former ultérieurement des zones actives, le remplissage de ces tranchées par un matériau isolant et l'aplanissement de cet isolant.
La technique de gravure des tranchées peu profondes est communément appelée en langue anglaise "BOX" ou "Shallow Trench isolation (STI)". Ces techniques d'isolement présentent néanmoins une limite liée à l'aplanissement de l'isolant après remplissage des tranchées.
I1 apparaît en effet que la technique la plus appropriée pour effectuer l'aplanissement de l'isolant soit le polissage mécanochimique. Toutefois, jusqu'à présent, la qualité de l'isolation électrique des dispositifs semi-conducteurs obtenus en mettant en oeuvre un aplanissement par polissage mécano-chimique, est insuffisante. En effet, il a été constaté que le polissage mécanochimique engendre des défauts couramment rencontrés dans les dispositifs fabriqués en utilisant cette opération d'aplanissement.
Ainsi, on peut citer la présence de résidus d'isolant sur les zones prédéterminées du substrat due à un polissage insuffisant, ainsi que la destruction des zones prédéterminées du substrat et/ou un évidement des zones d'isolement dû à un polissage trop prononcé. Ces défauts baissent considérablement la qualité de l'isolation électrique des dispositifs semi-conducteurs fabriqués.
L'invention a pour but une isolation latérale des zones actives par tranchée assurant une bonne qualité d'isolation électrique.
L'invention propose un procédé d'isolement des zones actives d'un substrat semi-conducteur par tranchées latérales dans lequel,
a) on réalise au sein du substrat semi-conducteur des tranchées disposées latéralement par rapport aux zones prédéterminées du substrat destinées à former ultérieurement les zones actives,
b) on dépose dans les tranchées et sur les zones prédéterminées du substrat, une couche d'un matériau isolant, et
c) on effectue un aplanissement du bloc semi-conducteur par un polissage mécano-chimique.
a) on réalise au sein du substrat semi-conducteur des tranchées disposées latéralement par rapport aux zones prédéterminées du substrat destinées à former ultérieurement les zones actives,
b) on dépose dans les tranchées et sur les zones prédéterminées du substrat, une couche d'un matériau isolant, et
c) on effectue un aplanissement du bloc semi-conducteur par un polissage mécano-chimique.
Selon une caractéristique générale de l'invention dans l'étape a) on dispose sur le substrat semi-conducteur, préalablement à la réalisation des tranchées, une bicouche de protection composée d'un empilement de deux couches de matériaux différents dont la vitesse d'attaque d'au moins un des matériaux est inférieure à celle du matériau de la couche qui le recouvre et dont la vitesse d'attaque d'au moins un des matériaux differe du matériau de l'une au moins des couches adjacentes d'au moins un facteur 10. Selon une autre caractéristique générale de l'invention, dans l'étape c) le polissage mécano-chimique est assisté d'une détection de fin d'attaque s'effectuant sur la bicouche de protection agissant en tant que couche d'arrêt.
Les inventeurs ont en effet mis en évidence que l'on peut avantageusement assister l'opération de polissage mécano-chimique du procédé d'isolement par une détection de fin d'attaque lorsque l'on utilise un telle bicouche de protection. Ainsi la surface supérieure des zones prédéterminées du substrat est découverte sans être dégradée et le matériau isolant subsiste dans les tranchées latérales sans y être entamé.
On appelle "bi-couche de protection", ou encore "masque de protection", selon l'invention, une bi-couche déposée sur le substrat avant la gravure des tranchées et constituée d'un empilement de deux couches de matériaux différents. Cette bi-couche n'inclut pas la couche d'oxyde primaire habituellement déposée sur le substrat et destiné à stabiliser l'interface dudit substrat.
Selon un mode de réalisation préférentiel de l'invention, le matériau de la couche inférieure du masque, contiguë au substrat, possède une vitesse d'attaque lors du polissage mécano-chimique plus faible que celle du matériau de la couche supérieure, et de préférence également que celle du matériau isolant.
La vitesse d'attaque du matériau de la couche supérieure du masque diffère suffisamment de celle du matériau isolant et/ou de celle du matériau de la couche inférieure du masque, pour qu'un signal de fin d'attaque puisse être détecté. Ces vitesses d'attaque diffèrent de préférence d'au moins un facteur 10. La détection de fin d'attaque peut s'effectuer sur la couche supérieure et/ou la couche inférieure de la bi-couche de protection, agissant alors en tant que couche d'arrêt de l'opération de polissage mécano-chimique. Elle peut s'effectuer au moyen de systèmes de détection classiques.
L'épaisseur de la bi-couche de protection doit être suffisante pour assurer un bonne protection des zones prédéterminées lors, notamment, de l'opération de polissage mécano-chimique. Elle est avantageusement comprise entre 500 et 2000 A, typiquement de l'ordre de 1000 . Le rapport d'épaisseur de la couche inférieure à la couche supérieure de cette bi-couche de protection est compris entre 0,3 à 0,7, l'épaisseur de la couche inférieure étant d'au moins 300 .
L'assistance du polissage mécano-chimique par une détection de fin d'attaque permet une utilisation efficace de cette technique pour l'aplanissement de la couche d'isolant. Le polissage mécano-chimique s'avère en effet être la solution la plus performante pour cette étape du procédé d'isolement latéral. I1 présente l'avantage, par rapport aux techniques conventionnelles de gravure liquide ou par plasma, de graver les matériaux en aplanissant très efficacement les reliefs initiaux. Les défauts rencontrés jusqu'alors avec le polissage mécanochimique sont corrigés par un contrôle du degré de polissage. Par ailleurs, le procédé de l'invention présente un avantage supplémentaire dans la mesure où il permet l'automatisation de l'opération de polissage mécano-chimique, réduisant ainsi les coûts de fabrication des dispositifs semi-conducteurs.
Selon un mode de réalisation de l'invention, le procédé est plus particulièrement appliqué à l'isolement latéral de substrat semiconducteur avec du dioxyde de silicium.
Dans le cadre de l'isolement latéral de substrat semiconducteur par du dioxyde de silicium, les inventeurs a mis en évidence qu'il était particulièrement avantageux d'utiliser comme bicouche de protection un empilement d'une couche inférieure constituée de nitrure de silicium (Si3N4) et d'une couche supérieure constituée de silicium polycristallin.
I1 s'avère que les dispositifs semi-conducteurs isolés par le procédé ci-dessus mettant en oeuvre l'utilisation d'une bi-couche de protection en silicium polycristallin sur nitrure de silicium, présentent une isolation électrique de très bonne qualité.
La détection de fin d'attaque de l'opération de polissage mécano-chimique selon ce mode de réalisation peut s'effectuer soit sur la couche supérieure en silicium polycristallin soit sur la couche inférieure en nitrure de silicium, leur vitesse d'attaque valant respectivement environ 10 et 0,3 fois la vitesse d'attaque du dioxyde de silicium. La détection de fin d'attaque s'effectue de préférence sur la couche inférieure de nitrure de silicium, alors que dans les procédés classiques d'isolement par du dioxyde de silicium utilisant le nitrure de silicium comme monocouche de protection aucun signal de fin d'attaque n'était détectable. Le nitrure de silicium constitue pourtant un matériau préférentiel pour protéger les couches sous-jacentes du fait de sa résistance à l'attaque mécano-chimique.
D'autres avantages et caractéristiques de l'invention apparaîtront à l'examen de la description détaillée de modes de réalisation et de mise en oeuvre du procédé de l'invention, nullement limitatif, et des dessins annexés sur lesquels
les figures la à if illustrent un mode de mise en oeuvre du procédé selon l'invention;
les figures i g et 1h illustrent une alternative aux étapes illustrées dans les figures le et if, constituant un mode de réalisation préférentiel selon une variante du procédé de l'invention.
les figures la à if illustrent un mode de mise en oeuvre du procédé selon l'invention;
les figures i g et 1h illustrent une alternative aux étapes illustrées dans les figures le et if, constituant un mode de réalisation préférentiel selon une variante du procédé de l'invention.
les figures 2a et 2b illustrent les défauts rencontrés dans l'art antérieur liés à la technique même du polissage mécano-chimique du matériau isolant.
Pour une meilleure compréhension de l'invention, celle-ci sera souvent décrite ci-après par référence au cas particulier où l'isolant est du dioxyde de silicium. I1 est bien entendu que l'invention ne se limite pas à ce cas.
Tel qu'illustré sur les figures la à if, le mode de mise en oeuvre du procédé selon l'invention comporte tout d'abord la formation sur un substrat 1 semi-conducteur qui peut être en silicium, en arséniure de gallium ou bien du type silicium sur isolant (silicon on insulator), d'une couche primaire d'oxyde 2 tel que du dioxyde de silicium SiO2 ou bien de l'oxynitrure de silicium. La formation de cette couche primaire est effectuée par croissance d'oxyde jusqu'à une épaisseur comprise entre 50 Â et 500 . L'une de ses fonctions est de stabiliser l'interface du substrat 1. Elle garantit par ailleurs l'absence de défauts électriques ultérieurs.
Sur cette couche primaire d'oxyde 2 est déposée une bicouche de protection, dit aussi "masque de protection", 3 composée d'un empilement de deux couches 3a et 3b, dont la vitesse d'attaque d'au moins un des matériaux est inférieure à celle du matériau de la couche qui le recouvre et dont la vitesse d'attaque d'au moins un des matériaux diffère du matériau de l'une au moins des couches adjacentes d'au moins un facteur 10.
Selon un mode de réalisation préférentiel de l'invention le matériau de la couche inférieure 3a a une vitesse d'attaque lors du polissage mécano-chimique qui va suivre, inférieure à celle du matériau de la couche supérieure 3b, et de préférence également à celle du matériau isolant déposé ultérieurement. La vitesse d'attaque du matériau de la couche supérieure 3b diffère suffisamment de la vitesse d'attaque du matériau isolant et/ou le cas échéant de la vitesse d'attaque du matériau de la couche inférieure 3a, de façon à déclencher un signal de fin d'attaque détectable lors du polissage mécanochimique. Les vitesses diffèrent de préférence d'au moins un facteur 10. Dans le mode de réalisation particulier de l'invention selon lequel l'isolant est du dioxyde de silicium, on choisira du nitrure de silicium pour la couche 3a et du silicium polycristallin pour la couche 3b.
Comme on le verra ci-après, cette bi-couche de protection 3 agira en tant que couche d'arrêt de l'opération de polissage mécano-chimique du matériau isolant. L'épaisseur de cette bi-couche doit être suffisante pour assurer une bonne protection du substrat sur lequel elle est déposée, notamment des zones prédéterminées du substrat destinées à former ultérieurement des zones actives. Elle est comprise entre 500 et 2000 Â, typiquement de l'ordre de 1000 A. Par ailleurs, le rapport d'épaisseur de la couche 3a à la couche 3b est compris entre 0,3 et 07, la couche 3a ayant une épaisseur d'au moins 300 .
L'étape suivante consiste en la définition des régions prédéterminées du substrat destinées à former ultérieurement des zones actives du composant semi-conducteur final. Une telle étape de définition comprend classiquement un dépôt d'une résine 4 que l'on insole à travers un masque de définition des zones actives puis que l'on développe pour aboutir finalement à la structure illustrée sur la figure lb. Le substrat est ensuite gravé chimiquement de part et d'autre de la résine 4 de façon à réaliser latéralement par rapport à ces régions prédéterminées des tranchées plus ou moins profondes et plus ou moins étroites.La résine est ensuite retirée et l'on fait croître sur le bloc semi-conducteur une couche additionnelle d'oxyde, telle que du dioxyde de silicium, de façon à obtenir une couche 5 permettant de réaliser une bonne interface entre le substrat 1 et les futures tranchées isolantes 7, ainsi qu'à protéger le substrat 1 vis-à-vis des impuretés.
La structure obtenue à ce stade du procédé est illustrée à la figure ic.
Les régions prédéterminées des substrats destinées à former ultérieurement les zones actives du composant semi-conducteur, sont référencées 6 et sont surmontées de la couche d'oxyde 2 et de la bicouche de protection 3. Les tranchées 7 sont ainsi ménagées latéralement de part et d'autre des régions 6 et sont tapissées par la couche additionnelle de d'oxyde 5.
Sur une plaquette de matériau semi-conducteur, sont disposées plusieurs régions prédéterminées destinées à former ultérieurement les zones actives d'un ou plusieurs composants semiconducteurs. Les configurations géométriques de ces futures zones actives peuvent être extrêmement variées; il peut s'agir de zones actives isolées, ou bien séparées d'autres zones actives par de larges tranchées isolantes, ou bien de groupes de zones actives mutuellement séparées latéralement par des tranchées dont la profondeur peut être plus ou moins grande et la largeur plus ou moins étroite selon les cas.
L'étape suivante du procédé selon l'invention consiste à déposer dans les tranchées 7 et sur la région prédéterminée du substrat (ou futures zones actives), au moins une couche d'un matériau isolant 8, par exemple du dioxyde de silicium. Cette structure est illustrée à la figure id.
L'épaisseur de la couche 8 de matériau isolant est telle que les tranchées de largeur minimale existant sur la plaquette soient parfaitement remplies. Par ailleurs, cette épaisseur doit être supérieure à la somme de l'épaisseur de la couche primaire d'oxyde 2, de la bicouche de protection 3 et de la profondeur de la tranchée. Cette épaisseur est choisie de préférence supérieure à 30 % de ladite somme.
Elle est en général comprise entre 0,5 et 1 ,um.
L'étape ultérieure consiste en un aplanissement de la couche 8 d'isolant de façon à découvrir la surface supérieure de la région prédéterminée 6 du substrat 1 et de façon à laisser subsister le matériau isolant dans les tranchées latérales 7.
L'aplanissement est effectué selon le procédé de l'invention par un polissage mécano-chimique de la couche d'isolant 8 assisté d'une détection de fin d'attaque sur la bi-couche de protection 3 agissant en tant que couche d'arrêt. La détection de fin d'attaque s'effectue sur l'une des deux couches 3a et 3b qui composent la bicouche de protection 3.
Dans les procédés d'isolation électrique de matériaux semiconducteurs par tranchées profondes ou peu profondes, il apparaît que le polissage mécano-chimique soit la solution la plus performante pour cette étape d'aplanissement car il présente l'avantage, par rapport aux techniques conventionnelles de gravure liquide et par plasma, de graver les matériaux en aplanissement très efficacement les reliefs initiaux. Toutefois, le polissage mécano-chimique présente l'inconvénient d'engendrer des défauts dans le dispositif semiconducteur, qui nuisent à la bonne qualité de l'isolation électrique des dispositifs semi-conducteurs fabriqués.
Le polissage mécano-chimique habituellement effectué en temps fixe s'avère être, d'après les inventeurs, en partie responsable de la formation de défauts couramment rencontrés. Ainsi, afin de préserver les zones prédéterminées, le polissage peut ne pas être mené efficacement jusqu'au bout. Un tel polissage du matériau isolant laisse subsister sur lesdites zones prédéterminées du substrat des résidus de matériau isolant. Par ailleurs, un évidement des zones d'isolant et/ou une destruction des zones prédéterminées est observé lorsque le polissage mécano-chimique est trop prononcé. A cela s'ajoutent les effets d'une mauvaise uniformité d'attaque liée à la technique même du polissage.
Dans les techniques d'isolation latérale par tranchées on dépose généralement des couches de protection préalablement à la formation des tranchées. Leur rôle consiste à protéger les zones prédéterminées lors des opérations successives du procédé d'isolement et notamment de l'opération d'aplanissement du matériau isolant. La couche de protection doit être compatible avec la technique d'isolation latérale par tranchée, notamment, le matériau qui la compose ne doit pas induire de contamination du substrat par d'autres éléments extérieurs, tels que par exemple des métaux. Les matériaux habituellement utilisés sont le nitrure de silicium et le silicium polycristallin ou amorphe. Toutefois, jusqu'à présent, l'utilisation de ces monocouches de protection n'a pas permis de corriger ces défauts.
Bien au contraire, l'utilisation de nitrure de silicium, matériau de forte résistance à l'attaque mécano-chimique, pour protéger les zones prédéterminées du substrat engendre un inconvénient supplémentaire.
Les résidus d'oxyde sur la couche de protection, provenant de l'isolant, entraînent la formation d'un oxynitrure de silicium qui ne peut être que difficilement retiré rendant partiellement inaccessibles les zones prédéterminées (effet KOOI). Quant à l'utilisation de silicium polycristallin, du fait d'une vitesse d'attaque très supérieure à celle du dioxyde de silicium, elle accentue le risque de destruction du substrat.
Les figures 2a et 2b illustrent les défauts mentionnés plus haut résultant du polissage mécano-chimique du matériau isolant.Sur les figures 2a et 2b, on a représenté des zones prédéterminées 6 mutuellement séparées par des tranchées latérales 7. Ces zones sont surmontées d'un couche primaire d'oxyde 2 et d'une monocouche de protection 3', composée, par exemple, de nitrure de silicium ou de silicium polycristallin. On a déposé une couche d'isolant 8 suffisamment épaisse pour parfaitement remplir les tranchées 7 les plus étroites et recouvrir les zones prédéterminées 6. On a ensuite effectué un polissage mécano-chimique du bloc semi-conducteur pour aplanir la couche 8 d'isolant.
La figure 2a illustre schématiquement la structure obtenue lorsque le polissage mécano-chimique est insuffisant. La plaquette présente alors des résidus d'isolant sur les zones prédéterminées 6.
La figure 2b illustre schématiquement quant à elle la structure obtenue lorsque le polissage est trop prononcé. On peut observer simultanément un évidement des tranchées isolantes 7 et une destruction des zones prédéterminées 6. Ces défauts induisent une baisse important de la qualité de ces isolations latérales des dispositifs semi-conducteurs fabriqués.
Selon le procédé de l'invention, ces défauts sont corrigés en utilisant une bicouche de protection de composition particulière et en assistant le procédé de polissage mécano-chimique par une détection de fin d'attaque s'effectuant sur ladite bi-couche de protection agissant en tant que couche d'arrêt de cette opération.
Les signaux de fin d'attaque sont généralement créés lorsque lors d'une gravure, ou dans le cas présent du polissage mécanochimique, on découvre un matériau présentant des caractéristiques physico-chimiques sensiblement différentes de celles du matériau que l'on grave, ou poli. On détecte notamment la variation du coefficient de friction lors du passage d'un matériau à l'autre. Les coefficients de friction sont directement liés aux vitesses d'attaque des matériaux gravés, ou polis. I1 en résulte que l'amplitude des signaux de fin d'attaque est directement liée à la différence existant entre les vitesses d'attaque des matériaux gravés ou polis. Un signal de fin d'attaque est détectable par un système de détection classique si les vitesses d'attaque des matériaux gravés, ou polis, diffèrent d'au moins un facteur 10.
Ainsi selon une variante du procédé de l'invention on met en oeuvre un polissage mécano-chimique de la couche d'isolant 8 avec une détection de fin d'attaque s'effectuant sur la couche 3b lorsque les vitesses d'attaque entre isolant et matériau de la couche supérieure 3b diffère d'un facteur 10. La détection peut s'effectuer au moyen d'un système classique de détection de fin d'attaque connu de l'homme du métier. On obtient la structure illustrée à la figure le. On retire alors les couches 3b, 3a et 2 selon des méthodes classiques. Une couche en silicium polycristallin est retirée, par exemple, par gravure plasma ou par gravure chimique au moyen d'un mélange d'acides fluorhydrique, acétique et nitrique. Une couche en nitrure de silicium est retirée, par exemple, par attaque d'acide phosphorique. On procède ensuite à une désoxydation des zones prédéterminées de substrat 6 de façon à obtenir le dispositif final illustré à la figure if. Ce dispositif comporte donc les zones prédéterminées de substrat 6 découvertes au niveau de leur surface supérieure et qui formeront ultérieurement, après implantation par exemple, les futures zones actives de composants semi-conducteurs Ces futures zones actives 6 sont mutuellement isolés par des tranchées 7 comportant dans le cas présent une couche additionnelle 5 d'oxyde tel que du dioxyde de silicium et une couche de matériau isolant 8, notamment du dioxyde de silicium.
Une variante préférentielle du procédé selon l'invention notamment lorsque l'isolement latéral de substrat est fait avec du dioxyde de silicium utilise une bi-couche de protection 3 composée d'un empilement d'une couche de nitrure de silicium 3a et d'une couche de silicium polycristallin 3b, consiste en les étapes suivantes, en tout point identiques au procédé décrit précédemment jusqu'à l'étape de polissage mécano-chimique illustrée par la figure id. Le silicium polycristallin possède une vitesse d'attaque dix fois supérieure à la vitesse d'attaque du dioxyde de silicium.Ainsi, lors du polissage mécano-chimique de la couche 8 de dioxyde de silicium, le silicium polycristallin de la couche 3b disparaît rapidement et découvre la couche 3a de nitrure de silicium plus résistante à l'attaque mécano-chimique puisque sa vitesse d'attaque est trois fois plus faible que celle de l'oxyde de silicium. Lorsque le polissage mécanochimique découvre la couche 3a de nitrure de silicium, celui-ci découvre un matériau dont la vitesse d'attaque est trente fois plus faible que celle du silicium polycristallin. La différence des coefficients de friction lors du passage de la couche de silicium polycristallin 3b à la couche de nitrure de silicium 3a est telle qu'il déclenche un signal de fin d'attaque d'amplitude supérieure au signal de fin d'attaque observé lors du passage de la couche de dioxyde de silicium 8 à la couche de silicium polycristallin 3b.Ce signal est plus facilement détectable qutcelui détecté lors du passage de la couche 8 à la couche 3b en silicium polycristallin. On obtient alors la structure illustrée à la figure ig.
La couche d'arrêt en nitrure de silicium 3a est ensuite retirée par une attaque d'acide orthophosphorique, puis on procède à une désoxydation des zones prédéterminées de substrat 6 de façon à obtenir le dispositif final illustré su la figure 1 h. Ce dispositif comporte des zones prédéterminées de substrat 6 découvertes au niveau de leur surface supérieure et qui formeront ultérieurement, après implantation par exemple, les futures zones actives d'un composant semi-conducteur. Ces futures zones actives 6 sont mutuellement isolées par des tranchées 7 comportant une couche additionnelle 5 d'oxyde, telle que du dioxyde de silicium, surmontée d'une couche 8 de matériau isolant d'épaisseur inférieure à l'épaisseur de la couche de matériau isolant obtenue si l'on effectue la détection de fin d'attaque sur la couche 3b.
Claims (10)
1. Procédé d'isolement des zones actives d'un substrat semiconducteur par tranchées latérales comprenant les étapes suivantes:
a) on réalise au sein du substrat semi-conducteur (1) des tranchées (7) disposées latéralement par rapport aux zones prédéterminées (6) du substrat destinées à former ultérieurement les zones actives,
b) on dépose, dans les tranchées (7) et sur les zones prédéterminées (6) du substrat (1), une couche (8) de matériau isolant, et
c) on effectue un aplanissement du bloc semi-conducteur par un polissage mécano-chimique, caractérisé en ce que dans l'étape a) on dépose sur le substrat (1), préalablement à la formation des tranchées (7), une bicouche de protection (3) composée d'un empilement de deux couches (3a) et (3b) de matériaux différents, et en ce que dans l'étape c) le polissage mécano-chimique est assisté d'une détection de fin d'attaque s'effectuant sur l'une au moins des couches de la bicouche de protection (3) agissant en tant que couche d'arrêt, de façon à découvrir la surface supérieure desdites zones prédéterminées (6) de substrat (1) et à laisser subsister dans les tranchées latérales (7) le matériau isolant.
2. Procédé selon la revendication 1, caractérisé en ce que le matériau de la couche inférieure (3a) de la bi-couche de protection (3), contiguë au substrat, possède une vitesse d'attaque lors du polissage mécano-chimique plus faible que celle du matériau de la couche supérieure (3b), et en ce que la vitesse d'attaque du matériau de la couche supérieure (3b) de la bi-couche de protection (3) differe suffisamment de celle du matériau isolant et/ou de celle du matériau de la couche inférieure (3a) de la bi-couche de protection (3) pour déclencher un signal de fin d'attaque détectable.
3. Procédé selon la revendication 1 ou 2, caractérisé en ce que la vitesse d'attaque du matériau de la couche inférieure (3b) de la bi-couche de protection (3) est plus faible que celle du matériau isolant.
4. Procédé selon l'une quelconque des revendications 1 à 3, caractérisé en ce que la détection de fin d'attaque s'effectue sur la couche supérieure (3b) et/ou sur la couche inférieure (3a) de la bicouche de protection (3), agissant en tant que couche d'arrêt de l'opération de polissage.
5. Procédé selon l'une quelconque des revendications 1 à 4, caractérisé en ce que l'épaisseur de la couche de protection (3) est comprise entre 500 et 2000 , typiquement de l'ordre de 1000 .
6. Procédé selon l'une quelconque des revendications 1 à 5, caractérisé en ce que le rapport d'épaisseur de la couche (3a) à la couche (3b) est compris entre 0,3 et 0,7.
7. Procédé selon l'une quelconque des revendications 1 à 6, caractérisé en ce que l'épaisseur de la couche inférieure (3a) est d'au moins 300 .
8. Procédé selon l'une quelconque des revendications 1 à 7, caractérisé en ce que le matériau isolant est le dioxyde de silicium.
9. Procédé selon l'une quelconque des revendications 1 à 8, caractérisé en ce que la bi-couche de protection (3) est constituée d'un empilement d'une couche inférieure (3a) en nitrure de silicium et d'une couche supérieure (3b) en silicium polycristallin.
10. Procédé selon la revendication 9, caractérisé en ce que la détection de fin d'attaque s'effectue sur la couche inférieure en nitrure de silicium (3a).
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR9513916A FR2741748B1 (fr) | 1995-11-23 | 1995-11-23 | Procede d'isolement lateral avec aplanissement par polissage mecano-chimique de l'isolant assiste d'une detection de fin d'attaque |
| PCT/FR1996/001844 WO1997019467A1 (fr) | 1995-11-23 | 1996-11-21 | Procede d'isolement lateral par tranchees utilisant une bicouche de protection en polysilicium sur nitrure de silicium pour l'aplanissement par polissage mecano-chimique de la couche d'isolant |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR9513916A FR2741748B1 (fr) | 1995-11-23 | 1995-11-23 | Procede d'isolement lateral avec aplanissement par polissage mecano-chimique de l'isolant assiste d'une detection de fin d'attaque |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| FR2741748A1 true FR2741748A1 (fr) | 1997-05-30 |
| FR2741748B1 FR2741748B1 (fr) | 1998-02-06 |
Family
ID=9484846
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| FR9513916A Expired - Fee Related FR2741748B1 (fr) | 1995-11-23 | 1995-11-23 | Procede d'isolement lateral avec aplanissement par polissage mecano-chimique de l'isolant assiste d'une detection de fin d'attaque |
Country Status (1)
| Country | Link |
|---|---|
| FR (1) | FR2741748B1 (fr) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0461498A2 (fr) * | 1990-06-14 | 1991-12-18 | National Semiconductor Corporation | Procédé pour planariser des circuits intégrés comportant une isolation à diélectrique encartrÀ©e |
| GB2267389A (en) * | 1992-05-26 | 1993-12-01 | Toshiba Kk | Polishing apparatus and method for planarizing layer on a semiconductor wafer |
| EP0604348A2 (fr) * | 1992-12-23 | 1994-06-29 | International Business Machines Corporation | Procédé pour amincir des films du type SOI ayant une épaisseur plus uniforme |
-
1995
- 1995-11-23 FR FR9513916A patent/FR2741748B1/fr not_active Expired - Fee Related
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0461498A2 (fr) * | 1990-06-14 | 1991-12-18 | National Semiconductor Corporation | Procédé pour planariser des circuits intégrés comportant une isolation à diélectrique encartrÀ©e |
| GB2267389A (en) * | 1992-05-26 | 1993-12-01 | Toshiba Kk | Polishing apparatus and method for planarizing layer on a semiconductor wafer |
| EP0604348A2 (fr) * | 1992-12-23 | 1994-06-29 | International Business Machines Corporation | Procédé pour amincir des films du type SOI ayant une épaisseur plus uniforme |
Non-Patent Citations (1)
| Title |
|---|
| "SHALLOW TRENCH PLANARIZATION PROCESS WITH CHEMICAL-MECHANICAL POLISH.", IBM TECHNICAL DISCLOSURE BULLETIN, vol. 33, no. 2, July 1990 (1990-07-01), NEW YORK US, pages 75 - 76, XP000123536 * |
Also Published As
| Publication number | Publication date |
|---|---|
| FR2741748B1 (fr) | 1998-02-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0673062B1 (fr) | Procédé d'isolement de zones actives d'un substrat semi-conducteur par tranchées peu profondes quasi-planes | |
| FR2812764A1 (fr) | Procede de fabrication d'un substrat de type substrat-sur- isolant ou substrat-sur-vide et dispositif obtenu | |
| FR2813144A1 (fr) | Procede pour empecher la courbure de couches de semiconducteur et dispositif a semiconducteur forme par ce procede | |
| EP2840589B1 (fr) | Procédé améliore de séparation entre une zone activé d'un substrat et sa face arrière ou une portion de sa face arrière | |
| EP0996150A1 (fr) | Procédé de réalisation de composants passifs et actifs sur un même substrat isolant | |
| EP2706565A1 (fr) | Dispositif microélectronique à tranchées d'isolation débordant sous une zone activé | |
| EP0673061B1 (fr) | Procédé d'isolement de zones actives d'un substrat semi-conducteur par tranchées peu profondes, notamment étroites | |
| EP3913657A2 (fr) | Procédé de traitement d'un circuit électronique pour un collage moléculaire hybride | |
| WO1997019467A1 (fr) | Procede d'isolement lateral par tranchees utilisant une bicouche de protection en polysilicium sur nitrure de silicium pour l'aplanissement par polissage mecano-chimique de la couche d'isolant | |
| EP1433206B1 (fr) | Transistor a un electron et a canal vertical, et procedes de realisation d'un tel transistor | |
| FR3019937A1 (fr) | Procede de formation de tranchees d'isolement | |
| FR2750534A1 (fr) | Transistor et procede de realisation d'un transistor a contacts et a isolation de champ auto-alignes | |
| FR2741748A1 (fr) | Procede d'isolement lateral avec aplanissement par polissage mecano-chimique de l'isolant assiste d'une detection de fin d'attaque | |
| EP4000090B1 (fr) | Procédé de collage hydrophile de substrats | |
| EP0951067A1 (fr) | Circuit intégré avec couche d'arrêt et procédé de fabrication associé | |
| FR3054927A1 (fr) | ||
| EP2551899A1 (fr) | Procédé ameliore de réalisation de tranchées d'isolation dans un substrat semi-conducteur sur isolant | |
| EP3809455A1 (fr) | Procédé de fabrication de circuit intégré comprenant une phase de formation de tranchées dans un substrat et circuit intégré correspondant | |
| EP3832707A1 (fr) | Structure d'interconnexion d'un circuit intégré | |
| EP3944322B1 (fr) | Procédé de fabrication d'un dispositif microélectronique | |
| FR2741749A1 (fr) | Procede d'isolement lateral par tranchees utilisant une couche sacrificielle pour l'aplanissement par polissage mecano-chimique de la couche d'isolant | |
| EP1010202B1 (fr) | Procede de minimisation de l'effet de coin par densification de la couche isolante | |
| WO2024126599A1 (fr) | Procédé de préparation d'un empilement en vue d'un collage | |
| FR3071352B1 (fr) | Circuit electronique comprenant des tranchees d'isolation electrique | |
| FR2842649A1 (fr) | Procede d'augmentation de l'aire d'une couche utile de materiau reportee sur un support |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| ST | Notification of lapse |
Effective date: 20120731 |