FR2725848A1

FR2725848A1 - Dispositif de protection d'un circuit contre des surtensions

Info

Publication number: FR2725848A1
Application number: FR9412571A
Authority: FR
Inventors: Patrick Bernard
Original assignee: SGS Thomson Microelectronics SA
Current assignee: STMicroelectronics SA
Priority date: 1994-10-17
Filing date: 1994-10-17
Publication date: 1996-04-19
Also published as: FR2725848B1

Abstract

La présente invention concerne un dispositif de protection d'un circuit contre des surtensions, comprenant un transistor bipolaire (Q1) relié à des première et deuxième bornes d'alimentation (V+, V-) respectivement par son collecteur et son émetteur; une capacité (C) dont une première borne est reliée à la première borne d'alimentation (V+); un étage à au moins un transistor suiveur (Q2) reliant la deuxième borne de la capacité à la base du transistor bipolaire; et une source de courant reliant la deuxième borne de la capacité à la deuxième borne d'alimentation (V-).

Description

DISPOSITIF DE PROJECTION D'UN CIRCUIT CONTRE DES SURTENSIONS
La présente invention concerne un dispositif de protection d'un circuit intégré contre des surtensions pouvant survenir entre deux bornes de oe circuit intégré. Elle ca'oerne plus particulièrement un dispositif de blocage (clamp) à relier entre deux bornes d'alimentation des circuits intégrés.

Des surtensions appliquées entre deux bornes d'un circuit intégré peuvent occasionner la destruction de oelui-ci.

Ces surtensions proviennent le plus sowent de décharges élec t rostat iques qui peuvent être appliquées intempestivement aux bornes du circuit intégré dans des circonstances diverses. Ces circonstances peuvent être tout simplement une manipulation du circuit par un opérateur dont les doigts sont portés par des phénomènes de frottement à des potentiels électrostatiques élevés.

La figure 1 représente un système classiquement utilisé pour protéger les bornes d'un circuit intégré 10 contre des surtensions. Le circuit 10 canprend plusieurs bornes de signal P (une seule est représentée) et au moins deux bornes d'alimentation dont l'une, V+, est à connecter à un potentiel d'alimentation haut, et 1 'autre, V-, est à connecter à un potentiel d'alimentation bas. Chaque borne P est reliée par une diode D1 à la borne V+ et par une diode D2 à la borne V-. Les diodes D1 et D2 sont connectées dans le sens non passant, c 'est-àdire de manière que, lorsque le circuit 10 est normalement alimenté par les bornes V+ et V-, les diodes D1 et D2 ne conduisent pas.

Pour oela, la cathode de la diode D1 est reliée à la borne V+ et l'anode de la diode D2 est reliée à la borne V-.

En outre, un dispositif de blocage 12 est relié entre les bornes d'alimentation V+ et V-. Ce dispositif de blocage 12, symbolisé par une diode zener, devient conducteur lorsque la tension entre les bornes V+ et V- dépasse une tension limite.

Plusieurs cas de surtensions, énumérés ciessous, peuvent se présenter. Cidessous, on énumère des couples de bornes et on suppose que la surtension est appliquée entre les bornes de chaque couple, la polarité positive de la surtension étant appliquée sur la première borne.

- bornes P, V+ : le courant s'écoule par la diode D1
- bornes V-, P : le courant s'écoule par la diode D2
- bornes V-, V+ : le courant s'écoule par les diodes
D2, et Dl
- bornes V+, V- : le courant s'écoule par le dispo
sitif de blocage 12
- bornes V+, P : le courant s'écoule par le dispositif
de blocage 12 et la diode D2,
- bornes P, V- : le courant s'écoule par la diode D1
et le dispositif de blocage 12 ; et
- deux bornes P : le courant s'écoule par l'une des
diodes reliées à la première borne P, le dispositif
de blocage 12, et l'une des diodes reliées à l'autre
borne P.

Ainsi, avec le système de la figure 1, chaque couple de bornes du circuit est protégé contre les surtensions.

La figure 2 représente en détail un dispositif de blocage 12 classique. Ce dispositif comprend un transistor NPN Q1 relié par son oollecteur à la borne V+ et son émetteur à la borne V-. Une diode zener 14 sert à définir la tension limite entre les bornes V+ et V-, à partir de laquelle le transistor Q1 est mis en oenduction. La cathode de la diode zener 14 est reliée à la borne V+ par l'intermédiaire d'une diode 16 montée dans le sens passant. La tension d'anode de la diode zener 14 est appliquée sur la base du transistor Q1 par l'intermédiaire d'un transistor NPN suiveur Q2. Les bases des transistors Q1 et
Q2 sont reliées à la borne V- par des résistances respectives 18 et 19.

Avec cette configuration, le transistor Q1 est rendu passant lorsque la tension entre les bornes V+ et V- dépasse la valeur Vz + 3Vbe, où Vz est la tension de zener de la diode 14 et 3Vbe la somme des tensions de jonction de la diode 16 et des transistors Q1 et Q2.

Le transistor Q1 est choisi de manière qu'il présente, à l'état passant, une résistance particulièrement faible. I1 a une taille de, par exemple, 300 transistors élémentaires. Le transistor suiveur Q2 sert à fournir un courant de base suffisant au transistor Q1 et oomprend pour cela, par exemple, 100 transistors élémantaires.

Un inconvénient de ce dispositif de blocage est qu'il est difficile d'obtenir une tension de zener Vz bien oonnue.

Cette tension de zener doit être supérieure à la tension d'alimentation nominale du circuit mais doit être inférieure à la tension maximale admissible avant rupture du circuit.

Cette plage est relativement restreinte et il arrive souvent que, dès la fabrication, la tension zener obtenue soit top basse de manière que le dispositif de blocage entre en action dès que l'on alimente normalement le circuit. I1 arrive souvent aussi au cours du fonctionnement du circuit, par simple dérive thermique ou vieillissement, que la tension zener décroisse et active le dispositif de blocage alors que le circuit est alimenté normalement.

Un autre inconvénient de ce dispositif de blocage est que le transistor Q1 peut être détruit par une surtension prolongée mais insuffisante pour détériorer le circuit à protéger.

I1 en résulte que le transistor Q1 est en permanence court-circuité, ce qui rend inutilisable le circuit alors qu'il est en état de marche.

Un objet de la présente invention est de prévoir un dispositif de blocage dans lequel on évite le problème d'assurer une tension de déclenchement précise et stable.

Un autre objet de la présente invention est de prévoir un circuit de blocage qui ne soit pas détérioré par une surtension de durée prolongée.

Pour atteindre ces objets, la présente invention prévoit un dispositif de protection d'un circuit contre des surtensions, camprenant un transistor bipolaire relié à des première et deuxième bornes d'alimentation respectivement par son oollec- teur et son émetteur ; une capacité dont une première borne est reliée à la première borne d'alimentation ; un étage à au moins un transistor suiveur reliant la deuxième borne de la capacité à la base du transistor bipolaire ; et une source de murant reliant la deuxième borne de la capacité à la deuxième borne d'alimentation.

Selon un mode de réalisation de la présente invention, au moins une borne supplémentaire du circuit est reliée aux bornes d'alimentation par l'intermédiaire de diodes montées dans le sens non-passant.

Selon un mode de réalisation de la présente invention, l'étage suiveur canprend deux transistors.

Selon un mode de réalisation de la présente invention, les émetteurs des transistors de l'étage suiveur sont reliés à la deuxième borne d'alimentation par des résistances respectives.

Selon un mode de réalisation de la présente invention, les transistors sont des transistors NPN.

Ces objets, caractéristiques et avantages ainsi que d'autres de la présente invention seront exposés plus en détail dans la description suivante de modes de réalisation particuliers faite à titre non-limitatif à l'aide des figures jointes parmi lesquelles
la figure 1, précédemnent décrite, représente un système de protection classique d'un circuit contre les surtensuions
la figure 2, précédemment décrite, représente un dispositif classique de blocage utilisé dans le système de la figure 1; et
la figure 3 représente un mode de réalisation de dispositif de blocage selon l'invention.

La figure 3 représente un dispositif de blocage caR- prenant, came celui de la figure 2, un transistor Q1 de courtcircuit des bornes d'alimentation V+ et V-, commandé par un transistor suiveur Q2.

Selon l'invention, une capacité C est reliée entre la borne V+ et la base du transistor suiveur Q2 par 1 'intermé- diaire, éventuellement, d'un transistor NPN suiveur Q3. La capacité C et la base du transistor Q3 sont reliées à la borne Vpar une résistance 20. La base du transistor Q1 est reliée à la borne V- par une résistance 18, comme dans la figure 2, et la base du transistor Q2 est reliée à la borne V- par une résis tanche 21.

Avec cette oenfiguration, le dispositif de blocage est déclenché, c'est-à-dire que le transistor Q1 est rendu passant, lorsque la tension aux bornes de la résistance 20 dépasse 3Vbe (sonne des tensions base-émetteur des transistors Q1 à Q3).

La tension aux bornes de la résistance 20 correspond sensiblement à la dérivée de la tension entre les bornes V+ et
V-. Ainsi, plus la tension entre les bornes V+ et V- croit rapi dement, plus la tension aux bornes de la résistance 20 est élevée.

Les surtensions provoquées par des décharges électrostatiques présentent la caractéristique d'élever brusquement la tension entre les bornes V+ et V-. La capacité C n'a pas le temps de se charger par la résistance 20, c'est-à-dire que la tension de base du transistor Q3 suit pratiquement la tension sur la borne V+. Dans ce cas, le transistor Q1 est rendu passant pratiquement dès que la tension entre les bornes V+ et V- dépasse 3Vbe, ce qui a pour conséquence d'éliminer la surtension.

Par contre, si la tension entre les bornes V+ et Vcroit relativement lentement, par exemple à la mise sous tension normale du circuit à protéger, la tension aux bornes de la résistance 20 reste en dessous de 3Vbe. Le dispositif de blocage n'est pas déclenché.

Lorsqu'une surtension permanente est appliquée, le dispositif de blocage selon l'invention n'est pas déclenché non plus, du moins après que la tension entre les bornes V+ et V- a atteint une valeur stable. Ceci permet de ne pas détruire le transistor Ql lors de surtensions permanentes ne détériorant pas le circuit à protéger.

La pente de croissance de la tension entre les bornes
V+ et V- qui déclenche le dispositif de blocage est déterminée par les valeurs de la capacité C, de la résistance 20, de la tension (3Vbe dans la figure 3) qui provoque la mise en oonduction du transistor Ql, et du gain de l'ensemble des transistors Ql à oe. Cette pente est choisie, par exemple, supérieure à celle de la mise sous tension normale du circuit à protéger.

A titre d'exemple, la capacité C a une valeur de 30 picofarads, la résistance 20 une valeur de 50 kiloonms, les transistors Q1 à Q3 comprennent respectivement 300, 100 et 10 transistors élémentaires, et les résistances 18 et 21 ont une valeur de 20 kilooms. Tous ces éléments sont intégrables et occupent sensiblement la même surface que le dispositif de la figure 2.

De nombreuses variantes et modifications de la présente invention apparaitront à 1'homme du métier. Par exemple, le nombre de transistors suiveurs peut être modifié et la polarité et le type des transistors peuvent être modifiés.

Claims

REVEND ICAT IONS

1. Dispositif de protection d'un circuit (10) contre des surtensions, comprenant un transistor bipolaire (Q1) relié à des première et deuxième bornes d'alimentation (V+, V-) respectivement par son collecteur et son émetteur, caractérisé en ce qu'il comprend

- une capacité (C) dont une première borne est reliée à la première borne d'alimentation (V+)

- un étage à au moins un transistor suiveur (Q2) reliant la deuxième borne de la capacité à la base du transistor bipolaire ; et

- une source de courant reliant la deuxième borne de la capacité à la deuxième borne d'alimentation (V-).

2. Dispositif de protection selon la revendication 1, caractérisé en ce qu'au moins une borne supplémentaire (P) du circuit est reliée aux bornes d'alimentation par l'intermédiaire de diodes (D1, D2) montées dans le sens non-passant.

3. Dispositif de protection selon la revendication 1, caractérisé en ce que ledit étage comprend deux transistors (Q2,

Q3).

4. Dispositif de protection selon la revendication 3, caractérisé en oe que les émetteurs des transistors de l'étage suiveur sont reliés à la deuxième borne d' alimentation (V-) par des résistances respectives (18, 21).

5. Dispositif de protection selon la revendication 1, caractérisé en oe que les transistors sont des transistors NPN.