FR2721467A1 - Procédé et convertisseur destinés à convertir des signaux rectangulaires en signaux en phase. - Google Patents

Abstract

Un convertisseur rectangulaire/en phase (201) comporte un premier circuit de conversion (201B) qui limite les signaux à un niveau prédéterminé. Un sélecteur de phase (259) choisit une phase relative parmi les signaux limités. Selon un aspect de la présente invention, les signaux de coordonnées rectangulaires d'entrée sont projetés sur le premier quadrant d'un premier circuit de projection à quadrants (201A) avant que les premiers signaux à quadrants soient limités et le signal de phase relative est renvoyé au quadrant d'origine par un circuit de projection à quadrants d'origine (260).

Description

Titre
Procédé et convertisseur destines à convertir des signaux rectangulaires en signaux en ohase.

Domaine de l'invention
La présente invention concerne des convertisseurs qui convertissent des signaux rectangulaires en signaux en phase.

Arrière-slan technoloaicue de l'invention
La modulation de phase est utilisée par des appareils de communication comprenant des radiotéléphones cellulaires, des modems, et toute une variété d'autres dispositis. La modulation par déplacement de phase (telle que la modulation par déplacement de phase en quadrature) et la modulation d'amplitude (telle que la modulation d'amplitude en quadrature) sont deux exemples de techniques de modulation utilisées dans un apparei e communication.

Ces techniques utilisent des signaux rectangulaires et des signaux en phase, et emploient souvent des circuits destinés à convertir des signaux rectangulaires en signaux en phase.

Plus particulièrement, la modulation par déplacement de phase an cadrature de /4 (QPSK de :z/4) est utilisée pour des systèmes de radiotéiéphonie cellulaire. La constel~azion du signal des données de départ émises par un radiotéléphone cellulaire est représentée par le diagramme en espace montré sur la figure 4. Ce diagramme comporte un axe en phase I et un axe en quadrature Q. Chaque point de mesure du diagramme en espace peut être identifié en utilisant soit une paire de signaux de coordonnées rectangulaires, soit un signal de phase et un signal d'amplitude. La paire de signaux de coordonnées rectangulaires pour chaque point de mesure comporte un axe de coordonnées Q et un axe de coordonnées I correspondant au point de mesure. Le signal de phase fait un angle avec l'axe I compris entre 0 et 3600, et comporte un signal d'amplitude qui correspond à la ligne droite allant de l'origine 0 au point de mesure.

Dans des systèmes cellulaires, les coordonnées rectangulaires sont communiquées entre des émetteursrécepteurs, et des informations de phase sont toutefois utilisées par un récepteur pour reproduire le signal original. Par exemple, un signal vocal analogique détecté par un microphone de radiotéléphone est codé et converti en signaux rectangulaires communiqués par le biais du système cellulaire à un émetteur-récepteur de réception. L'émetteur de l'émetteur-récepteur de réception convertit les signaux rectangulaires reçus en signaux en phase. Un processeur de signaux utilise les signaux en phase pour générer un signal qui commande un haut-parleur afin de fournir les signaux audio correspondant au signal original. Ainsi, l'émetteurrécepteur convertit les signaux rectangulaires en signaux en phase.

Un circuit connu utilisé pour convertir les paires de signaux rectangulaires Q et I en signaux en phase agit en deux étapes. Au cours de la première étape, le signal Q est divisé par le signal I afin de générer un quotient. La seconde étape utilise une mémoire ROM afin de calculer la phase à partir du quotient. Cependant, il faut un très grand circuit pour générer le quotient, et une mémoire à lecture seule (ROM) adressée par le quotient afin de générer l'angle.

Un autre circuit de conversion connu utilise une importante mémoire ROM où est enregistrée la phase de tous les points de mesure auxquels les signaux peuvent être reçus à des endroits respectifs de la mémoire.

Etant donné que le signal est brouillé pendant 10 émission, les données reçues peuvent être situées n'importe où sur le diagramme en espace, et non pas seulement aux endroits d'origine des données de l'émetteur qui sont représentés sur la figure 4. Par conséquent, la mémoire doit stocker la phase de tous les points de mesure qui peuvent être représentés par les paires de signaux à huit bits. La paire de signaux d'entrée de coordonnées I et Q s'adresse à la mémoire
ROM importante pour identifier un point de mesure particulier, et la mémoire ROM fournit la phase correspondant au point de mesure. Bien que ce circuit de conversion plus récent élimine le diviseur compliqué utilisé par le premier circuit de conversion mentionné, le circuit plus récent exige une mémoire ROM sensiblement plus importante (par exemple, quand les signaux I et Q ont chacun huit bits et le signal de phase est représenté par N bits, la mémoire ROM requise est de 64K X N).

Ainsi, une difficulté rencontrée lors de la mise en oeuvre de convertisseurs de signaux rectangulaires en signaux en phase dans des dispositifs tels que des récepteurs radiotéléphoniques est que ces convertisseurs nécessitent de grands circuits ayant un nombre de portes élevé. I1 est toutefois souhaitable de réduire les ressources de circuit affectées au convertisseur rectangulaire/en phase de sorte que ces ressources puissent être utilisées pour un autre fonctionnement de circuit ou éliminées.

I1 y a donc une demande pour un convertisseur de signaux rectangulaires en signaux en phase demandant moins de ressources de circuit intégré (c'est-à-dire qui demande moins de portes).

Brève description des dessins
La figure 1 est un schéma de circuit sous la forme de schéma fonctionnel illustrant un émetteur-récepteur avec un convertisseur incorporé selon la présente invention.

Les figures 2a et 2b sont des schémas de circuit sous la forme de schémas fonctionnels illustrant un convertisseur de signaux rectangulaires en signaux en phase mettant en oeuvre la présente invention.

La figure 3 est un schéma de circuit sous la forme de schéma fonctionnel d'un convertisseur utilisé dans le convertisseur de signaux rectangulaires en signaux en phase selon la figure 2b.

La figure 4 est un schéma illustrant des points de mesure dans une constellation du type de celles avec lesquelles la présente invention peut être utilisée.

La figure 5 est un schéma illustrant des signaux dans le convertisseur de signaux en phase selon la présente invention.

La figure 6 est un schéma de circuit illustrant un mode de réalisation d'un sélecteur de phase du circuit selon les figures 2a et 2b.

Description détaillée des modes de réalisation préférés
Un convertisseur de signaux rectangulaires en signaux en phase génère des signaux en phase à partir de signaux rectangulaires qui y sont entrés. Un premier circuit convertisseur convertit des signaux rectangulaires qui se trouvent en dessous d'un seuil prédéterminé en des niveaux de signaux dépassant le niveau seuil. Un circuit sélecteur de phase relative génère un signal de sortie de phase à partir des signaux rectangulaires de sortie produits par le premier convertisseur. Le convertisseur rectangulaire/en phase peut également utiliser de façon avantageuse un circuit convertisseur à quadrants, afin de convertir des signaux rectangulaires négatifs en signaux rectangulaires positifs, couplé entre l'entrée du convertisseur rectangulaire/en phase et le premier circuit convertisseur. Le fait de générer le signal de sortie de phase à partir de signaux rectangulaires ayant une valeur supérieure au niveau seuil, réduit considérablement la complexité du circuit de conversion, permettant à un système employant le convertisseur de profiter pleinement des économies de circuit obtenues en le faisant fonctionner sur la phase du signal.

En se référant à la figure 1, un convertisseur de signaux rectangulaires en signaux en phase mettant en oeuvre la présente invention peut être utilisé de façon avantageuse dans un émetteur-récepteur radiofréquence (RF) 100 pour téléphone cellulaire à modulation par déplacement de phase en quadrature de w/4 (QPSR de in/4).

L'émetteur-récepteur 100 comporte un émetteur 102 et un récepteur 104. L'émetteur 102 est connecté entre une entrée d'émetteur 106, à laquelle les signaux électroniques sont entrés, et un conducteur de sortie d'émetteur 108 qui achemine les signaux modulés à l'antenne 110. Le récepteur 104 est connecté entre un conducteur d'entrée de récepteur 112, connecté à l'antenne 110, et une sortie de signal électronique 114 à laquelle les signaux électroniques sont produits.

Dans le mode de réalisation illustré, l'entrée d'émetteur 106 est connectée à un microphone 109, qui convertit des sons audibles en signaux électriques d'une façon traditionnelle, et la sortie de récepteur 114 est connectée à un haut-parleur 116, qui convertit des signaux électriques en sons audibles. L'émetteurrécepteur 100 communique avec d'autres émetteursrécepteurs semblables par le biais de l'antenne 110.

L'émetteur 102 comporte un processeur de signaux numériques 120 ayant un codeur 122 connecté à un modulateur 124 par un conducteur 126. Le codeur et le modulateur convertissent les signaux électriques à l'entrée 106 en des signaux numériques I et Q. Une sortie de modulateur est connectée à une première entrée de mélangeur 132 au moyen du conducteur 128 afin d'y fournir le signal I. Une autre sortie de modulateur est connectée à la première entrée de mélangeur 134 au moyen du conducteur 130 afin d'y fournir le signal Q
Les signaux I et Q sont les coordonnées des points de mesure représentés sur la figure 4 qui doivent être transmis au moyen de l'antenne 110. Les deuxièmes entrées des mélangeurs 132 et 134 sont respectivement connectées aux sorties respectives du circuit déphaseur 136 au moyen des conducteurs 138, 140. Le circuit déphaseur 136 produit des signaux respectifs sur les conducteurs 138 et 140 qui sont déphasés de 900, de sorte que les signaux entrés au circuit 136 soient en quadrature de phase l'un par rapport à l'autre. Par conséquent, les signaux mélangés produits par les mélangeurs 132 et 134 ont chacun une paire de bandes latérales, et les bandes latérales du mélangeur 132 sont en relation de phase de 0 et 1800 par rapport aux bandes latérales produites par le mélangeur 134.

Les sorties des mélangeurs 132 et 134 sont connectées à un additionneur 144 au moyen des conducteurs 146 et 148, respectivement. L'additionneur analogue 144 génère à sa sortie un signal additionné qui est entré à l'amplificateur 150 par le biais du conducteur 152. L'amplificateur 150 amplifie le signal additionné, modulé. La sortie de l'amplificateur 150 est connectée au filtre 156 au moyen du conducteur 158.

Le filtre 156 filtre les signaux amplifiés et produit un signal de sortie sur le conducteur 108 pour permettre une émission par le biais de l'antenne 110.

Le récepteur 104 comporte un filtre 160 connecté à l'antenne 110 au moyen du conducteur d'entrée 112. Le filtre 160 filtre l'entrée du signal au moyen de l'antenne 110. La sortie filtrée du filtre 160 est connectée au circuit de changement de fréquence 162 au moyen du conducteur 164. Le circuit de changement de fréquence 162 réduit la fréquence du signal filtré. La sortie du circuit de changement de fréquence est fournie à une première entrée des mélangeurs 166 et 168 au moyen du conducteur 165. Les deuxièmes entrées des mélangeurs 166 et 168 sont connectées aux sorties respectives du circuit déphaseur 170 au moyen des conducteurs 172 et 174, respectivement. Le circuit déphaseur 170 produit des signaux sur les conducteurs 172 et 174 qui sont déphasés de 90 degrés. Les circuits déphaseurs 136 et 170 comportent des cadenceurs, qui sont verrouillés en phase à l'oscillateur de référence 176, dont le signal d'oscillateur est entré à ces circuits déphaseurs par le biais des conducteurs 178 et 180. Le modulateur 124 comporte également un générateur d'impulsions d'horloge interne connecté à l'oscillateur 176 au moyen du conducteur 182. Les signaux I et Q sont respectivement sortis depuis les mélangeurs 166 et 168 sur les conducteurs 184 et 186, connectés à un processeur de signaux numériques 188. Le processeur de signaux numériques 188 comporte un démodulateur 190 connecté à un décodeur 192 par un conducteur 194. Le signal démodulé est décodé dans le décodeur 192, et le signal décodé est fourni au haut-parleur 116 par le -biais de la sortie 114.

Après avoir brièvement décrit un environnement dans lequel l'invention immédiate peut être employée de façon avantageuse, un convertisseur rectangulaire/en phase 201 mettant en oeuvre la présente invention va a présent être décrit en faisant initialement référence à la figure 2a. Le convertisseur rectangulaire/en phase 201 est prévu dans le processeur de signaux numériques 188 (figure 1). Le convertisseur rectangulaire/en phase 201 (figure 2a) comporte un circuit de projection du premier quadrant, ou convertisseur à quadrants, 201A connecté aux conducteurs 284 et 286, qui correspondent aux conducteurs 184 et 186 de la figure 2. Les mêmes composants de différentes figures ont les mêmes deux derniers chiffres et le premier chiffre identifie le numéro de la figure. Le convertisseur à quadrants 201A projette ces signaux d'entrée, qui ne se trouvent pas dans le premier quadrant, dans le premier quadrant. Les sorties du circuit de projection du premier quadrant 201A sont les signaux I et Q des bus de données 229 et 231, qui sont entrés à un circuit limite 201B. Les informations d'identification du quadrant sont également fournies sur le bus de données 219 connecté au circuit de projection du quadrant d'origine 260. Le circuit limite 201B limite les signaux d'entrée de sorte qu'ils aient au moins un niveau seuil prédéterminé en augmentant la valeur des signaux qui se trouvent au-dessous du niveau seuil. Les signaux
limites rectangulaires sont entrés à un sélecteur de
phase relative 259, qui génère un signal de phase
relative compris entre 0 et 900 provenant des signaux
limites rectangulaires sur les bus 255 et 257. La
sortie du sélecteur de phase relative 259 est connectée
à un circuit de projection du quadrant d'origine 260 au
moyen du bus 261. Le circuit de projection du quadrant
d'origine 260 reprojette la phase relative sur le ,quadrant d' origine des données produites par le
"convertisseur A/N 203. La sortie du circuit de
projection est connectée à un détecteur de retard 265
au moyen d'un bus 263.

En faisant référence à présent à la figure 2b, le
convertisseur rectangulaire/de phase 201 comporte un
convertisseur analogique/numérique (A/N) 203 connecté aux
conducteurs 284 et 286 pour recevoir les
signaux I et Q venant des mfilangeurs 166 et 168. La sortie
I du convertisseur A/N 203 est connectée à une première
entrée d'un multiplexeur huit à deux (mux) 207 par le
biais d'un bus de données à huit conducteurs 205. La
sortie Q du convertisseur A/N 203 est connectée au mux
207 par le biais d'un bus de données à huit bits 209.

Un circuit d'extraction de bit de signe 211 connecte
les bits de signe des bus I et Q 205 et 209 aux entrées
de commande du sélecteur du mux 207 au moyen des
conducteurs 213 et 215. Les informations du quadrant
représentées par ces bits sont fournies à un circuit de
regénération 260 par le biais du bus 219. Le mux 207 et
l'extracteur de bit de signe 211 affectent un premier convertisseur qui convertit des signaux rectangulaires
négatifs en signaux rectangulaires positifs et fournit
donc les signaux dans le quadrant positif I et Q
< c'est-à-dire le premier quadrant)
Un extracteur de bit de signe 311 (figure 3)
comporte les conducteurs 316 et 315, qui connectent les
bits de signe d'entrée I et Q aux entrées de commande du mux 307. Le signal I provenant du convertisseur A/N 203 est connecté à l'entrée d'un bloc de valeur absolue 321 par le biais du conducteur 305. En outre, le signal
Q provenant du convertisseur A/N 203 est connecté à l'entrée d'un bloc de valeur absolue 323 par le biais du conducteur 309. Le fonctionnement de valeur absolue est tel que les signaux I et Q sortis du mux sont toujours positifs. Les bits de signe des conducteurs 313 et 315 s'étendent dans le bus 319 connecté au régénérateur 315, de sorte que le regénérateur à quadrants 260 fournisse un signal de phase dans le bon quadrant, après avoir calculé une phase relative, tel que décrit plus en détail ci-dessous.

Le mux 307 (figure 3) connecte le bus d'entrée I 325 du mux et le bus d'entrée Q 327 du mux au bus de sortie I 329 du mux et au bus de sortie Q 331 du mux selon les bits de signe des conducteurs 313 et 315, et donc selon le quadrant de chaque paire de coordonnées rectangulaires reçues. Si les bits de signe I et Q des conducteurs 313 et 315 sont tous deux 0, indiquant que le signal reçu se trouve dans le quadrant positif, le bus d'entrée I 325 est connecté au bus de sortie I 329 et le bus d'entrée Q 327 est connecté au bus de sortie
Q 331. Si seulement un des bits de signe I et Q est 0, le bus d'entrée I 325 est connecté à la sortie Q 331 et le bus d'entrée Q 327 est connecté au bus de sortie I 329. Le mux commute donc les signaux I et Q seulement si l'un des signaux I et Q des conducteurs 313 et 315 est négatif. Si les bits de signe I et Q sont tous deux 1, indiquant que les signaux I et Q sont tous deux négatifs, les bus d'entrée 325 et 327 sont connectés aux bus de sortie 329 et 331, respectivement.

Un circuit limite, connecté à la sortie du convertisseur à quadrants, convertit les signaux rectangulaires inférieurs à un seuil minimal à un niveau supérieur au seuil minimal. Le circuit limite comporte un registre à décalage à huit bits et de charge parallèle 233 (figure 2b) connecté au bus de sortie I à huit bits 229. Le circuit limite comporte également un registre à décalage à huit bits et de charge parallèle 237 connecté au bus de données Q à huit bits 231. Le bit de poids fort du registre à décalage I 233 est connecté à une première entrée d'une porte OU 241 au moyen du conducteur 245. Le bit de poids fort du registre à décalage Q 237 est connecté à la seconde entrée de la porte OU 241 au moyen du conducteur 243. Les trois bits de poids fort du registre à décalage 233 sont connectés à un circuit de verrouillage à trois bits 247 au moyen de trois bus de données conducteurs 249. Les trois bits de poids fort du registre à décalage 237 sont connectés au circuit de verrouillage 251 au moyen de trois bus de données conducteurs 253. Chacun des registres à décalage à huit bits et de charge parallèle 233 et 237 est connecté à un signal d'horloge pour lequel une horloge fonctionne à une fréquence de N* Fs, où Fs est la fréquence d'échantillonnage A/N du convertisseur A/N 203 et N le nombre de bits du signal de phase fourni par le regénérateur de phase 260.

Le signal d'horloge entré aux registres à décalage 233 et 237 affecte le décalage de mots dans chaque registre à décalage d'un bit jusqu'à ce que la porte OU 241 détecte que le bit de poids fort (MSB) d'au moins un des registres à décalage est logique (haut niveau de logique). Chaque décalage double la valeur des signaux
I et Q. Lorsque le bit de poids fort d'au moins l'un des registres à décalage est un un logique, le point de mesure se trouve dans le secteur B (figure 5). Lorsque le bit de poids fort est zéro, le point de mesure se trouve dans le secteur B. Une fois que le MSB du signal
I ou Q est logique, la sortie de la porte OU 241 verrouille les circuits de verrouillage 247 et 251. Les signaux verrouillés dans les circuits de verrouillage 247 et 251 sont les signaux limite I et limite Q utilisés pour choisir la phase relative dans un convertisseur de phase relative comprenant le sélecteur de phase 259. Le circuit logique peut déterminer le moment où les signaux I et Q ont été décalés au moyen de tous les huit bits par les registres à décalage 243 et 245 sans détecter de un. Lorsque cela arrive, une valeur différente de zéro peut être remplacée par les niveaux zéro des signaux limite I et limite Q.

Il sera reconnu que le circuit limite extrait P bits consécutifs de chaque signal rectangulaire.

Lorsque P est égal à trois, le circuit limite rompt le quadrant positif en soixante-quatre sous-secteurs, illustrés sur la figure 5. Par exemple : le soussecteur i est représenté par la limite I 000 et la limite Q 000, et comporte des points de mesure où I et
Q se trouvent entre 00000000 et 00001111 ; le soussecteur ii est représenté par la limite I 001 et la limite Q 000, et comporte des points de mesure où I se trouve entre 00010000 et 00011111 et Q entre 00000000 et 00001111 ; le sous-secteur ix est représenté par la limite I 000 et la limite Q 001, et comporte des points de mesure où I se trouve entre 00000000 et 00001111 et
Q se trouve entre 00010000 et 00011111 ; et le soussecteur xvi est représenté par la limite I 111 et la limite Q 001, et comporte des points de mesure où I se trouve entre 001110000 et 001111111 et Q se trouve entre 0001000 et 00011111.

Il sera également reconnu que le circuit limite extrait les P bits des signaux I et Q de sorte que le bit de poids fort d'au moins un des signaux limite I et limite Q à P bits soient un un. Cela affecte une augmentation de la valeur de ces signaux I et Q dans le secteur A (figure 5), augmentant ces valeurs afin de les déplacer vers le secteur B. Plus particulièrement, les P bits sont extraits des mêmes positions de bits des signaux rectangulaires I et Q, et la position de bit choisie dépend du lieu où se trouve le un logique de poids fort dans les deux signaux comprenant la paire de signaux de coordonnées rectangulaires. Par conséquent, les signaux limite I et limite Q sont choisis de sorte qu'ils comportent le un logique de poids fort de la paire de signaux rectangulaires. Par exemple, lorsque chaque signal de la paire de signaux d'entrée comporte L bits, chacun des signaux limite I et limite Q de coordonnées rectangulaires comporte P bits, L est égal à huit, et P est égal à trois, donc
si I = 00000010 et Q = 00000101 (secteur i),
alors limite I = 010 et limite Q = 101 (secteur xliii) ; et
si I = 00110010 et Q = 00100000 (secteur xx)
alors limite I = 110 et limite Q = 100 (secteur xi) .

Par conséquent, les points de mesure dont les signaux rectangulaires sont inférieurs au seuil prédéterminé, qui sont les points de mesure dont les signaux I et Q sont tous deux inférieurs à 01000000 (le premier bit est un bit de signe), sont augmentés en valeur, afin de projeter les signaux d'entrée sur un nouveau quadrant.

Les signaux limite I et limite Q de coordonnées rectangulaires produits par une telle projection se trouvent dans des sous-secte-urs différents de ceux des signaux d'entrée.

Un sélecteur de phase relative choisit un signal de phase relative parmi les signaux limite I et limite
Q de coordonnées rectangulaires sortis du circuit limite. Le sélecteur de phase relative comporte un sélecteur de phase 259 et un regénérateur à quadrants 260. Le sélecteur de phase comporte un circuit qui fournit un signal de phase répondant aux signaux limite
I et limite Q. L'équation suivante est mise en oeuvre dans ce circuit
phase = (x/4)(I-Q)(2-I-Q)+(z/4) où I est le signal limite I à P bits, Q le signal limite Q à P bits, et "phase" un angle relative ayant N bits et se trouvant entre 0 et 900.

La figure 6 représente un circuit logique booléen qui est un circuit destiné à réduire l'équation (I
Q)(2-(I+Q)) à la pratique. Le signal limite I est entré sur le bus 655 et le signal limite Q est entré sur le bus 657. Un signal à trois bits est produit sur le bus 287. Ce signal de sortie est en outre traité dans un circuit de division et d'addition 689, qui met à l'échelle la sortie de la logique booléenne en multipliant la sortie par w/4 et en ajoutant w/4 au résultat. La sortie du circuit de division est la phase relative, qui est appliquée au bus 661. Ce mode de réalisation illustré est avantageux car il utilise un nombre relativement petit de portes. Le sélecteur de phase relative peut être mis en oeuvre d'une autre manière en utilisant une unité arithmétique et logique (ALU). Le circuit logique booléen n'est pas décrit plus en détail ci-dessous, son fonctionnement étant évident.

Selon un autre mode de réalisation de la présente invention, le sélecteur de phase 259 est mis en oeuvre en utilisant une mémoire ROM (non représentée), qui est adressée par les signaux limite I et limite Q de coordonnées rectangulaires à P bits aux bus 255 et 257.

La mémoire ROM stocke les signaux en phase uniques ayant une valeur comprise entre 0 et 900 et identifiés uniquement par les valeurs limites I et Q. La mémoire
ROM fournit un signal de phase à N bits. Pour les signaux I et Q à trois bits, une mémoire ROM 48 X N est utilisée.

Il est également envisagé qu'un mux 2X2 soit utilisé pour choisir que la phase P soit égale à deux.

Les quatre bits I et Q choisissent l'angle de phase fourni par le sélecteur.

Il sera reconnu que le nombre de bits, P, des signaux limite I et limite Q peut être supérieur à trois. Le fait d'utiliser davantage de bits augmente la précision du calcul de l'angle. Toutefois, cela augmente également la complexité, ou taille, du sélecteur de phase. Le déposant a découvert que l'utilisation de trois bits pour les signaux limite I et limite Q pour des signaux rectangulaires I et Q à huit bits est efficace pour reproduire des signaux vocaux dans un émetteur-récepteur radiotéléphonique.

Le circuit de regénération à quadrants d'origine 214 convertit le signal de phase fourni par le sélecteur 259 en quadrant d'origine des signaux de coordonnées I et Q fournis par le convertisseur A/N 203. L'information de signe qui a été retirée par l'extracteur de bit de signe 211 est utilisée pour mettre en oeuvre ce fonctionnement. Plus particulièrement, le circuit 260 est mis en oeuvre en utilisant une unité arithmétique et logique. Si les coordonnées I et Q sont toutes deux positives, le signal de phase de la sortie du regénérateur est égal à la phase relative fournie par le sélecteur de phase. Si la coordonnée I est négative et la coordonnée Q positive, la sortie du signal de phase du regénérateur à quadrants a 900 de plus que la phase relative fournie par le sélecteur. Si I et Q sont tous deux négatifs, la sortie du regénérateur à quadrants a 1800 de plus que la phase relative fournie par le sélecteur de phase. Si
I est positif et Q négatif, le signal de phase fourni par le regénérateur à quadrants a 2700 de plus que la phase relative fournie par le sélecteur de phase.

L'information d'angle fournie par le regénérateur à quadrants 260 du convertisseur à quadrants d'origine est le signal de phase correspondant aux coordonnées des signaux rectangulaires fournies par le convertisseur A/N 203. Le signal de phase est entré à un détecteur de retard traditionnel 265. Dans le mode de réalisation illustré, le détecteur de retard traditionnel 265 est connecté au regénérateur à quadrants 260 par le biais du bus 263. Le détecteur de retard 265 comporte un circuit de retard 267, un additionneur 269 et un circuit de projection 271, qui, dans le mode de réalisation illustré, est un circuit de projection de données sans retour à zéro. Les données projetées sont sorties en 294 pour un décodage dans le décodeur 192 (figure 1).

En fonctionnement, le mode de réalisation illustré comporte un convertisseur A/N qui convertit les signaux modulés I et Q en représentations numériques à huit bits. Les représentations à huit bits comportent des bits de signe qui identifient le quadrant du point de mesure représenté par les paires de coordonnées. Un premier convertisseur à quadrants, comportant un extracteur de bit de signe 211 et un mux 207, projette les signaux des deuxième, troisième et quatrième quadrants dans le premier quadrant. Cela élimine trois quadrants, afin de simplifier le traitement des signaux en phase.

Une fois que les signaux sont projetés dans le premier quadrant, un circuit limite projette tout signal inférieur au niveau seuil à une valeur supérieure au niveau seuil. Le niveau seuil est représenté par la ligne foncée sur la figure 5 qui sépare le secteur A du secteur B. Les registres à décalage 233 et 237 sont mis en fonctionnement pour déplacer les signaux du secteur A au secteur B, doublant la valeur de ces valeurs de signaux jusqu'à ce que les signaux I ou Q dépassent le seuil. Le seuil est dépassé lorsque le MSB de l'un des registres 233 et 237 possède un niveau de un logique. Cela déplace les données du secteur A (figure 5), adjacent à l'origine, au secteur B, situé loin de l'origine. Un circuit logique, mis en oeuvre par la porte OU 240, détecte le moment où le MSB de l'un des registres à décalage est un un logique (est dans le secteur B), et les circuits de verrouillage 247 et 251 gardent les valeurs limites jusqu'à ce que les prochains signaux I et Q soient entrés, en provenance du convertisseur A/N 203.

Les signaux de coordonnées rectangulaires limités
I et Q fournis par les circuits de verrouillage 247 et 251 sont des représentations binaires limitées de la phase du signal. Le mode de réalisation illustré possède trois bits pour chaque identificateur de phase, permettant à une mémoire ROM 48 X N d'être utilisée pour génére car w/4 est constant. Cela réduit considérablement la complexité du circuit par rapport aux circuits de conversion rectangulaire/en phase de l'art antérieur.

La phase relative fournie par le sélecteur de phase 259 a une valeur comprise entre 0 et 900. Cet angle est renvoyé au quadrant du signal sorti du convertisseur A/N 203 par le circuit de projection à quadrants d'origine 260. Le signal est ensuite traité par le détecteur 265.

Le procédé destiné à convertir des signaux rectangulaires négatifs en signaux rectangulaires positifs, en extrayant P bits, et en calculant l'angle, est répété pour chaque paire de coordonnées entrée aux conducteurs 284, 286.

Par conséquent, il apparaît que la description porte sur un convertisseur qui convertit des signaux rectangulaires en signaux en phase pour fonctionner dans le domaine de la phase. Le convertisseur propose une réduction significative de la complexité du circuit. Cette réduction de complexité a pour conséquence un nombre notablement inférieur de portes pour un circuit mettant en oeuvre le convertisseur de phase. Etant donné que les systèmes qui fonctionnent avec des signaux rectangulaires sont notablement plus complexes que les signaux fonctionnant avec des signaux en phase, des économies de circuit notables peuvent être réalisées en exécutant des fonctionnements en phase. Toutefois, les systèmes de l'art antérieur utilisent des circuits très complexes pour convertir des signaux rectangulaires en signaux en phase. Les économies de portes réalisées par le convertisseur selon l'invention immédiate permettent au circuit de profiter pleinement des économies réalisées en fonctionnant dans le domaine de la phase, en réalisant par là même une réduction notable de la complexité de l'ensemble du système.

Bien que l'émetteur-récepteur 100 soit illustré dans un téléphone cellulaire, il sera reconnu que la présente invention peut être utilisée de façon avantageuse dans d'autres dispositifs, dont les émetteurs-récepteurs pour modems. De plus, l'identificateur de phase peut être employé dans des émetteurs ou des récepteurs, ou tout autre dispositif pour lequel le fonctionnement dans le domaine de la phase est avantageux. En outre, il sera reconnu que le convertisseur de signaux rectangulaires en signaux en phase peut être mis en oeuvre dans un microprocesseur.

Claims (10)

Revendications

1. Convertisseur de signaux rectangulaires en signaux en phase (201) ayant une entrée pour recevoir des signaux rectangulaires d'entrée,

un circuit limite (201B) couplé à l'entrée pour recevoir des signaux rectangulaires d'entrée et pour générer des signaux limites rectangulaires correspondants, le circuit limite augmentant de façon sélective une valeur des signaux rectangulaires d'entrée inférieurs à d'un niveau seuil prédéterminé,

un sélecteur de phase (259) couplé au circuit limite pour recevoir des signaux limites rectangulaires ainsi fournis, et pour choisir un signal de phase correspondant aux signaux limites rectangulaires fournis par le circuit limite, et caractérisé en ce que

les signaux rectangulaires d'entrée comportent des paires de signaux de coordonnées et le circuit limite comporte un détecteur (241), et pour des signaux inférieurs au seuil, le circuit limite augmente simultanément chaque signal de coordonnées de la paire de signaux de coordonnées jusqu'à ce que le détecteur détecte qu'au moins l'une des paires de signaux de coordonnées dépasse un niveau seuil.

2. Convertisseur de signaux rectangulaires en signaux en phase suivant la revendication 1, caractérisé en outre en ce qu'il comporte un convertisseur à quadrants (207) couplé à l'entrée pour en recevoir des signaux rectangulaires et pour convertir des signaux rectangulaires négatifs en signaux rectangulaires positifs, une sortie du convertisseur à quadrants étant couplée au circuit limite.

3. Convertisseur de signaux rectangulaires en signaux en phase suivant la revendication 1, caractérisé en outre en ce que le circuit limite comporte des circuits (233, 237) destinés à doubler le niveau de chaque signal d'une paire de signaux de coordonnées inférieure au niveau seuil.

4. Convertisseur de signaux rectangulaires en signaux en phase suivant la revendication 3, caractérisé en outre en ce que les circuits destinés au doublage comportent des registres à décalage respectifs (233, 237) couplés pour recevoir un signal respectif des signaux de coordonnées.

5. Convertisseur de signaux rectangulaires en signaux en phase suivant la revendication 4, caractérisé en outre en ce que le détecteur comporte un circuit logique (241) couplé aux registres à décalage pour détecter le moment où le bit de poids fort d'au moins l'un des registres à décalage est un un logique.

6. Convertisseur de signaux rectangulaires en signaux en phase suivant la revendication 2, caractérisé en outre en ce que le sélecteur de phase utilise des additionneurs (figure 6) et des multiplicateurs pour générer des informations de phase.

7. Convertisseur de signaux rectangulaires en signaux en phase suivant la revendication 6, caractérisé en outre en ce que le sélecteur de phase utilise l'équation suivante pour convertir les signaux limites rectangulaires fournis par le circuit limite en un signal de phase

phase = (Z/4)(I-Q)(2-I-Q)+Z/4 ; où I est un signal en phase limité de coordonnées et Q un signal en quadrature limité de coordonnées, sortis du circuit limite.

8. Convertisseur de signaux rectangulaires en signaux en phase suivant la revendication 2, caractérisé en outre en ce que le signal rectangulaire d'entrée possède L bits, et dans lequel le circuit limite (233, 237, 249, 251) extrait P des L bits de chaque paire de coordonnées, dans lesquelles P est inférieur à L.

9. Convertisseur de signaux rectangulaires en signaux en phase suivant la revendication 8, caractérisé en outre en ce que le sélecteur de phase comporte une mémoire ROM (259) adressée par la paire rectangulaire à

P bits sortie du circuit limite.

10. Convertisseur de signaux rectangulaires en signaux en phase suivant la revendication 2, caractérisé en outre en ce que le sélecteur de phase génère un signal de phase relative et en ce qu'un circuit de rétablissement de niveau à quadrants d'origine (260) est couplé au sélecteur de phase et au convertisseur à quadrants pour convertir le signal de phase relative pour qu ' il devienne le quadrant d'un signal de coordonnées rectangulaires d'entrée qui lui est associé.