TWI444889B - 複數除法器及其相關方法 - Google Patents

複數除法器及其相關方法 Download PDF

Info

Publication number
TWI444889B
TWI444889B TW100111370A TW100111370A TWI444889B TW I444889 B TWI444889 B TW I444889B TW 100111370 A TW100111370 A TW 100111370A TW 100111370 A TW100111370 A TW 100111370A TW I444889 B TWI444889 B TW I444889B
Authority
TW
Taiwan
Prior art keywords
complex number
phase adjustment
phase
complex
unit
Prior art date
Application number
TW100111370A
Other languages
English (en)
Other versions
TW201239751A (en
Inventor
Yi Lin Li
Original Assignee
Realtek Semiconductor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Realtek Semiconductor Corp filed Critical Realtek Semiconductor Corp
Priority to TW100111370A priority Critical patent/TWI444889B/zh
Priority to CN201210046166.8A priority patent/CN102736889B/zh
Priority to US13/431,921 priority patent/US8938486B2/en
Publication of TW201239751A publication Critical patent/TW201239751A/zh
Application granted granted Critical
Publication of TWI444889B publication Critical patent/TWI444889B/zh

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
    • G06F7/38—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation
    • G06F7/48—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices
    • G06F7/4806—Computations with complex numbers

Landscapes

  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Mathematical Optimization (AREA)
  • Computing Systems (AREA)
  • Mathematical Analysis (AREA)
  • Computational Mathematics (AREA)
  • Pure & Applied Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Complex Calculations (AREA)
  • Measurement Of Velocity Or Position Using Acoustic Or Ultrasonic Waves (AREA)
  • Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
  • Networks Using Active Elements (AREA)

Description

複數除法器及其相關方法
本發明係有關於一種複數除法器，尤指一種不需要包含有乘法器的複數除法器。
傳統上對複數Y、D進行除法運算的步驟如下所示：
其中Y=Yi+jYq，D=Di+jDq，j =，因此，傳統的複數除法器會需要六個實數乘法器以及兩個實數除法器，因此具有相當高的複雜度。
因此，本發明的目的之一在於提供一種不需要包含有乘法器的複數除法器，其具有較低的複雜度，以解決上述的問題。
依據本發明一實施例，一種用來對一第一複數以及一第二複數進行除法運算以得到一計算結果的複數除法器包含有一計算單元以及一除法單元。該計算單元用來接收該第一複數以及該第二複數，並依據該第一複數以及該第二複數以產生一第三複數，且依據該第二複數以產生一實數；該除法單元耦接於該計算單元，且用來接收該第三複數以及該實數，並將該第三複數除以該實數以得到該計算結果。
依據本發明另一實施例，一種對一第一複數以及一第二複數進行除法運算以得到一計算結果的方法包含有：提供一計算單元以用來接收該第一複數以及該第二複數，並依據該第一複數以及該第二複數以產生一第三複數，且依據該第二複數以產生一實數；以及將該第三複數除以該實數以得到該計算結果。
在複數除法的計算上，除了在先前技術中所提出的計算方法，另有以下的計算方式：
其中Y=Yi+jYq，D=Di+jDq，j =，θD 為複數D的相位角。上述計算方式主要是指出複數Y與複數D的相除結果會等於
請參考第1圖，第1圖為依據本發明一實施例之複數除法器100的示意圖。如第1圖所示，複數除法器100包含有一計算單元110以及一除法單元120，且複數除法器100用來將一第一複數Y(Y=Yi+jYq)以及一第二複數D(D=Di+jDq)相除以得到一計算結果(Y/D)。在複數除法器100的操作上，計算單元110依據第一複數Y以及第二複數D以產生一第三複數A (Yi +jYq )，並依據第二複數D以產生一實數A |Di +jDq |，其中A為一係數；接著，除法單元120將第三複數A (Yi +jYq )除以實數A |Di +jDq |以得到計算結果(Y/D)。
請參考第2圖，第2圖為依據本發明一實施例之計算單元110的示意圖。如第2圖所示，計算單元110包含有第二相位調整單元210_1~210_M、第一相位調整單元230_1~230_M以及判斷單元220_1~220_M，其中第二相位調整單元210_1與第一相位調整單元230_1的相位調整量為(±90°)，第二相位調整單元210_2與第一相位調整單元230_2的相位調整量為(1±j)的相位角，第二相位調整單元210_3與第一相位調整單元230_3的相位調整量為(1±j(1/2))的相位角...第二相位調整單元210_M與第一相位調整單元230_M的相位調整量為(1±j(1/2M+2 ))的相位角。
在計算單元110的操作上，第二相位調整單元210_1與判斷單元220_1接收第二複數D，且判斷單元220_1依據第二複數D的相位來決定第二相位調整單元210_1對第二複數D的相位調整量為(+90°)或是(-90°)，詳細來說，第二相位調整單元210_1的目的是要將第二複數D的相位調整至第3圖所示之複數座標系中的第一象限或是第四象限。接著，第二相位調整單元210_2以及與判斷單元220_1接收第二相位調整單元210_1的輸出，且判斷單元220_2依據第二相位調整單元210_1之輸出訊號的相位來決定第二相位調整單元210_2對其輸入訊號的相位調整量為(1+j)或是(1-j)的相位角，詳細來說，第二相位調整單元210_2的目的是將其輸入訊號的相位往第3圖所示之複數座標系中的實數軸逼近，亦即若是判斷單元220_2判斷第二相位調整單元210_2的輸入訊號的相位位於第3圖所示的第一象限，則第二相位調整單元210_2對其輸入訊號的相位調整量為(1-j)的相位角，而若是判斷單元220_2判斷第二相位調整單元210_2的輸入訊號的相位位於第3圖所示的第四象限，則第二相位調整單元210_2對其輸入訊號的相位調整量為(1+j)的相位角。接著，以此類推，第二相位調整單元210_3~210_M均依據本身之輸入訊號的相位來調整輸入訊號的相位，以將其輸入訊號的相位往第3圖所示之複數座標系中的實數軸逼近。因此，第二複數D在經過第二相位調整單元210_1~210_M的相位調整之後，亦即將第二複數D(D=Di+jDq)乘以(±j)*(1±j)*(1±j/2)*(1±j(1/2M+2 ))後，其實部(real part)會近似於A |Di +jDq |，虛部(imaginary part)會近似於零，即第二複數D的相位旋轉了-θD ，其中θD 為第二複數D的相位角。
另一方面，第一相位調整單元230_1接收第一複數Y，並依據判斷單元220_1所判斷之第二複數D的相位來決定第一相位調整單元230_1對第一複數Y的相位調整量為(+90°)或是(-90°)，亦即，第一相位調整單元230_1與相對應的第二相位調整單元210_1具有相同的相位調整量；以此類推，第一相位調整單元230_1~230_M的相位調整量分別與相對應的第二相位調整單元210_1~210_M的相位調整量相同，因此，第一複數Y在經過第一相位調整單元230_1~230_M的相位調整之後，亦即將第一複數Y(Y=Yi+jYq)乘以(±j)*(1±j)*(1±j/2)*(1±j(1/2M+2 ))後，會近似於A (Yi +jYq )，即第一複數Y的相位旋轉了-θD 。
如上所述，計算單元110可以同時輸出第三複數A (Yi +jYq )以及實數A |Di +jDq |，接著，除法單元120將第三複數A (Yi +jYq )除以實數A |Di +jDq |便可以得到計算結果(Y/D)。在此須注意的是，除法在有限的硬體資源與表示方式下，其計算結果可能僅為一相對較佳之近似值。
此外，請參考第4圖，第4圖為依據本發明一實施例之相位調整單元400的示意圖，其中相位調整單元400可以為第一相位調整單元230_1~230_M以及第二相位調整單元210_1~210_M中一部分或全部的相位調整單元。如第4圖所示，相位調整單元400包含有兩個加法器402、406以及兩個位元位移器404、408。在相位調整單元400的操作上，假設其輸入訊號為(Ai+jAq)，且相位調整量為(1±j(1/2K ))的相位角，則加法器402、406分別接收輸入訊號的實數部分與虛數部分，且位元位移器404、408分別接收輸入訊號的虛數部分與實數部分，則加法器402將輸入訊號的實數部分與位元位移後的虛數部分相加以得到相位調整單元400之輸出訊號的實數部分(Ai (Aq /2 K ))，以及則加法器406將輸入訊號的虛數部分與位元位移後的實數部分相加以得到相位調整單元400之輸出訊號的虛數部分(±(Ai/2K )+Aq)。
如上所述，因為在複數除法器100中僅需要使用多個加法器以及位元位移器，因此可以降低複數除法器100的複雜度。此外，雖然複數除法器100與先前技術一樣需要兩個實數除法器，但是因為本發明之除法單元120所處理的數值範圍(亦即其除數以及被除數的位元數)較先前技術來的小，因此可以更進一步降低運算複雜度。
請參考第5圖，第5圖為依據本發明一實施例之對一第一複數以及一第二複數進行除法運算以得到一計算結果的流程圖。參考第1、5圖，流程敘述如下：
步驟500：流程開始。
步驟502：提供一計算單元以用來接收該第一複數以及該第二複數，並依據該第一複數以及該第二複數以產生一第三複數，且依據該第二複數以產生一實數，其中該第三複數與該第一複數之相位角的角度差實質上等於該第二複數的相位角，且該實數實質上與該第二複數的絕對值成正比。
步驟504：將該第三複數除以該實數以得到該計算結果。
簡要歸納本發明，在本發明之複數除法器中，不需要使用任何乘法器便可以完成複數除法運算，且複數除法器中的兩個實數除法器所需處理之數值的範圍也比較小，因此可以大幅降低複數除法器的複雜度。
以上所述僅為本發明之較佳實施例，凡依本發明申請專利範圍所做之均等變化與修飾，皆應屬本發明之涵蓋範圍。
100．．．複數除法器
110．．．計算單元
120．．．除法單元
210_1~210_M．．．第二相位調整單元
220_1~220_M．．．判斷單元
230_1~230_M．．．第一相位調整單元
402、406．．．加法器
404、408．．．位元位移器
500~504．．．步驟
第1圖為依據本發明一實施例之複數除法器的示意圖。
第2圖為依據本發明一實施例之第1圖所示之計算單元的示意圖。
第3圖為如何將第二複數D進行相位調整的示意圖。
第4圖為依據本發明一實施例之相位調整單元的示意圖。
第5圖為依據本發明一實施例之對一第一複數以及一第二複數進行除法運算以得到一計算結果的流程圖。
100．．．複數除法器
110．．．計算單元
120．．．除法單元

Claims (8)

  1. 一種複數除法器，用來對一第一複數以及一第二複數進行除法運算以得到一計算結果，該複數除法器包含有：一計算單元，用來接收該第一複數以及該第二複數，並依據該第一複數以及該第二複數以產生一第三複數，且依據該第二複數以產生一實數；以及一除法單元，耦接於該計算單元，用來接收該第三複數以及該實數，並將該第三複數除以該實數以得到該計算結果；其中該第三複數與該第一複數之相位角的角度差實質上等於該第二複數的相位角，且該實數實質上與該第二複數的絕對值成正比。
  2. 如申請專利範圍第1項所述之複數除法器，其中該計算單元包含有：複數個串聯的第一相位調整單元，其中第一個第一相位調整單元係接收該第一複數；以及複數個串聯的第二相位調整單元，分別對應至該複數個第一相位調整單元，其中第一個第二相位調整單元係接收該第二複數；其中每一個第二相位調整單元係依據本身之一輸入訊號的相位來調整該輸入訊號的相位；且每一個第一相位調整單元對其輸入訊號的相位調整量係等於相對應之第二相位調整單元對該輸入訊號的相位調整量。
  3. 如申請專利範圍第2項所述之複數除法器，其中該複數個第一相位調整單元中至少兩相鄰第一相位調整單元對其輸入訊號的相位調整量分別為(1±j(1/2K ))的相位角以及(1±j(1/2K+1 ))的相位角，其中K為0或是正整數。
  4. 如申請專利範圍第2項所述之複數除法器，其中該複數個第一相位調整單元中至少一第一相位調整單元包含有：一第一位元位移器(bit shifter)，用來將該第一相位調整單元之輸入訊號的虛數部分的數值進行位元位移操作，以產生一第一位移值；一第一加法器，用來將該輸入訊號的實數部分與該第一位移值相加以產生該第一相位調整單元之一輸出訊號的實數部分；一第二位元位移器，用來將該輸入訊號的實數部分的數值進行位元位移操作，以產生一第二位移值；以及一第二加法器，用來將該輸入訊號的虛數部分與該第二位移值相加以產生該第一相位調整單元之該輸出訊號的虛數部分。
  5. 一種對一第一複數以及一第二複數進行除法運算以得到一計算結果的方法，包含以下步驟：提供一計算單元以用來接收該第一複數以及該第二複數，並依據該第一複數以及該第二複數以產生一第三複數，且依據該第二複數以產生一實數；以及將該第三複數除以該實數以得到該計算結果； 其中該第三複數與該第一複數之相位角的角度差實質上等於該第二複數的相位角，且該實數實質上與該第二複數的絕對值成正比。
  6. 如申請專利範圍第5項所述之方法，其中該計算單元包含有：複數個串聯的第一相位調整單元，其中第一個第一相位調整單元係接收該第一複數；以及複數個串聯的第二相位調整單元，分別對應至該複數個第一相位調整單元，其中第一個第二相位調整單元係接收該第二複數；其中每一個第二相位調整單元係依據本身之一輸入訊號的相位來調整該輸入訊號的相位；且每一個第一相位調整單元對其輸入訊號的相位調整量係等於相對應之第二相位調整單元對該輸入訊號的相位調整量。
  7. 如申請專利範圍第6項所述之方法，其中該複數個第一相位調整單元中至少兩相鄰第一相位調整單元對其輸入訊號的相位調整量分別為(1±j(1/2K ))的相位角以及(1±j(1/2K+1 ))的相位角，其中K為0或是正整數。
  8. 如申請專利範圍第6項所述之方法，其中該複數個第一相位調整單元中至少一第一相位調整單元對其輸入訊號進行相位調整的步驟包含有：將該第一相位調整單元之輸入訊號的虛數部分的數值進行位元 位移操作，以產生一第一位移值；將該輸入訊號的實數部分與該第一位移值相加以產生該第一相位調整單元之一輸出訊號的實數部分；將該輸入訊號的實數部分的數值進行位元位移操作，以產生一第二位移值；以及將該輸入訊號的虛數部分與該第二位移值相加以產生該第一相位調整單元之該輸出訊號的虛數部分。
TW100111370A 2011-03-31 2011-03-31 複數除法器及其相關方法 TWI444889B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
TW100111370A TWI444889B (zh) 2011-03-31 2011-03-31 複數除法器及其相關方法
CN201210046166.8A CN102736889B (zh) 2011-03-31 2012-02-24 复数除法器及其相关方法
US13/431,921 US8938486B2 (en) 2011-03-31 2012-03-27 Complex divider and associated method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW100111370A TWI444889B (zh) 2011-03-31 2011-03-31 複數除法器及其相關方法

Publications (2)

Publication Number Publication Date
TW201239751A TW201239751A (en) 2012-10-01
TWI444889B true TWI444889B (zh) 2014-07-11

Family

ID=46928704

Family Applications (1)

Application Number Title Priority Date Filing Date
TW100111370A TWI444889B (zh) 2011-03-31 2011-03-31 複數除法器及其相關方法

Country Status (3)

Country Link
US (1) US8938486B2 (zh)
CN (1) CN102736889B (zh)
TW (1) TWI444889B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI444889B (zh) * 2011-03-31 2014-07-11 Realtek Semiconductor Corp 複數除法器及其相關方法
US20140195581A1 (en) * 2013-01-08 2014-07-10 Analog Devices, Inc. Fixed point division circuit utilizing floating point architecture

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5844943A (en) * 1994-06-15 1998-12-01 Motorola, Inc. Method and converter for converting rectangular signals to phase signals
US6691144B2 (en) * 2002-05-28 2004-02-10 Interdigital Technology Corporation Dual use dual complex multiplier and complex divider
TWI386845B (zh) * 2008-09-12 2013-02-21 Altek Corp Error calculation of the integer division operation circuit
TWI444889B (zh) * 2011-03-31 2014-07-11 Realtek Semiconductor Corp 複數除法器及其相關方法

Also Published As

Publication number Publication date
CN102736889B (zh) 2015-07-22
US8938486B2 (en) 2015-01-20
TW201239751A (en) 2012-10-01
CN102736889A (zh) 2012-10-17
US20120254276A1 (en) 2012-10-04

Similar Documents

Publication Publication Date Title
CN105183425A (zh) 一种具有高精度低复杂度特性的固定位宽乘法器
CA1258537A (en) Apparatus and method for approximating the magnitude of a complex number
CN114666038B (zh) 一种大位宽数据处理方法、装置、设备及存储介质
TWI444889B (zh) 複數除法器及其相關方法
WO2018196750A1 (zh) 处理乘加运算的装置和处理乘加运算的方法
US9400635B1 (en) Methods and apparatus for performing dynamic data alignment for floating-point operations
KR102503498B1 (ko) 수학적 함수를 연산하는 시스템 및 방법
CN111666064A (zh) 基于cordic的三角函数循环迭代求解方法和装置
CN111666065A (zh) 基于cordic的三角函数流水线迭代求解方法和装置
CN107657078B (zh) 基于fpga的超声相控阵浮点聚焦发射实现方法
JP6335661B2 (ja) 演算装置およびその制御方法
CN108319447A (zh) 便于硬件实现的开平方算法
Banerjee et al. High performance novel square root architecture using ancient Indian mathematics for high speed signal processing
JP2017123057A (ja) 座標演算装置及び座標演算方法
CN107193784B (zh) 高精度低硬件复杂度的sinc插值实现方法及系统
TWI768430B (zh) 對數計算方法及對數計算電路
Xie et al. A novel computing method for image normalization and standardization on edge equipment chips
Bello et al. A MRC based RNS to binary converter using the moduli set {22n+ 1-1, 2n-1, 22n-1}
Pettenghi et al. Method for designing modulo {2 n±k} binary to RNS converters
Liu et al. A pipelined sign-error LMS adaptive filter architecture with low computational complexity
TWI442315B (zh) 具低錯誤率固定寬度改良式布斯乘法器之補償方法
US9870201B1 (en) Method and apparatus for modulo arithmetic
Vadiraj et al. Implementation of High Speed Vedic Multiplier Using Vertical and Crosswise Algorithm
US9785405B2 (en) Increment/decrement apparatus and method
Tan et al. Study of S-band antenna tracking algorithm based on FPGA