FR2706099A1 - Synthétiseur de fréquence. - Google Patents

Abstract

Ce synthétiseur comprend une boucle d'asservissement de phase (PLL) comportant successivement: un oscillateur variable (1); un mélangeur (2), recevant sur sa première entrée le signal produit par cet oscillateur variable et sur sa seconde entrée une fréquence de référence de base (FR4 ); une chaîne de réduction de fréquence; un comparateur de phase (6), recevant le signal délivré par cette chaîne de réduction de fréquence et une fréquence prédéterminée définissant le pas de variation (p) dont on souhaite que varie ladite fréquence de sortie; et un réseau passe-bas (8) délivrant en sortie la tension de commande de l'oscillateur variable. Selon l'invention: - la chaîne de réduction de fréquence est essentiellement dépourvue de diviseur de fréquence programmable et elle comporte, en cascade entre l'oscillateur variable et le circuit comparateur de phase, une pluralité d'étages changeurs de fréquence comprenant chacun un mélangeur hétérodyne (20, 20', 20") recevant d'une part le signal (FI2 , FI3 ) de l'étage changeur de fréquence précédent et d'autre part une fréquence de référence (FR2 , FR3 ) programmable, et délivrant en sortie, via un réseau de filtrage passe-bas (30, 30', 30"), le signal appliqué à l'étage changeur de fréquence suivant, - la plage de variation des fréquences possibles en sortie des étages changeurs de fréquence va en se restreignant d'amont en aval de la chaîne de réduction de fréquence, et - la détermination de la fréquence de sortie de l'oscillateur variable résulte essentiellement d'une combinaison des commandes desdites fréquences de référence programmables.

Description

Synthétiseur de fréquence La présente invention concerne un synthétiseur

de fréquence, c'est-à-dire un circuit permettant de générer un signal de fréquence déterminée, choisie à l'intérieur d'une certaine plage de variation parmi une pluralité de valeurs de fréquences discrètes

espacées les unes des autres d'un pas donné.

Les performances des dispositifs dans lesquels sont incor-

porés les circuits synthétiseurs de fréquence dépendent étroitement des qualités de ces derniers, qui sont notamment: -la stabilité de la fréquence produite, aussi bien à court terme (on parle alors de stabilité de phase) qu'à long terme (faibles fluctuations AF/F); dans les synthétiseurs de fréquence, les causes d'instabilité sont, essentiellement, le bruit propre des différents étages du synthétiseur et la production à des niveaux parasites de fréquences distinctes de la fréquence voulue, en raison du fait que, lorsque l'on produit des fréquences par synthèse, il n'est jamais possible d'éliminer complètement les fréquences de base (et leurs harmoniques) qui ont été combinées pour produire la fréquence

finale.

- la commutation rapide entre valeurs de fréquence différentes: on cherche à obtenir le délai le plus faible possible entre l'instant o le signal de commande (généralement un mot de commande numérique) correspondant à une nouvelle fréquence désirée est appliqué au synthétiseur de fréquence et l'instant o ce

dernier délivre effectivement la fréquence voulue.

-une gamme de fréquences la plus large possible.

-un nombre élevé de valeurs discrètes de fréquences

susceptibles d'être produites. Cette qualité va généralement à l'en-

contre de la précédente: en effet les synthétiseurs de fréquence à pas très fin actuellement réalisés ne fonctionnent généralement que

dans une bande étroite.

-la pureté spectrale du signal produit, correspondant à un faible niveau de raies parasites (raies non harmoniques) par

rapport à la raie du signal généré.

Les circuits synthétiseurs de fréquence connus relèvent essentiellement de deux techniques fondamentales différentes: la

synthèse directe et la synthèse indirecte.

La synthèse directe consiste à produire des fréquences espacées d'un intervalle constant, soit par commutation de sources distinctes (synthèse directe non cohérente), soit à partir d'une source de fréquence étalon unique dont la fréquence, égale au pas à réaliser, est appliquée à l'entrée d'une chaîne de multiplication de fréquence à rang variable (synthèse directe cohérente); la chaîne de

multiplication de fréquence est généralement constituée d'un géné-

rateur de peigne qui produit une énergie distribuée sur des harmo-

niques de la fréquence de base et à la sortie duquel les fréquences

désirées sont sélectionnées par commutation de filtres d'harmoni-

ques. Le nombre des fréquences que peut produire un tel circuit de base étant limité, si l'on souhaite obtenir un grand nombre

de fréquences, on procède par mélanges successifs de signaux déli-

vrés par des chaînes de synthèse directe intermédiaires, par exemple trois chaînes, l'une générant I fréquences à pas fin, la seconde m fréquences à pas moyen et la troisième n fréquences à pas gros: en sortie du mélangeur, on disposera ainsi de l.m.n

fréquences à pas fin.

Cette technique permet d'atteindre d'excellentes perfor-

mances en ce qui concerne la stabilité de phase et la rapidité de

commutation entre fréquences (celle-ci ne dépendant que de la rapi-

dité de commutation des fitres d'harmoniques, qui peut être élevée

dans le cas des filtres à commande numérique).

En revanche, il est relativement difficile d'obtenir un faible niveau de raies parasites, car ceci nécessite une isolation soigneuse des différents circuits de commutation des sources (dans

le cas d'une synthèse non cohérente) ou de réfection des raies indési-

rables par les fitres d'harmoniques (dans le cas d'une synthèse cohérente); ces raies parasites sont également dues aux produits

d'intermodulation créés par les mélanges successifs.

En pratique, on ne peut obtenir une pureté spectrale satisfaisante que dans des plages de variation relativement réduites (de l'ordre de 10 à 12 % au maximum autour de la fréquence centrale), ce qui exclut le recours à cette technique dans de

nombreuses applications o ces valeurs sont insuffisantes.

En outre, le recours nécessaire à des filtres commutables variables de grande qualité, donc complexes, entraîne un surcoût

important du synthétiseur.

La seconde technique de synthèse de fréquence est la synthèse indirecte, qui utilise une boucle asservie en phase et

permet également de produire des fréquences espacées d'un inter-

valle constant à partir d'une source étalon unique.

La forme de réalisation classique d'un tel type de circuit - type auquel appartient la présente invention - est la boucle hétérodyne à changement de fréquence et division de fréquence programmable, illustrée de façon schématique sur la figure 1 des

dessins annexés.

Ce circuit comporte essentiellement un oscillateur variable 1, généralement un oscillateur commandé par une tension (VCO) délivrant une fréquence de sortie FS fonction d'un signal de

commande (tension analogique) qui lui est appliquée en entrée.

Cette fréquence de sortie FS est appliquée à une première entrée d'un mélangeur 2, qui reçoit sur son autre entrée

une fréquence de référence FR. La sortie du mélangeur 2 est appli-

quée à un diviseur de fréquence programmable (c'est-à-dire un divi-

seur dont le rang de division N est choisi par une commande de type

logique, par exemple un mot numérique CF appliqué au circuit).

La sortie du diviseur de fréquence 5 est appliquée à l'une des entrées d'un circuit comparateur de phase 6 qui reçoit sur son autre entrée un signal de fréquence égale au pas p de variation des fréquences. La tension de sortie du comparateur de phase 6 est appliquée à un fitre passe-bas 8 dont la sortie constitue la tension

de commande de l'oscillateur commandé en tension 1.

La fréquence des références FR et le pas p sont produits à partir d'une source étalon 3 (oscillateur fixe à quartz), qui délivre une fréquence FQ. Cette fréquence FQ est, d'une part, élevée par un multiplicateur de fréquence 4 de rang fixe M, délivrant la fréquence de référence FR, qui est donc égale à M.FQ et, d'autre part, abaissée par un diviseur de fréquence 7, également de rang fixe P, de manière à produire la fréquence FQ/P égale au pas p. On constate que l'oscillateur 1, le mélangeur 2, le divi- seur 5, le comparateur de phase 6 et le filtre passe-bas 8 forment une boucle verrouillée en phase dont l'équilibre est contrôlé par le comparateur de phase 6 et dont le niveau d'équilibre - et donc la

fréquence FS- est contrôlé par le rang N de division, program-

mable, du diviseur 5.

A l'équilibre, les deux fréquences en entrée du compara-

teur de phase 6 sont rigoureusement identiques, et l'équation d'équi-

libre du système est:

FS = [M +(N/P)].FQ

On voit ainsi que, en modifiant le rang N du diviseur à

rang variable, on peut faire varier la fréquence de sortie FS de l'os-

cillateur d'une quantité FQ/P égale au pas p à réaliser (ce pas étant

déterminé par le rang de division du diviseur à rang fixe 7).

Un tel générateur à synthèse indirecte ne présente pas les limitations de largeur de bande des générateurs à synthèse directe. En effet, pour un tel générateur à synthèse indirecte, la

seule limitation théorique de largeur de bande est celle de l'oscilla-

teur variable 1, que l'on peut choisir aussi large qu'on le souhaite.

Cependant, le choix d'un oscillateur à large bande de fonctionnement entraîne nécessairement une sensibilité importante de variation de la fréquence (plus la bande est large, plus, pour une même variation de la tension de commande, l'écart de fréquence corrélatif sera élevé), d'o une grande sensibilité au bruit thermique

et une stabilité de fréquence médiocre.

Une autre limitation de ce circuit tient au fait que les paramètres du réseau correcteur passe-bas 8 doivent être optimisés en fonction de la fréquence de coupure de la boucle, ce qui impose un compromis entre la rapidité de commutation en fréquence (le temps de commutation ne pouvant être inférieur au temps de convergence de la boucle) et la stabilité de phase (une bonne stabilité de boucle

nécessitant une constante de temps relativement importante).

Enfin et surtout, l'inconvénient majeur d'un tel synthéti- seur de fréquence résulte de la présence du diviseur programmable (circuit 5) qui est un circuit qui, par nature, produit un bruit de

phase élevé.

Ce diviseur étant l'un des éléments de la boucle, toute fluctuation de phase qu'il introduit et que l'on constate à sa sortie se retrouvera sur son entrée, mais multipliée par N. Surtout, si l'on raisonne en termes de puissance, le bruit de phase en sortie du

synthétiseur de fréquence se trouvera multiplié par N2.

Ceci limite donc de façon importante les valeurs de N que l'on peut choisir. Pour certaines valeurs de N, le bruit devient même

prépondérant, ce qui oblige à limiter strictement la bande de varia-

tion des fréquences très en-deçà des possibilités propres de l'oscilla-

teur variable.

Ainsi, la valeur maximale atteinte par ce rang N condi-

tionne les performances du synthétiseur, et une stabilité de phase acceptable ne peut être, en définitive, obtenue qu'en chaînant une pluralité de boucles d'asservissement (par exemple une boucle à pas fin, une boucle à pas moyen et une boucle à pas gros), ce qui rend le dispositif très coûteux à réaliser; on perd ainsi, par rapport à la synthèse directe, l'avantage qui résultait de la simplicité du schéma

de base.

De la sorte, pour un niveau de performances comparables et en dépit des difficultés de réalisation mentionnées précédemment, la synthèse directe se révèle souvent en pratique plus intéressante

que la synthèse indirecte.

Cependant, dans l'un ou l'autre cas, on aboutit à des circuits complexes et délicats à réaliser, ce qui grève fortement le

coût du synthétiseur de fréquence obtenu.

L'un des buts de la présente invention est de remédier à ces différents inconvénients en proposant un synthétiseur de fréquence qui allie les avantages respectifs des dispositifs à synthèse

directe et à synthèse indirecte, tout en étant d'une structure relati-

vement simple, évitant le recours à des circuits et composants

complexes et coûteux.

Plus précisément, et comme on le verra par la suite, le synthétiseur de fréquence de l'invention, malgré sa structure de principe relativement simple, présente cumulativement les qualités suivantes: -très faible bruit de phase, - stabilité et pureté spectrale (faible niveau de raies parasites) de la fréquence obtenue, - bandes de fonctionnement très large, malgré un pas de variation très fin; dans un exemple qu'on décrira plus bas, on verra que l'on peut sans difficulté couvrir une bande 2000-2500 MHz par pas de 5 MHz de façon continue; cet exemple n'est cependant

qu'illustratif, et la technique de l'invention permettrait sans diffi-

culté majeure de couvrir une largeur de bande de l'ordre d'une octave, commutation rapide lors des changements de

fréquence: dans l'exemple que l'on décrira, ce temps de commuta-

tion est typiquement de l'ordre de 5 ls.

Ces qualités sont obtenues en partant du schéma clas-

sique de base du synthétiseur de fréquence à boucle d'asservisse-

ment de phase de l'art antérieur, décrit plus haut en référence à la

figure 1, c'est-à-dire un synthétiseur de fréquence à boucle d'asser-

vissement de phase unique, cette boucle comportant successive-

ment: un oscillateur variable délivrant en sortie un signal à une fréquence de sortie fonction d'un signal de commande appliqué en entrée; un circuit mélangeur, recevant sur sa première entrée le signal produit par cet oscillateur variable et sur sa seconde entrée une fréquence de référence de base; une chaîne de réduction de

fréquence, recevant le signal délivré en sortie de ce circuit mélan-

geur; un circuit comparateur de phase, recevant sur sa première entrée le signal délivré par cette chaîne de réduction de fréquence et

sur sa seconde entrée au moins une fréquence prédéterminée défi-

nissant le pas de variation dont on souhaite que varie ladite fréquence de sortie; et un réseau de filtrage passe-bas, recevant en

entrée le signal de sortie du circuit comparateur de phase et déli-

vrant en sortie la tension de commande de l'oscillateur variable.

Le synthétiseur de l'invention est caractérisé en ce que

-ladite chaîne de réduction de fréquence est essentielle-

ment dépourvue de circuit diviseur de fréquence programmable, -cette chaîne de réduction de fréquence comporte, en cascade entre l'oscillateur variable et le circuit comparateur de phase, une pluralité d'étages changeurs de fréquence comprenant chacun un circuit mélangeur, ce circuit mélangeur étant un circuit mélangeur hétérodyne: recevant sur sa première entrée le signal produit en sortie par l'étage changeur de fréquence précédent ou, pour le premier étage, ladite fréquence de sortie de l'oscillateur variable; recevant sur sa seconde entrée une fréquence de référence programmable ou, dans le cas du premier étage, ladite fréquence de référence de base; et délivrant en sortie, via un réseau de fitrage passe-bas, le signal appliqué à l'étage changeur de fréquence suivant ou, dans le cas du dernier étage, à la première entrée du circuit comparateur de phase, -la plage de variation des fréquences possibles en sortie des étages changeurs de fréquence va en se restreignant d'amont en aval de la chaîne de réduction de fréquence, et

la détermination de la fréquence de sortie de l'oscilla-

teur variable résulte essentiellement d'une combinaison des

commandes desdites fréquences de référence programmables.

Cette configuration permet d'éviter le recours aux divi-

seurs de fréquence programmables des synthétiseurs de fréquence

de l'art antérieur - et donc d'éliminer les inconvénients, notam-

ment le bruit de phase élevé, qui leur sont inhérents et qui devien-

nent rédhibitoires lorsque les rangs de division deviennent impor-

tants -, tout en conservant une boucle d'asservissement de phase unique, ce qui permet d'assurer une commutation rapide des fréquences.

Ainsi, selon l'invention, on réalise une pluralité de chan-

gements de fréquence intermédiaire par adjonction de mélangeurs supplémentaires, en réduisant la plage de variation des fréquences intermédiaires d'amont en aval de la chaîne de réduction de fréquence. On notera que, bien qu'il soit avantageux de supprimer

tout diviseur de fréquence programmable dans la chaîne de réduc-

tion de fréquence, il n'est pas indispensable que la chaîne de réduc-

tion de fréquence soit totalement dépourvue d'un tel circuit.

On a vu en effet que les diviseurs de fréquence introdui-

saient un bruit de phase principalement pour les rangs de multipli-

cation élevé (la puissance du bruit de phase étant multipliée par le carré N2 du rang de multiplication N), de sorte que la chaîne de

réduction de fréquence du synthétiseur de l'invention pourrait éven-

tuellement comporter un étage diviseur de fréquence programmable,

à condition que le rang maximal de division de celui-ci reste faible.

C'est pourquoi, par " essentiellement dépourvue de circuits diviseur de fréquence programmable " on entendra une chaîne de réduction de fréquence dans laquelle les changements de fréquence résultent principalement -mais non nécessairement de façon exclusive - du mélange hétérodyne opéré par les divers

étages changeurs de fréquence.

Avantageusement, la fréquence prédéterminée définis-

sant le pas de variation qui est appliquée au circuit comparateur de phase est également une fréquence programmable, de manière à disposer d'une pluralité de frréquences différentes, sélectionnables

et combinables auxdites fréquences de référence programmables.

Très avantageusement, la fréquence de référence de base et les fréquences de référence programmables ainsi que, le cas échéant, la fréquence prédéterminée définissant le pas de variation, sont obtenues au moyen de circuits générateurs de fréquence à

synthèse directe.

On peut ainsi réaliser très simplement les sauts de fréquence nécessaire à la couverture totale de la bande de fréquences de sortie, en générant un nombre très élevé de fréquences différentes sans jamais avoir de rang de multiplication élevé. L'absence de rang de multiplication élevé permet d'avoir des générateurs de fréquence à synthèse directe qui, chacun, sont de structure relativement simple puisqu'il ne produisent qu'un nombre de fréquences relativement réduit (typiquement, entre deux et cinq), avec donc une qualité de signal élevé malgré une structure de base

relativement simple.

On voit par ailleurs que, grâce à ces changements de fréquence successifs, en aucun point de la chaîne on n'aura de rang de multiplication élevé. Ceci présente un double avantage: - tout d'abord, les circuits qui produisent les différentes

fréquences de référence pourront être relativement simples et fonc-

tionner tous dans des conditions optimales, ce qui permet d'allier un faible coût des circuits à une bonne qualité du signal, et - les qualités de ces signaux seront conservées malgré les mélanges, car les différents mélangeurs des étages changeurs de fréquence fonctionneront tous avec des fréquences d'entrée et de

sortie variant sur des bandes relativement limitées, donc en produi-

sant un faible niveau de raies parasites (en effet, le niveau des produits d'intermodulation est d'autant plus élevé que les fréquences appliquées en entrée au mélangeur varient sur une large bande).

Bien qu'elle soit préférentielle, l'utilisation de généra-

teurs à synthèse directe pour les fréquences de référence program-

mable n'est pas indispensable et on pourrait aussi bien, en variante, utiliser d'autres types de générateurs, par exemple des systèmes à synthèse indirecte asservis en phase (chaque générateur de fréquence de référence étant alors réalisé selon le schéma de base de

la figure 1).

L'utilisation, pour les fréquences de référence, de généra-

teurs à synthèse directe est préférable, en ce qui concerne la rapidité de commutation et le bruit de phase. Il est de surcroît avantageux de pouvoir piloter les générateurs à partir d'une référence de fréquence unique, c'est-à-dire que les différents circuits générateurs de fréquence à synthèse directe opèrent de manière cohérente à partir d'un oscillateur fixe unique délivrant une fréquence étalon commune. On pourrait certes, en variante, utiliser plusieurs fréquences étalons distinctes (c'est-à-dire, plusieurs références à quartz), mais la boucle d'asservissement de phase ne serait plus une

boucle synchrone, ce qui introduirait des raies parasites supplémen-

taires et dégraderait les performances de la boucle, éventuellement

en ce qui concerne le temps de commutation.

Dans le cas o les générateurs de fréquence de référence sont des circuits à synthèse directe, ils peuvent avantageusement présenter les caractéristiques suivantes: - au moins certains des circuits générateurs de fréquence à synthèse directe sont des circuits multiplicateurs de fréquence; - au moins certains des circuits multiplicateurs de fréquence comprennent un générateur de peigne en série avec un filtre passe-bande programmable, un diviseur de fréquence à rang fixe étant éventuellement placé en entrée du générateur de peigne; - au moins certains des circuits générateurs de fréquence à synthèse directe sont des circuits produisant des rangs de multiplication fractionnaires; -au moins certains des circuits produisant des rangs de multiplication fractionnaires comprennent un diviseur de fréquence programmable, un multiplicateur de fréquence à rang fixe étant éventuellement placé en entrée de ce circuit; et - au moins certains des circuits produisant des rangs de multiplication fractionnaires comprennent un circuit mélangeur recevant sur sa première entrée une fréquence étalon ou multiple de celle-ci et recevant sur sa seconde entrée une fréquence délivrée par le diviseur de fréquence programmable, le signal de sortie de ce

circuit mélangeur étant appliqué à un filtre passe-bande program-

mable commandé concurremment avec le diviseur de fréquence programmable. De préférence, les circuits mélangeurs hétérodynes des étages changeurs de fréquence de la chaîne de réduction de il fréquence opèrent tous en mélange infradyne, c'est-à-dire que l'on

réduit ou " comprime " la largeur de la bande des fréquences inter-

médiaires à chaque étage, de proche en proche.

Cette caractéristique n'est cependant pas indispensable à la mise en oeuvre de l'invention, l'essentiel étant que, globalement, il y ait réduction de la largeur de bande entre l'amont et l'aval de la

chaîne de réduction de fréquence prise dans son ensemble; on pour-

rait éventuellement envisager que, au niveau de l'un des étages changeurs de fréquence, la réduction de fréquence intermédiaire ne s'accompagne pas d'une réduction corrélative de la largeur de bande de la fréquence intermédiaire produite en sortie, mais il serait cependant nécessaire de compenser cette non-réduction de la largeur de bande par une réduction supplémentaire dans un autre étage, en

amont ou en aval, pour obtenir une compression globale équivalente.

Si l'on souhaite augmenter encore la finesse du pas de variation du synthétiseur, il est possible d'utiliser pour la fréquence

de référence de base une fréquence programmable elle-même déli-

vrée par un circuit à synthèse de fréquence générant des fréquences à pas très fin s'étendant dans une bande étroite, de manière à obtenir en sortie de l'oscillateur variable des fréquences à ce même

pas très fin mais s'étendant dans une bande large.

On dispose ainsi d'un pas " fin " produit par le synthéti-

seur de fréquence de l'invention proprement dit, et d'un pas "superfin " additionnel produit par un autre synthétiseur (qui peut être lui- même d'une structure comparable à celui de l'invention), et l'on pourra combiner ces deux pas de la manière désirée pour obtenir, dans la totalité de la largeur de bande utile, toute fréquence

voulue à ce pas superfin.

Cette configuration est avantageuse du fait que, si l'on utilisait un pas unique et que l'on cherchait à le réduire, on créerait des produits d'intermodulation à des fréquences relativement basses, qu'il faudra filtrer, obligeant ainsi à réduire la bande

passante de la boucle et donc sa rapidité de commutation.

En revanche, si l'on combine un pas fin et un pas superfin comme dans la variante proposée, on pourra conserver toute les qualités propres du système initial, comme on l'expliquera

plus en détail par la suite.

Enfin, l'invention propose d'adjoindre au synthétiseur de fréquence un circuit de prépositionnement permettant d'accélérer l'acquisition de la fréquence sélectionnée et, surtout, de compenser l'effet des dérives dues à des causes externes (notamment les dérives thermiques) et dont l'amplitude est supérieure à la plage de capture

de la boucle.

Ce circuit de prépositionnement comprend: - un circuit combinatoire, très avantageusement un comparateur fréquence-phase, dont la sortie est reliée à l'entrée de commande de l'oscillateur variable, - des moyens de commutation, activés lors d'une phase préalable de prépositionnement de boucle et permettant d'une part d'appliquer sur l'une des entrées de ce circuit combinatoire le signal délivré par le dernier étage changeur de fréquence et sur l'autre

entrée du circuit combinatoire ladite fréquence prédéterminée défi-

nissant le pas de variation, et d'autre part d'inhiber l'asservissement de la boucle, et -entre le circuit combinatoire et l'entrée de commande de l'oscillateur variable, des moyens de mémorisation du niveau de signal de commande atteint en fin de phase de prépositionnement, de manière que ce niveau de signal détermine le point de départ pour la convergence de la boucle lorsque celle-ci repasse en mode

d'asservissement après désactivation des moyens de commutation.

De préférence, le circuit de prépositionnement de l'os-

cillateur commandé par tension comprend en outre des moyens convertisseurs, dont la sortie est reliée à l'entrée de commande de l'oscillateur variable, ces moyens recevant en entrée un signal de commande de fréquence correspondant à la fréquence sur laquelle on souhaite positionner l'oscillateur variable, ainsi que, entre ces moyens convertisseurs et l'entrée de commande de l'oscillateur variable, des moyens de mémorisation de ce niveau correspondant

de signal de commande, de manière que ce niveau de signal déter-

mine le point de départ du prépositionnement de la boucle à l'activa-

tion des moyens de commutation.

On va maintenant donner une description détaillée du

synthétiseur de fréquence de l'invention, en référence aux dessins annexés. La figure 1, précitée, est un schéma par blocs illustrant

de façon simplifiée un synthétiseur de fréquence à boucle d'asservis-

sement de phase de l'art antérieur.

La figure 2 est un schéma par blocs illustrant de façon simplifiée un synthétiseur de fréquence à boucle d'asservissement de

phase selon l'invention.

La figure 3 montre un exemple de réalisation du synthé-

tiseur de fréquence de la figure 2, permettant de couvrir de façon

continue la gamme 2000-2500 MHz par pas de 5 MHz.

La figure 4 montre le détail d'un générateur de fréquences de référence à synthèse directe permettant d'obtenir des

rangs de multiplication fractionnaires.

La figure 5 montre une autre réalisation possible, opti-

misée, du synthétiseur de fréquence de la figure 2, permettant également de couvrir de façon continue la gamme 2000-2500 MHz

par pas de 5 MHz.

0

Principe général du synthétiseur de l'invention Sur la figure 2, les références 1, 2, 3, 4, 6 et 8 désignent des éléments homologues des éléments de la figure 1 portant les mêmes références: l'oscillateur variable 1, qui est généralement un VCO (oscillateur commandé par une tension), délivre une fréquence de sortie FS appliquée à l'une des entrées d'un mélangeur 2, qui reçoit sur son autre entrée une fréquence de référence de base FR4 produite par élévation, au moyen d'un circuit multiplicateur à rang fixe 4, d'une fréquence étalon FQ générée par un oscillateur à quartz 3.

La sortie du mélangeur 2 alimente une chaîne de réduc- tion de fréquence, caractéristique de l'invention, que l'on décrira plus

bas, et le signal en sortie de cette chaîne de réduction de fréquence est appliqué à l'une des entrées d'un comparateur de

phase 6 qui reçoit sur son autre entrée une fréquence FR1 définis-

sant le pas de variation p dont on souhaite que varie la fréquence de sortie. La boucle d'asservissement de phase PLL est refermée en reliant la sortie du comparateur de phase 6 à l'entrée de l'oscillateur

variable 1 via un réseau correcteur passe-bas 8 (on fera pour l'in-

stant abstraction du circuit sommateur 46, dont on expliquera plus loin le rôle dans le processus de prépositionnement, ce circuit ne

jouant aucun rôle fonctionnel en phase normale d'asservissement).

La chaîne de réduction de fréquence, caractéristique de l'invention, comprend par exemple trois changements de fréquence,

ce nombre n'étant bien entendu pas limitatif.

Ces changements de fréquence sont réalisés par des

mélangeurs 20, 20' et 20" (le mélangeur amont 20" du premier chan-

gement de fréquence étant en fait confondu avec le premier mélan-

geur 2 recevant la fréquence de référence de base FR4), chacun de ces mélangeurs étant associé en sortie à un réseau de filtrage respectif 30, 30', 30" permettant d'éliminer les composantes gênantes de la fréquence image qui seraient de nature à perturber

la stabilisation de la boucle à la fréquence voulue.

On délivre ainsi en sortie de chacun des filtres 30, 30', " une fréquence intermédiaire unique, respectivement FI1, FI2 et FI3. Pour obtenir ces fréquences intermédiaires FI1, FI2 et FI3, on fait battre entre elles deux fréquences, selon le principe du mélange hétérodyne. La fréquence FI3 du premier mélangeur 20" est, ainsi, obtenue par battement entre la fréquence de sortie FS et

une fréquence de référence FR4 (généralement fixe, mais non néces-

sairement comme on l'expliquera à la fin de la description); la

fréquence FI2 résulte d'un battement entre la fréquence intermé-

diaire FIs3 délivrée par le mélangeur 20" et une fréquence de réfé-

rence FR3 variable;

La fréquence intermédiaire la plus basse FI1 est appli-

quée à l'une des entrées du comparateur de phase 6 via un circuit commutateur 40 (dont on fera également abstraction pour le moment et dont on expliquera plus loin le rôle dans la phase de prépositionnement; ce circuit ne joue aucun rôle fonctionnel en

phase d'asservissement normal de la boucle).

L'autre entrée du comparateur de phase reçoit une fréquence de référence FR1 définissant le pas de variation p souhaité. Très avantageusement, cette fréquence de référence FR1 est également une fréquence programmable entre plusieurs valeurs, de manière à disposer d'un nombre élevé de fréquences possibles en sortie. Les différentes fréquences de référence FR1, FR2 et FR3 sont produites par des générateurs 10, 10' et 10" qui sont tous des générateurs programmables contrôlés par un signal de commande de fréquence CF1, CF2 et CF3 produit par un circuit séquenceur 50 à partir d'un signal de commande unique CF délivré par l'utilisateur et correspondant à la fréquence sur laquelle on souhaite positionner

l'oscillateur variable.

Par " générateur de fréquence programmable ", on entendra un générateur dont la fréquence peut être choisie parmi un certain nombre de valeurs discrètes par l'intermédiaire d'une

commande de type logique, par exemple un mot numérique, appli-

quée au circuit.

Très avantageusement, les circuits 10, 10' et 10" qui produisent les fréquences de référence programmables sont des générateurs à synthèse directe opérant à partir de la fréquence FQ délivrée par l'étalon de fréquence 3, de manière à permettre une synthèse cohérente (c'est-à- dire synchrone) des différentes fréquences. On décrira plus bas plusieurs configurations possibles

pour ces circuits générateurs de fréquences de référence.

La boucle PLL ainsi constituée, on voit que, lorsque

l'équilibre est atteint, les fréquences FR1 et FI1 sont identiques.

L'équation d'équilibre du système s'écrit alors:

FS = FR4 _ FR3 + FR2 + FR1.

(1) On choisira de préférence, pour optimiser l'équilibre du système, des fréquences FIn telles que: FIn_ = I FIn - FRnl, c'est-à-dire que tous les mélanges de la boucle soient du type soustractif (infradyne); dans ce cas, on élimine, grâce au réseau de filtrage passe-bas 30, 30', 30" les composants gênantes de la fréquence image (fréquences somme FIn + FRn), qui sont de nature à perturber la stabilisation de la boucle sur la fréquence voulue. Cette configuration correspond, en d'autres termes, à une restriction de proche en proche, à chaque étage changeur de

fréquence, de la plage de variation des fréquences possibles.

Cependant, il n'est pas absolument indispensable, pour

la mise en oeuvre de l'invention, que la totalité des étages mélan-

geurs fonctionnent en mélange infradyne; on pourrait imaginer que,

pour un ou plusieurs des étages (mais non tous les étages), on choi-

sisse le signal somme (mélange supradyne) au lieu du signal diffé-

rence (mélange infradyne), par un réseau de filtrage différent en sortie. Il est cependant indispensable que, globalement (c'est-à-dire entre le premier mélangeur 2 et le comparateur de phase 6), on ait

une réduction de la plage de variation des fréquences.

On notera cependant que, en sortie d'un mélangeur, le

* signal " somme " est généralement plus pollué que le signal " diffé-

rence ", ce qui dégraderait d'autant les performances d'ensemble du système.

C'est pourquoi, dans la suite de la description, on raison-

nera toujours dans le cas de figure o tous les mélanges sont de type

soustractif et o la largeur de bande est donc " comprimée " progres-

sivement à chaque étage.

L'équation d'équilibre (1) ci-dessus, correspondant à l'exemple de la figure 2 o l'on a trois changements de fréquence successifs, fournit pour la fréquence de sortie FS huit solutions possibles. Il est donc essentiel de prévoir un moyen annexe pour pouvoir se caler sur la fréquence désirée parmi toutes les valeurs possibles correspondant à un jeu de fréquences de référence { FR4,

FR3, FR2, FR1} unique donné.

Ceci est réalisé, selon une caractéristique particulière-

ment avantageuse de la présente invention, par un dispositif de prépositionnement (éléments 40 à 46) qui applique à l'entrée de commande de l'oscillateur variable 1 une tension de commande telle que la composante continue délivrée par le comparateur de phase 6 soit quasiment nulle avant même que la boucle ne commence à converger. En d'autres termes, le dispositif de prépositionnement va

permettre de positionner de façon quasi-immédiate, et sans inter-

vention de la boucle d'asservissement, l'oscillateur variable sur une fréquence très proche de la fréquence voulue, et en tout cas comprise à l'intérieur de la plage de capture de l'asservissement de la boucle

PLL). On pourra ainsi, en l'espace de quelques microsecondes, posi-

tionner l'oscillateur sur une fréquence extrêmement voisine de la

fréquence finale, de sorte que la boucle pourra converger très rapide-

ment sur son point d'équilibre.

Ce circuit d'asservissement comporte un commutateur 40 (commutateur de type électronique) placé en série avec l'entrée du comparateur de phase 6 qui reçoit le signal FI1, ce commutateur étant commandé par un signal de commande SY3 délivré par le

séquenceur 50 qui assure la synchronisation générale du fonctionne-

ment de l'ensemble.

Lorsqu'il est fermé, le commutateur 40 ferme la boucle d'asservissement de phase PLL, qui fonctionne alors de la manière

classique décrite plus haut.

En revanche, lorsqu'il est ouvert, il désactive totalement cette boucle. Lorsque la boucle est ainsi désactivée, le signal FI1 en

sortie de la fréquence de référence est alors appliqué à un compara-

teur fréquence-phase 41 via un autre interrupteur 42, également de

type électronique et tel que, lorsque l'interrupteur 40 est ouvert, l'in-

terrupteur 42 soit fermé, et inversement. Le comparateur fréquence-

phase 41 reçoit sur son autre entrée la fréquence de référence FR1.

On voit ainsi que, lorsque la boucle PLL est désactivée, les deux signaux SI1 et FR, qui étaient précédemment appliqués au comparateur de phase 6 sont désormais appliqués au comparateur

fréquence-phase 41, la boucle PLL étant par ailleurs inhibée.

Le comparateur fréquence-phase, qui est un circuit bien

connu de l'homme de l'art, présente la caractéristique propre de déli-

vrer un signal qui, par son signe, indique si la différence des fréquences appliquées entre ses entrées est positive ou négative (un

simple comparateur de phase ne le fait pas, car il génère un batte-

ment qui est le même quel que soit le signe de la différence des fréquences). Ensuite, lorsque son point de fonctionnement est voisin de l'équilibre (c'est-à-dire lorsque l'on oscille entre un signal positif et un signal négatif en sortie), il réalise un asservissement de phase en générant en sortie une impulsion dont la largeur dépend de

l'écart de phase entre les deux fréquences en entrée.

En contrepartie de sa large plage d'acquisition en

fréquence, le comparateur fréquence-phase présente cependant l'in-

convénient d'un bruit de phase très supérieur à celui des compara-

teurs de phase classiques. Cet inconvénient ne permettrait pas d'at-

teindre la très grande stabilité de phase que l'on recherche pour le synthétiseur de fréquence de l'invention si un tel comparateur fréquencephase était purement et simplement utilisé à la place du

comparateur de phase 6.

Dans la configuration de la figure 2, le signal de sortie (positif ou négatif) du comparateur fréquence-phase est appliqué à

l'entrée de commande de l'oscillateur variable i via un échantillon-

neur-bloqueur 43 et un sommateur 46. Le sommateur reçoit sur une autre de ses entrées, via un autre échantillonneur-bloqueur 44 commandé conjointement au premier (signaux de synchronisation

SY1 et SY2), une tension produite par un convertisseur numé-

rique/analogique 45 à partir d'une commande de fréquence CF5, l'en-

semble étant conçu de telle sorte que la tension délivrée par le convertisseur numérique/analogique 45 corresponde à la fréquence centrale sur laquelle on souhaite positionner l'oscillateur variable 1. A cette fréquence centrale viendra s'ajouter (en plus ou en moins) le signal de sortie du comparateur fréquence-phase, ce qui permettra

un positionnement extrêmement rapide sur la fréquence voulue.

Plus précisément, lors de l'étape de prépositionnement correspondant à ce verrouillage rapide sur la fréquence désirée, le commutateur 42 aiguille les signaux FI1 et FR1 sur le comparateur fréquence-phase 41, les échantillonneurs-bloqueurs 43 et 44 étant en mode " échantillonnage " et le commutateur 40 étant ouvert, ce qui

inhibe la boucle d'asservissement de phase PLL proprement dite.

Lors d'une deuxième étape, et après mémorisation de la tension élaborée par le dispositif d'aide à l'acquisition, cette boucle PLL prend le relais afin d'assurer la stabilisation en phase du

synthétiseur. Le commutateur 42 est alors ouvert, les échantillon-

neurs-bloqueurs 43 et 44 sont en mode " blocage " et le commutateur 40 est fermé, ce qui met en service la boucle PLL: le signal en sortie du comparateur de phase 6 vient ainsi s'ajouter, en plus ou en moins et en fonction de l'écart de phase, à la tension de prépositionnement mémorisée par les échantillonneurs-bloqueurs 43 et 44, ce qui

assure l'asservissement fin en phase.

L'ensemble de ces opérations s'effectue sous le contrôle du séquenceur 50, qui délivre de manière coordonnée les différents signaux de synchronisation SYi et les mots numériques de

commande de fréquence CFi.

Il convient de remarquer que, lors de cette seconde étape, la tension de correction d'erreur que génère la boucle est très proche de zéro, grâce à la qualité du prépositionnement effectué à la première étape. L'acquisition en phase est par conséquent très brève, de l'ordre de dix à vingt fois l'inverse de la pulsation propre

correspondant à la fréquence de coupure de la boucle.

On voit ainsi que l'on a réalisé un synthétiseur de fréquence extrêmement performant sur tous les plans (paramètres

mentionnés au tout début de la présente description), tout en utili-

sant: - une boucle d'asservissement de phase unique, - des générateurs de fréquences de référence 10, 10', 10"

de caractéristiques relativement modestes (un niveau de raies para-

sites inférieur de 20 dB au niveau de la porteuse restant sans inci-

dence notable sur les performances d'ensemble du synthétiseur de fréquence), -un nombre réduit de fréquences pour chacun de ces générateurs de fréquences de référence (deux à cinq fréquences différentes), ce qui permet d'avoir des circuits à la fois simples et performants.

Un perfectionnement de l'invention, si l'on souhaite béné-

ficier d'un pas " superfin ", consiste à prévoir, au lieu d'une fréquence de référence de base FR4 fixe, une fréquence variant suivant un pas très fin dans une bande étroite autour de cette

fréquence FR4.

Par la combinaison des deux pas (pas p normal et pas superfin), on pourra obtenir sur une très large bande une variation

de fréquence à ce pas superfin.

On notera que, dans ce perfectionnement, le reste des circuits n'est en aucune façon modifié, puisque la variation de fréquence AF de la fréquence de référence de base FR4 se retrouvera identiquement sur la fréquence de sortie FS: on n'aura donc en sortie du mélangeur 20" - et donc dans tout le reste de la chaîne de réduction de fréquence - aucune variation de fréquence induite par AF. Les fréquence intermédiaires FI3, FI2 et FI1 n'étant donc

en aucune façon modifiées, on ne génère de ce fait aucune raie para-

site dans la boucle. Les seules raies parasites supplémentaires seront générées au niveau du premier mélangeur 20", mais les produits d'intermodulation crées à ce niveau seront de rang élevé, ce

qui permet de garantir un bas niveau de raies parasites.

Exemple de réalisation

On a donné sur la figure 3 un exemple concret de réalisa-

tion d'un synthétiseur de fréquence couvrant la bande 2000- 2500 MHz au pas de 5 MHz, avec un temps de commutation en fréquence typique (y compris l'acquisition en phase) de l'ordre de s. On retrouve sur cette figure les mêmes éléments de base

que ceux de la figure 2, qui portent les mêmes références numéri-

ques.

Les valeurs numériques portées à proximité des diffé-

rentes liaisons entre circuits correspondent à des valeurs de

fréquences, exprimées en mégahertz. Lorsque ces valeurs sont sépa-

rées par une barre de fraction, ceci indique les valeurs discrètes de

fréquence que l'on peut obtenir, et les valeurs entre crochets indi-

quent les plages de fréquences couvertes.

Sur cette figure, on a détaillé les différents générateurs de fréquences de référence 10, 10', 10", qui sont formés chacun d'un générateur de peigne 12, 12', 12" suivi d'un filtre passe-bande programmable 13, 13', 13" commandé par un mot numérique de commande de fréquence CF1, CF2, CF3 de manière à ne conserver, parmi les fréquences produites par le générateur de peigne, qu'une seule fréquence correspondant à un rang d'harmonique déterminé

(les valeurs numériques au dessus des circuits 13, 13' et 13" indi-

quent les différents rangs d'harmoniques que l'on peut ainsi sélec-

tionner).

On peut remarquer que, en tout état de cause, la varia-

tion entre fréquences extrêmes est toujours extrêmement modérée (au plus, du simple au double, dans l'exemple illustré), ce qui permet

d'employer des filtres programmables à la fois simples et perfor-

mants.

Chaque générateur 10, 10' et 10" est très avantageuse-

ment réalisé de la manière décrite dans le brevet français 88-08528 intitulé Multiplicateur de fréquence à rang de multiplication programmable, et auquel on pourra se référer pour de plus amples détails. Ce multiplicateur peut être éventuellement précédé d'un

diviseur de fréquence à rang fixe 11, 11'.

La fréquence de référence de base FR4 est, quant à elle, produite par deux multiplicateurs de fréquence 4 à rang fixe, montés

en cascade.

Avec les différentes valeurs numériques indiquées sur la figure 3 (que l'on considèrera comme faisant partie de la présente

description), on voit que le générateur 10 génère les fréquences FR1

à pas fin dans la bande 20-40 MHz par le générateur de peigne 12 recevant le pas de 5 MHz obtenu par division par dix de la fréquence étalon à quartz FQ de 50 MHz. La commande CF1 appliquée au

fitre programmable 13 permet de sélectionner le rang de l'harmo-

nique désiré (4, 5, 6, 7 ou 8).

De la même façon, le générateur 10' génère les fréquences de référence FR2 à pas moyen dans la bande 100-175 MHz, grâce à un générateur de peigne 12' recevant le pas de 25 MIHz obtenu par division par deux de la fréquence étalon FQ. La

commande CF2 permet de sélectionner l'harmonique 4, 5, 6, ou 7.

Enfin, le générateur 10" produit les fréquences FR3 à pas gros dans la bande 250-400 MHz, grâce au générateur de peigne 12" recevant directement le signal à 50 MHz égal à la fréquence étalon

FQ. La commande CF3 permet de sélectionner l'harmonique 5 ou 8.

Le choix des fréquences de référence FR1, FR2 et FR3 est opéré en vue de pouvoir exploiter les combinaisons offertes par l'équation d'équilibre précitée, appliquée à cet exemple:

FS = FR4 + FR3 + FR2 + FR1

(1)

On a indiqué plus haut que les mélanges effectués en 20, ' et 20" et 6 sont de préférence des mélanges soustractifs, selon l'expression: FIn-1= I FIn - FRnE, En ce qui concerne les mélanges effectués en 20 et 20', la structure proposée donne pour la différence FIn - FRn un signe soit positif soit négatif. C'est pourquoi on prévoit que le commutateur 42 puisse permuter les entrées du comparateur fréquence-phase 41 lorsque le

signe de FI3 - FR3 - FR2 est négatif, de façon à assurer la conver-

gence de la boucle de prépositionnement.

Cette permutation est opérée par un ordre approprié CF4 élaboré par le séquenceur 50 en fonction des valeurs respectives des

autres commandes de fréquence CF1, CF2 et CF3.

Pour obtenir une couverture continue des sous-bandes des fréquences FI1, FI2 et FI3, le choix des fréquences FR2 et FR3 doit vérifier, pour N e {1,2}, les relations suivantes: pas (FRN+1) < FNmaxi - FINrini + pas (FR1) (2) FRN+lmaxj i-FRN+lmmi > (2.FINini) + pas (FR1) (3) Il est d'autre part avantageux de choisir: FRN+lmini > FINmai On notera subsidiairement que, dans ces conditions, il est préférable d'appliquer la fréquence de référence sur la borne " oscillateur local " des mélangeurs, dans la mesure o la fuite du signal d'oscillateur local pourra être améliorée par fitrage (les mélangeurs sont en effet des circuits qui possèdent deux bornes

d'entrée " oscillateur local " et " radiofréquence ", non symétriques).

La manière dont on peut obtenir une couverture complète de la bande 20002500 MHz est expliquée par le TABLEAU I ci-dessous, qui donne les valeurs des différentes fréquences de référence et fréquences intermédiaires des mélanges

successifs.

TABLEAU 1

FS FI3 FR3 FI2 FR2 FI, = FR

2000 50 250 200 175 25

2005 55 " 195 " 20

2010 60 " 190 150 40

2015 65 " 185 " 35

2020 70 " 180 " 30

2025 75 " 175 " 25

2030 80 " 170 " 20

2035 85 " 165 125 40

2040 90 " 160 " 35

2045 95 " 155 " 30

2050 100 " 150 " 25

2055 105 " 145 " 20

2060 110 " 140 100 40

2065 115 " 135 " 35

2070 120 " 130 " 30

2075 125 " 125 " 25

2080 130 " 120 " 20

2085 135 " 115 150 35

2090 140 " 110 " 40

2095 145 " 105 125 20

2100 150 " 100 " 25

2105 155 " 95 " 30

2110 160 " 90 " 35

2115 165 " 85 " 40

2120 170 " 80 100 20

2125 175 " 75 " 25

2130 180 " 70 " 30

3135 185 " 65 " 35

2140 190 " 60 " 40

2145 195 400 205 175 30

2150 200 " 200 " 25

etc. etc. etc. etc. etc. etc. On voit ainsi que l'on pourra couvrir sans discontinuité la totalité de la bande voulue par une sélection appropriée des mots de

commande CFi.

On peut d'ailleurs noter, comme on peut le voir à partir de l'équation d'équilibre (1), que la gamme des fréquences FS qui peut être réellement couverte s'étend (toujours sans discontinuité)

de 1985 MH-z à 2565 MHz.

Utilisation de rangs de multiplications fractionnaires pour la production des fréquences de référence Dans l'exemple de la figure 3, les générateurs de fréquences de référence étaient réalisés avec la structure la plus simple permettant la synthèse directe, c'est-à- dire par génération

d'harmoniques d'une fréquence de référence.

Cependant, compte tenu de la dégradation du bruit engendrée par le processus de multiplication de fréquence, il peut s'avérer plus intéressant d'utiliser une fréquence étalon FQ plus

élevée, par exemple FQ = 150 MHz au lieu de FQ = 50 MHz.

En revanche, si l'on choisit une telle fréquence plus élevée, les rangs de multiplication à réaliser devront être fractionnaires. Un circuit tel que celui illustré figure 4 permet de

réaliser avantageusement les rangs fractionnaires ainsi nécessaires.

Le générateur de fréquence de référence 10 comporte ainsi (dans sa configuration la plus complexe) un multiplicateur de fréquence 14 à rang fixe ml recevant en entrée la fréquence étalon

FQ et délivrant en sortie une fréquence ml.FQ.

Cette fréquence ml.FQ est appliquée d'une part à un second multiplicateur de fréquence 15 à rang fixe m2, qui délivre donc une fréquence ml.m2.FQ, et d'autre part à un diviseur de fréquence programmable 16, dont le rang de division M est choisit par le mot de commande numérique CFi, de manière à délivrer un

signal à la fréquence ml.FQ/N.

Les signaux 15 et 16 sont appliqués aux deux entrées

d'un mélangeur 17 qui délivre donc en sortie, via le filtre passe-

bande programmable 13 commandé par le même mot de fréquence CFi, une fréquence de référence FRi donnée par: FRi = FQ. ml. [m2 + 1/N]. Le schéma de ce générateur de fréquence de référence à rang fractionnaire 10 de la figure 4 correspond cependant à une configuration maximale, la plus complexe, et il est possible d'en simplifier la structure en supprimant certains de ses éléments,

notamment l'un ou l'autre des multiplicateurs 14 ou 15.

Exemple de réalisation d'un synthétiseur de fréquence optimisé

On va décrire sur la figure 5 un circuit permettant d'at-

teindre les mêmes performances que le circuit de la figure 3 (c'est-à-

dire une couverture complète de la bande 2000-2500 MHz par pas de MHz), mais avec un choix des fréquences de référence et des fréquences intermédiaires qui permet de simplifier grandement la

structure de certains des générateurs de fréquence de référence.

Le générateur de fréquence de référence 10 générant la fréquence FR1 est semblable à celui de la figure 3, sauf que le diviseur 11 est un diviseur par trente au lieu d'être un diviseur par dix, car on utilise comme fréquence étalon une fréquence FQ de

150 MHz au lieu de 50 MHz.

En revanche, les générateurs de fréquence de référence ' et 10" ont été simplifiés: un multiplicateur par deux 14, commun, attaque d'une part un diviseur 16 à deux rangs programmables seulement (2 et 3), pour donner une fréquence de

référence à pas moyen FR de 100 MHz ou de 150 MHz.

Le multiplicateur 14 attaque d'autre part un circuit 10" permettant de générer des rangs de multiplication fractionnaires, et réalisé sur le principe du circuit de la figure 4 mais de manière simplifiée par suppression du second multiplicateur 15. Le diviseur de fréquence programmable correspondant 16 permet de sélectionner trois rangs de division seulement (3, 4 et 6), ce qui donne une fréquence de référence à pas gros FR3 ne présentant que

quatre valeurs: 225, 250, 375, et 400 MHz.

Comme on peut le voir à l'examen de la figure, la fréquence intermédiaire FI2 présente deux discontinuités de bande, qui sont en fait liées à la modification du pas moyen correspondant à

la fréquence de référence FR2, qui est augmentée de 25 à 50 MHz.

En contrepartie, le générateur de fréquence de référence 10" produit deux doublets de fréquence FR3 espacés du pas gros de 150 MHz, le pas interne de chaque doublet étant de 25 MHz (225/250 MHz d'une

part et 375/400 MHz d'autre part).

Ces discontinuités n'empêchent cependant pas une couverture complète de la bande 2000-2500 MHz, comme on peut le démontrer aisément de la même manière que dans l'exemple de

réalisation de la figure 3.

En effet, pour toute fréquence au pas de 5 MHz comprise dans cette bande, il existera toujours une combinaison FR1, FR2, FR3

permettant d'obtenir la fréquence FS voulue.

Enfin, on notera que, outre la simplification des circuits, le synthétiseur de fréquence réalisé conformément à la figure 5 présente des performances supérieures à celui de la figure 4 en ce qui concerne le bruit de phase (qui est dans certaines applications un paramètre extrêmement important), en raison de la réduction du rang de multiplication utilisé pour générer les fréquences FR2 et,

surtout, les fréquences FR3.

Claims (15)

REVENDICATIONS

1. Un synthétiseur de fréquence à boucle d'asservisse-

ment de phase (PLL) unique, cette boucle comportant successive-

ment: - un oscillateur variable (1) délivrant en sortie un signal à une fréquence de sortie (FS) fonction d'un signal de commande appliqué en entrée, -un circuit mélangeur (2), recevant sur sa première entrée le signal produit par cet oscillateur variable et sur sa seconde entrée une fréquence de référence de base (FR4), - une chaîne de réduction de fréquence, recevant le signal délivré en sortie de ce circuit mélangeur, -un circuit comparateur de phase (6), recevant sur sa première entrée le signal délivré par cette chaîne de réduction de

fréquence et sur sa seconde entrée au moins une fréquence prédéter-

minée définissant le pas de variation (p) dont on souhaite que varie ladite fréquence de sortie, et - un réseau de filtrage passe-bas (8), recevant en entrée le signal de sortie du circuit comparateur de phase (6) et délivrant en sortie la tension de commande de l'oscillateur variable, synthétiseur caractérisé en ce que:

-ladite chaîne de réduction de fréquence est essentielle-

ment dépourvue de circuit diviseur de fréquence programmable, - cette chaîne de réduction de fréquence comporte, en cascade entre l'oscillateur variable et le circuit comparateur de phase, une pluralité d'étages changeurs de fréquence comprenant chacun un circuit mélangeur (20, 20', 20"), ce circuit mélangeur étant un circuit mélangeur hétérodyne: * recevant sur sa première entrée le signal (FI2, FI3) produit en sortie par l'étage changeur de fréquence précédent ou, pour le premier étage, ladite fréquence de sortie (FS) de l'oscillateur variable (1),

* recevant sur sa seconde entrée une fréquence de réfé-

rence (FR2, FR3) programmable ou, dans le cas du premier étage, ladite fréquence de référence de base (FR4), et délivrant en sortie, via un réseau de fitrage passe-bas (30, 30', 30"), le signal appliqué à l'étage changeur de fréquence suivant ou, dans le cas du dernier étage, à la première entrée du circuit comparateur de phase (6), - la plage de variation des fréquences possibles en sortie des étages changeurs de fréquence va en se restreignant d'amont en aval de la chaîne de réduction de fréquence, et

- la détermination de la fréquence de sortie de l'oscilla-

teur variable résulte essentiellement d'une combinaison des

commandes desdites fréquences de référence programmables.

2. Le synthétiseur de fréquence de la revendication 1,

caractérisé en ce que ladite fréquence prédéterminée (FR1) définis-

sant le pas de variation (p) qui est appliquée au circuit comparateur de phase est également une fréquence programmable, de manière à disposer d'une pluralité de fréquences différentes, sélectionnables et

combinables auxdites fréquences de référence programmables.

3. Le synthétiseur de fréquence de l'une des revendica-

tions 1 ou 2, caractérisé en ce que ladite fréquence de référence de base (FR4) et lesdites fréquences de référence programmables (FR2, FR3) ainsi que, le cas échéant, ladite fréquence prédéterminée (FR1) définissant le pas de variation (p) sont obtenues au moyen de

circuits générateurs de fréquence à synthèse directe (4, 10', 10", 10).

4. Le synthétiseur de fréquence de la revendication 3, caractérisé en ce que les différents circuits générateurs de fréquence à synthèse directe opèrent de manière cohérente à partir d'un oscillateur fixe (3) unique délivrant une fréquence étalon (FQ) commune.

5. Le synthétiseur de fréquence de la revendication 3, caractérisé en ce qu'au moins certains des circuits générateurs de

fréquence à synthèse directe (4, 10', 10", 10) sont des circuits multi-

plicateurs de fréquence.

6. Le synthétiseur de fréquence de la revendication 5, caractérisé en ce qu'au moins certains des circuits multiplicateurs de fréquence (10, 10', 10") comprennent un générateur de peigne (12, 12', 12") en série avec un filtre passe-bande programmable (13, 13',

13"), un diviseur de fréquence à rang fixe (11, 11') étant éventuelle-

ment placé en entrée du générateur de peigne.

7. Le synthétiseur de fréquence de la revendication 3, caractérisé en ce qu'au moins certains des circuits générateurs de

fréquence à synthèse directe (4, 10', 10", 10) sont des circuits produi-

sant des rangs de multiplication fractionnaires.

8. Le synthétiseur de fréquence de la revendication 7, caractérisé en ce qu'au moins certains des circuits produisant des rangs de multiplication fractionnaires comprennent un diviseur de fréquence programmable (16), un multiplicateur de fréquence à rang

fixe (14) étant éventuellement placé en entrée de ce circuit.

9. Le synthétiseur de fréquence de la revendication 8, caractérisé en ce qu'au moins certains des circuits produisant des rangs de multiplication fractionnaires comprennent un circuit mélangeur (17) recevant sur sa première entrée une fréquence étalon (FQ) ou multiple de celle-ci et recevant sur sa seconde entrée une fréquence délivrée par le diviseur de fréquence programmable (16), le signal de sortie de ce circuit mélangeur étant appliqué à un fitre passe-bande programmable (13) commandé concurremment

avec le diviseur de fréquence programmable (16).

10. Le synthétiseur de fréquence de la revendication 1, caractérisé en ce que les circuits mélangeurs hétérodynes des étages

changeurs de fréquence de la chaîne de réduction de fréquence opè-

rent tous en mélange infradyne.

11. Le synthétiseur de fréquence de la revendication 1, caractérisé en ce que la chaîne de réduction de fréquence réalise

trois changements de fréquence successifs.

12. Le synthétiseur de fréquence de la revendication 1, caractérisé en ce que la fréquence de référence de base (FR4) est une fréquence programmable elle-même délivrée par un circuit à

synthèse de fréquence générant des fréquences à pas très fin s'éten-

dant dans une bande étroite, de manière à obtenir en sortie de l'os-

cillateur variable (1) des fréquences à ce même pas très fin mais

s'étendant dans une bande large.

13. Le synthétiseur de fréquence de la revendication 1, caractérisé en ce qu'il comporte un circuit de prépositionnement de l'oscillateur variable, ce circuit comprenant: - un circuit combinatoire (41), dont la sortie est reliée à l'entrée de commande de l'oscillateur variable (1), - des moyens de commutation (40, 42), activés lors d'une phase préalable de prépositionnement de boucle et permettant d'une part d'appliquer sur l'une des entrées de ce circuit combinatoire le signal (FI,) délivré par le dernier étage changeur de fréquence et sur

l'autre entrée du circuit combinatoire ladite fréquence prédéter-

minée (FR1) définissant le pas de variation (p), et d'autre part d'in-

hiber l'asservissement de la boucle, et - entre le circuit combinatoire (41) et l'entrée de

commande de l'oscillateur variable (1), des moyens (43) de mémori-

sation du niveau de signal de commande atteint en fin de phase de prépositionnement, de manière que ce niveau de signal détermine le point de départ pour la convergence de la boucle lorsque celle-ci repasse en mode d'asservissement après désactivation des moyens

de commutation.

14. Le synthétiseur de fréquence de la revendication 13,

caractérisé en ce que le circuit combinatoire (41) du circuit de prépo-

sitionnement est un comparateur fréquence-phase.

15. Le synthétiseur de fréquence de la revendication 13, caractérisé en ce que le circuit de prépositionnement de l'oscillateur commandé par tension comprend en outre: - des moyens convertisseurs (45), dont la sortie est reliée à l'entrée de commande de l'oscillateur variable (1), ces moyens recevant en entrée un signal de commande de fréquence correspondant à la fréquence sur laquelle on souhaite positionner l'oscillateur variable (1), et - entre ces moyens convertisseurs (45) et l'entrée de

commande de l'oscillateur variable (1), des moyens (43) de mémori-

sation de ce niveau correspondant de signal de commande, de manière que ce niveau de signal détermine le point de départ du

prépositionnement de la boucle à l'activation des moyens de commu-

tation.