FR2689316A1 - Pont diviseur auto-protégé. - Google Patents
Pont diviseur auto-protégé. Download PDFInfo
- Publication number
- FR2689316A1 FR2689316A1 FR9203972A FR9203972A FR2689316A1 FR 2689316 A1 FR2689316 A1 FR 2689316A1 FR 9203972 A FR9203972 A FR 9203972A FR 9203972 A FR9203972 A FR 9203972A FR 2689316 A1 FR2689316 A1 FR 2689316A1
- Authority
- FR
- France
- Prior art keywords
- contact
- type
- voltage
- integrated circuit
- conductivity
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000000758 substrate Substances 0.000 claims abstract description 14
- 230000010287 polarization Effects 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 239000003990 capacitor Substances 0.000 description 2
- 238000002955 isolation Methods 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 150000001768 cations Chemical class 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
- H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Semiconductor Integrated Circuits (AREA)
- Emergency Protection Circuit Devices (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
La présente invention concerne un pont diviseur autoprotégé réalisé dans un circuit intégré comprenant, dans un substrat (12) d'un premier type de conductivité à faible niveau de dopage, un caisson (11) du deuxième type de conductivité à faible niveau de dopage comprenant une région diffusée (10) du premier type de conductivité formant une résistance et munie de premier et second contacts extrêmes (A, B) et d'un contact intermédiaire (C). Le premier contact (A) est relié à un plot recevant normalement une tension extérieure (VH ) supérieure à la tension d'alimentation (VDD) du circuit intégré. Le deuxième contact (B) est relié au potentiel de référence (VSS) du circuit intégré ainsi que le substrat. Le caisson comprend un troisième contact (D) voisin du premier contact et relié à ce premier contact, et un quatrième contact (E) voisin du deuxième contact et relié à ce deuxième contact.
Description
PONT DIVISEUR AUTO-PROTEÉG
La présente invention concerne le domaine de la protection contre des surtensions des circuits intégrés et plus
particulièrement la protection d'un pont diviseur faisant partie d'un circuit intégré et recevant sur l'une de ses bornes une 5 tension haute plus élevée que la tension d'alimentation de ce circuit intégré.
Pour mieux faire comprendre le problème que vise à résoudre la présente invention, la figure 1 représente un exem-
ple de circuit intégré associé à un élévateur de tension.10 Dans la figure 1, la référence 1 désigne un circuit intégré alimenté entre des bornes d'alimentation VDD et VSS, par exemple respectivement + 3 V et la masse Un circuit élévateur de tension 2 est également alimenté entre les tensions VDD et VSS. Le circuit 2 comprend par exemple, de façon classique, une bobi-15 ne 3 en série avec une diode 4 et un condensateur 5 Le point de jonction de la bobine 3 et de la diode 4 est également relié à la masse par l'intermédiaire d'un interrupteur 6 commandé par impulsions Ainsi, de façon connue, on obtient aux bornes du condensateur 5 une tension VH qui peut atteindre des valeurs20 supérieures à celles de la tension VDD, par exemple 25 V. Pour réguler à une valeur constante la tension VH, il convient de moduler convenablement l'interrupteur 6 Pour
cela, la tension VH est mesurée, sa valeur est comparée à une valeur de référence et le résultat de cette comparaison déter- 5 mine l'actionnement de l'interrupteur 6 Cette fonction de régu- lation est réalisée par une partie du circuit intégré 1.
Dans ce circuit intégré, on peut disposer d'une ten-
sion de référence Vo qui est inévitablement comprise entre VSS et VDD, par exemple 1,2 volt Pour effectuer une comparaison entre VH et Vo, il faut diviser la valeur VH de façon connue par un pont résistif pour obtenir une valeur Vi, nominalement égale à Vo Ces valeurs Vo et Vi sont comparées dans un compara- teur 7 qui commande l'une des entrées d'une porte NON ET 8 dont
l'autre entrée reçoit par exemple un signal en créneau et dont15 la sortie détermine l'actionnement de l'interrupteur 6.
Un problème réside dans la réalisation du pont divi-
seur constitué des résistances RI et R 2 Si ce pont diviseur est
externe au circuit intégré, cela ne pose pas de problème parti-
culier Toutefois, on souhaite généralement intéger le plus
grand nombre possible de composants Ainsi, comme cela est représenté, on vise à réaliser les composants Ri et R 2 à l'inté-
rieur du circuit intégré et donc la tension VH est amenée sur un plot Pl du circuit intégré Il se pose alors un problème pour protéger ce plot contre d'éventuelles surtensions provenant du25 circuit élévateur de tension, par exemple des décharges électro-
statiques Ce problème se pose de façon tout à fait spécifique dans ce cas particulier puisque, habituellement, dans un circuit intégré les circuits de protection de plots permettent d'écrêter des surtensions de valeur supérieure à la tension d'alimentation
haute VDD alors que, dans le cas particulier considéré, il faut laisser entrer des tensions VH nettement plus élevées que VDD.
On a développé dans l'art antérieur des circuits de protection qui peuvent être associés à des plots recevant des tensions hautes, par exemple du type transistors MOS à isolant de grille épais Toutefois, la réalisation de tels composants non-usuels est toujours délicate. Par ailleurs, dans le cadre des circuits intégrés, par exemple des circuits intégrés en technologie CMOS, des résis- tanoes peuvent être fabriquées sous forme de bandes polycristal- lines déposées sur la surface supérieure du substrat et isolées de celui-ci par des couches d'oxyde On notera que dans le cas particulier o ces résistances doivent recevoir sur l'une de10 leurs bornes une tension élevée, elles ne peuvent être réalisées sur des couches d'oxyde mince qui claqueraient sous de telles tensions De plus, même avec des couches d'oxyde épais, les tensions appliquées sur ces résistances risqueraient de créer des effets capacitifs avec des régions formées dans le substrat et de limiter la fréquence de fonctionnement du système Un autre inconvénient de ces résistances en silicium polycristallin est qu'elles présentent une faible résistance par carré et donc qu'elles ne se prêtent pas à la réalisation de résistances de valeur élevées En tout cas, il est nécessaire avec de telles
résistances d'associer au plot d'accès un circuit de protection contre des surtensions.
Une autre façon classique de réaliser des résistances dans un circuit intégré consiste à utiliser des bandes diffusées
formées dans le substrat.
Un exemple d'une telle résistance est représenté très schématiquement dans la vue en coupe partielle de la figure 2 A et dans la vue de dessus de la figure 2 B La résistance est réalisée entre des contacts A et B d'une bande diffusée 10 de type P formée dans un caisson 11 de type N faiblement dopé, lui-même réalisé dans un substrat 12 de type P faiblement dopé. Un contact intermédiaire C sur la bande 10 entre les contacts A et B permettent de disposer d'une prise intermédiaire Classi- quement, le caisson 11 est polarisé au potentiel d'alimentation haute VDD par un contact ménagé sur une région fortement dopée 13, disposée à la périphérie du caisson ou au moins au voisinage du contact sur la bande à potentiel élevé Le substrat 12 est polarisé au potentiel d'alimentation basse VSS Les contacts sur 5 les régions faiblement dopées sont assurés par l'intermédiaire de zones de même type de conductivité à plus fort niveau de
dopage Dans oette configuration classique, la résistance est isolée par la jonction entre les régions 10 et 11 mais èt isolement n'est possible que si la tension VH reste inférieure10 à la tension VDD plus une chute de tension de diode en direct. Dés que VH devient supérieur à VDD, la jonction 10/11 se pola-
rise en direct et il n'y a plus d'isolement Cette réalisation classique ne convient donc pas à la formation de résistanoes Ri et R 2 pour l'application illustrée en figure 1.15 C'est pourquoi, quand on a voulu réaliser des résis- tanoes intégrées, on a eu recours classiquement à l'utilisation de résistanoes en silicium polycristallin avec les inconvénients que cela présente, comme èla a été évoqué ci- dessus. La présente invention vise à réaliser, dans un circuit intégré, un pont diviseur sous forme de résistances diffusées, ce pont diviseur pouvant avoir l'une de ses bornes reliées à une tension plus élevée que la tension d'alimentation et étant auto- protégé contre des surtensions susceptibles de se produire sur ses bornes.25 Pour atteindre oes objets, la présente invention prévoit un pont diviseur auto-protégé réalisé dans un circuit intégré comprenant, dans un substrat d'un premier type de conductivité à faible niveau de dopage, un caisson du deuxième type de conductivité à faible niveau de dopage comprenant une30 région diffusée du premier type de conductivité formant une résistance et munie de premier et second contacts extrêmes et d'un contact intermédiaire, le premier contact étant relié à un plot recevant normalement une tension extérieure supérieure à la tension d'alimentation du circuit intégré, le deuxième contact
étant relié au potentiel de référenoe du circuit intégré ainsi que le substrat Selon l'invention, le caisson comprend un troi-
sième contact voisin du premier contact et relié à ce premier 5 contact, et un quatrième contact voisin du deuxième contact et relié à ce deuxième contact.
Selon un mode de réalisation de la présente invention, le contact intermédiaire est relié à la tension d'alimentation du circuit par l'intermédiaire d'un dispositif de protection contre une surtension supérieure à la tension d'alimentation, par exemple une diode, conductrioe si la tension sur le contact intermédiaire dépasse la tension d'alimentation. Selon un mode de réalisation de la présente invention,
ladite région diffusée est en forme de bande allongée.
Selon un mode de réalisation de la présente invention, le premier type de conductivité est le type P et le deuxième type de conductivité est le type N. Ces objets, caractéristiques et avantages ainsi que d'autres de la présente invention seront exposés en détail dans
la description suivante de modes de réalisation particuliers
faite en relation avec les figures jointes parmi lesquelles: la figure 1 représente un schéma de circuit destiné à illustrer le problème posé par la présente invention; les figures 2 A et 2 B représentent respectivement une vue en coupe partielle et une vue de dessus de circuit intégré illustrant une résistanoe diffusée classique et son mode de polarisation; les figures 3 A et 3 B représentent respectivement une vue en coupe et une vue de dessus d'une résistance diffusée selon la présente invention et son mode de polarisation; et la figure 4 représente un schéma équivalent du pont diviseur diffusé selon la présente invention et de son mode
connexion préférentiel.
La figure 3 A représente une vue en coupe schématique d'un pont diviseur auto-protégé selon la présente invention.
Cette vue en coupe ressemble fortement à la vue en coupe de la figure 3 A, mais le composant selon l'invention diffère de celui 5 de la figure 2 par son mode de connexion et en particulier par le mode de polarisation du caisson 11.
On retrouve en figure 3 A la région diffusée 10 de type P, le caisson 11 de type N-, et le substrat 12 de type P- La région diffusée 10 est sensiblement en forme de bande et com-10 prend des contacts extrêmes A et B et un contact intermédiaire C La région diffusée 11 comprend des contacts extrêmes D et E respectivement voisins des contacts extrêmes A et B de la région diffusée 10 Le substrat comprend une zone de contact F de pola- risation au potentiel VSS.15 Selon l'invention, le contact D, voisin du contact A, est connecté à ce contact A et le contact E, voisin du contact
B, est connecté à ce contact B On retrouve donc une résistance Rh entre les contacts A et C, une résistance R 2 entre les contacts C et B et une résistance R entre les contacts D et E,20 en parallèle sur l'ensemble des résistances Rh et R 2.
On notera une différence fondamentale de fonction- nement entre la structure selon l'invention et l'état de la technique décrit en relation avec la figure 2. Dans le cas de la figure 2, la jonction qui assure l'isolement de la résistance est la jonction entre les régions et 11, la région 11 de type N étant normalement polarisée plus haut que la région 10 de type P de sorte que la jonction PN est normalement bloquée sauf si accidentellement la tension VH devient supérieure à VDD auquel cas cette jonction devient
passante dans le sens direct.
Selon l'invention, les régions 10 et 11 sont sensible- ment au même potentiel qui va en décroissant de la valeur VH du côté gauche de la figure vers la valeur VSS du côté droit de
la figure L'isolement de la résistance est assuré par la jonc-
tion entre le caisson 11 et le substrat 12, cette jonction étant normalement bloquante puisque la région 11 de type N est à un potentiel positif et la région 12 de type P au potentiel de la masse La protection est réalisée par mise en avalanche de cette jonction NP quand la différence entre les tensions VH et VSS dépasse la tension d'avalanche de cette jonction NP Les régions
N et P, 11 et 12, résultant des technologies usuelles de fabri-
cation en technologie CMOS, ont des niveaux de dopage tels que leur tension d'avalanche est de l'ordre de 50 à 100 volts, par exemple 80 volts Ainsi, dans le cas o la tension VH a une valeur élevée normale, la jonction 11/12 est bloquée et quand la
tension VH dépasse, par exemple par suite d'une décharge élec-
trostatique, la tension d'avalanche de la jonction 11/12, cette jonction devient passante et l'énergie en excès est absorbée par
le substrat vers la masse Ainsi, la résistance selon la pré-
sente invention est auto-protégée sans qu'il soit nécessaire de
lui adjoindre un dispositif supplémentaire de protection.
La figure 3 B représente un exemple de vue de dessus de la structure de la figure 3 A On notera que les contacts D et E sur le caisson 11 (par l'intermédiaire d'une région surdopée de
type N+) sont voisins des contacts respectifs A et B avec les-
quels ils sont connectés Bien entendu, la bande de résistance
entre les contacts A et B a des dimensions choisies pour suppor-
ter la tension appliquée et le contact C est positionné pour obtenir une valeur de tension choisie entre les bornes C et B. La figure 4 représente un schéma équivalent du circuit
selon la présente invention On y retrouve les plots aux ten-
sions VH et VSS entre lesquels sont disposées les résistances Rh et R 2 et en parallèle sur l'ensemble de ces deux résistances une résistance R correspondant à la résistance de la couche 11
entre les contacts D et E On a représenté, d'une façon distri- buée le long de la résistance R une diode à avalanche Z consti-
tuée par la jonction NP 11/12, la cathode de cette diode étant
connectée du côté de la résistance et l'anode de cette diode étant reliée au plot VSS.
On notera que, dans des applications courantes, le contact C à la tension Vi est connecté à la grille d'un transis- tor MOS 15 constituant par exemple un transistor d'entrée du comparateur de la figure 1 Il faut donc aussi éviter que ce point C dépasse un niveau déterminé, par exemple la tension d'alimentation VDD du circuit intégré Pour cela, on pourra utiliser tout dispositif de protection classique Par exemple, comme cela est repésenté en figure 4, la borne C est reliée au plot d'alimentation à la tension VDD par une diode 16 dont
l'anode est reliée au contact C et la cathode au plot VDD.
Ainsi, si la tension sur le contact C dépasse la tension VDD (plus une chute de tension de diode en direct) la surtension est écrêtée Ce dispositif est particulièrement utile puisque, comme on l'a vu précédemment, la protection principale n'agit en fait
qu'au delà d'un certain seuil relativement élevé ( 50 à 100 V) et que le point C pourrait dépasser la tension VDD avant que la20 protection principale n'agisse.
L'homme de l'art notera que la présente invention est
susceptible de diverses variantes et de nombreuses applica-
tions Par exemple, dans une transmission bifilaire différen-
tielle, o chacun des fils peut atteindre une tension de crête de 13 volts, un diviseur selon la présente invention pourra être relié à chacun des points d'arrivée des fils vers un circuit intégré ayant une tension d'alimentation de l'ordre de 3 à 5 V. Par ailleurs, tous les types de conductivité pourront être
inversés, si les polarités des tensions impliquées le sont éga-
lement.
A titre d'exemple d'ordre de grandeurs, la couche 10 pourra avoir une résistance par carré de 50 à 100 ohms, le subs-
trat 12 un niveau de dopage de 5 1015 atomes/cm 3 et la couche 11 un niveau de dopage de 5 1016 atomes/cm 3.
Claims (3)
1 Pont diviseur auto-protégé réalisé dans un circuit intégré comprenant, dans un substrat ( 12) d'un premier type de conductivité à faible niveau de dopage, un caisson ( 11) du deu- xième type de conductivité à faible niveau de dopage comprenant 5 une région diffusée ( 10) du premier type de conductivité formant une résistance et munie de premier et second contacts extrêmes (A, B) et d'un contact intermédiaire (C), le premier contact (A) étant relié à un plot recevant normalement une tension exté- rieure (VH) supérieure à la tension d'alimentation (VDD) du
circuit intégré, le deuxième contact (B) étant relié au poten- tiel de référence (VSS) du circuit intégré ainsi que le subs-
trat, caractérisé en ce que le caisson comprend un troisième contact (D) voisin du premier contact et relié à ce premier contact, et un quatrième contact (E) voisin du deuxième contact15 et relié à ce deuxième contact.
2 Pont diviseur selon la revendication 1, caractérisé en ce que le contact intermédiaire est relié à la tension d'ali-
mentation du circuit par l'intermédiaire d'un dispositif de protection contre une surtension supérieure à la tension d'ali-20 mentation.
3 Pont diviseur selon la revendication 2, caractérisé en ce que le dispositif de protection est une diode ( 16),
conductrioe si la tension sur le contact intermédiaire dépasse la tension d'alimentation.25 4 Pont diviseur selon la revendication 1, caractérisé en ce que ladite région diffusée est en forme de bande allongée.
Pont diviseur selon la revendication 1, caractérisé en ce que le premier type de conductivité est le type P et le deuxième type de conductivité est le type N.
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR929203972A FR2689316B1 (fr) | 1992-03-25 | 1992-03-25 | Pont diviseur auto-protege. |
| EP93420126A EP0562980A1 (fr) | 1992-03-25 | 1993-03-23 | Pont diviseur auto-protégé |
| US08/035,765 US5315149A (en) | 1992-03-25 | 1993-03-24 | Self-protected dividing bridge |
| JP5089538A JPH06141464A (ja) | 1992-03-25 | 1993-03-25 | 自己保護分圧ブリッジ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR929203972A FR2689316B1 (fr) | 1992-03-25 | 1992-03-25 | Pont diviseur auto-protege. |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| FR2689316A1 true FR2689316A1 (fr) | 1993-10-01 |
| FR2689316B1 FR2689316B1 (fr) | 1994-06-17 |
Family
ID=9428359
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| FR929203972A Expired - Fee Related FR2689316B1 (fr) | 1992-03-25 | 1992-03-25 | Pont diviseur auto-protege. |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US5315149A (fr) |
| EP (1) | EP0562980A1 (fr) |
| JP (1) | JPH06141464A (fr) |
| FR (1) | FR2689316B1 (fr) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5428297A (en) * | 1993-06-15 | 1995-06-27 | Grace; James W. | Precision integrated resistors |
| JPH07211510A (ja) * | 1994-01-27 | 1995-08-11 | Nippondenso Co Ltd | 半導体装置 |
| JP3344138B2 (ja) * | 1995-01-30 | 2002-11-11 | 株式会社日立製作所 | 半導体複合センサ |
| US8384157B2 (en) * | 2006-05-10 | 2013-02-26 | International Rectifier Corporation | High ohmic integrated resistor with improved linearity |
| US20080061374A1 (en) * | 2006-09-07 | 2008-03-13 | System General Corporation | Semiconductor resistor and semiconductor process of making the same |
| EP3174096A1 (fr) * | 2015-11-27 | 2017-05-31 | Nxp B.V. | Résistance diffusée |
| CN113391667A (zh) | 2020-03-12 | 2021-09-14 | 恩智浦美国有限公司 | 偏置电流发生电路 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0458518A1 (fr) * | 1990-05-17 | 1991-11-27 | Nec Corporation | Diviseur de tension pour un converteur de signaux à grande vitesse et à haute précision |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63244765A (ja) * | 1987-03-31 | 1988-10-12 | Toshiba Corp | 拡散抵抗を有する集積回路 |
-
1992
- 1992-03-25 FR FR929203972A patent/FR2689316B1/fr not_active Expired - Fee Related
-
1993
- 1993-03-23 EP EP93420126A patent/EP0562980A1/fr not_active Ceased
- 1993-03-24 US US08/035,765 patent/US5315149A/en not_active Expired - Fee Related
- 1993-03-25 JP JP5089538A patent/JPH06141464A/ja not_active Withdrawn
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0458518A1 (fr) * | 1990-05-17 | 1991-11-27 | Nec Corporation | Diviseur de tension pour un converteur de signaux à grande vitesse et à haute précision |
Also Published As
| Publication number | Publication date |
|---|---|
| FR2689316B1 (fr) | 1994-06-17 |
| JPH06141464A (ja) | 1994-05-20 |
| US5315149A (en) | 1994-05-24 |
| EP0562980A1 (fr) | 1993-09-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0543742B1 (fr) | Diode de protection monolithique basse tension à faible capacité | |
| EP0714139B1 (fr) | Composant dipôle à déclenchement par retounement à sensibilité contrôlée | |
| EP0388329B1 (fr) | Circuit de commande de transistor MOS de puissance sur charge inductive | |
| EP0467799B1 (fr) | Dispositif de protection contre des surtensions et sa réalisation monolithique | |
| FR2503456A1 (fr) | Dispositif de protection pour circuits integres | |
| FR2685817A1 (fr) | Protection generale d'un circuit integre contre les surcharges permanentes et decharges electrostatiques. | |
| FR2631167A1 (fr) | Circuit integre comportant une protection contre les decharges electrostatiques | |
| EP0583203B1 (fr) | Circuit de tirage vers un état déterminé d'une entrée de circuit intégré | |
| EP0788047B1 (fr) | Dispositif de référence de courant en circuit intégré | |
| FR2510781A1 (fr) | Generateur de tension de reference | |
| FR2982416A1 (fr) | Dispositif electronique de protection contre les decharges electrostatiques | |
| EP0359680B1 (fr) | Diode active intégrable | |
| FR2689316A1 (fr) | Pont diviseur auto-protégé. | |
| FR2694449A1 (fr) | Composant électronique multifonctions, notamment élément à résistance dynamique négative, et procédé de fabrication correspondant. | |
| FR2742933A1 (fr) | Composant statique et monolithique limiteur de courant et disjoncteur | |
| FR2613131A1 (fr) | Circuit integre protege contre des surtensions | |
| FR2712428A1 (fr) | Commutateur bidirectionnel à commande en tension. | |
| EP1638146A2 (fr) | Circuit électronique à double alimentation et à moyens de protection contre les claquages, et moyens de protection correspondants | |
| EP0697734B1 (fr) | Circuit de protection contre les décharges électrostatiques | |
| FR2598852A1 (fr) | Dispositif de protection d'entree pour circuits integres en technologie cmos. | |
| US5285095A (en) | Semiconductor integrated circuit with input protective transistor effective against electric surge | |
| EP0881681A1 (fr) | Composant de protection d'un transitor MOS intégré contre des gradients de tension | |
| FR2738682A1 (fr) | Dispositif de protection contre des surtensions | |
| FR2773277A1 (fr) | Protection d'un transistor mos vertical associe a des cellules de mesure | |
| EP4358126A1 (fr) | Dispositif electronique |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| ST | Notification of lapse |