FR2670964A1 - Convertisseur analogique-numerique rapide et procede de conversion rapide d'un signal analogique d'entree en un mot numerique de sortie. - Google Patents

Abstract

L'invention concerne un convertisseur analogique-numérique rapide et un procédé de conversion d'un signal analogique d'entrée en un mot numérique de sortie. Le convertisseur comporte un amplificateur (14) à gain unité qui, durant une première passe de fonctionnement, applique un signal de sortie à des entrées de plusieurs comparateurs (18-i). Un premier groupe de tensions de référence successivement croissantes est appliqué à des entrées de référence des comparateurs. Certains d'entre eux commutent pour produire des signaux de sortie représentatifs d'un intervalle dans lequel se trouve le signal de sortie de l'amplificateur. Domaine d'application: codages instantanés multiples d'un signal analogique d'entrée en sommation avec des tensions résiduelles, etc.

Description

L'invention concerne des convertisseurs analogiques-numériques rapides, en

particulier les convertisseurs du type effectuant des codages instantanés multiples d'un signal analogique d'entrée en sommation avec des tensions résiduelles successives obtenues par conver- sion numérique- analogique de signaux de sortie successifs

antérieurs d'un codeur instantané.

On connaît diverses approches pour tenter d'effectuer une conversion analogique-numérique rapide, comprenant l'utilisation de codeurs instantanés, de registres à approximations successives (RAS) et de

convertisseurs analogiques-numériques de sous-gammes.

La figure 1 des dessins annexés et décrits ci-

après montre un convertisseur analogique-numérique de sous-

gammes dans lequel une tension analogique d'entrée VENTREE est appliquée à l'entrée 2 d'un circuit de sommation analogique 10 La sortie 12 du circuit de sommation 10 est

appliquée à chacun de deux amplificateurs 14 et 16.

L'amplificateur 14 est un amplificateur à gain unité et l'amplificateur 16 possède un gain de 2 N, o N est le nombre de bits d'un codeur instantané 18 qui reçoit en tant

qu'entrée analogique la sortie commune 20 des amplifica-

teurs 14 et 16 (N= 6 dans cet exemple).

Un codeur instantané 18 à six bits comprend 63

(c'est-à-dire 2 Nî 1) comparateurs qui établissent 64 (c'est-

à-dire 2 N) "fenêtres" de tension La tension de référence VR appliquée au codeur instantané 18 à six bits est constante La tension analogique sur le conducteur 20 est comprise dans l'une de ces fenêtres Les signaux de sortie des comparateurs sont codés pour produire un mot numérique à six bits représentatif de la tension analogique sur le conducteur 20 En fonctionnement, il y a une "première passe" dans laquelle l'amplificateur 14 multiplie la valeur de VENTREE sur le conducteur 12 par l'unité et l'applique à l'entrée du codeur instantané 18 Les six lignes de sortie du codeur instantané 18 sont appliquées aux six bits d'un convertisseur numérique-analogique 22 à six bits de haute précision Le signal de sortie analogique de haute précision du CNA 22 à six bits est introduit par un conducteur 24 dans un élément de sommation analogique 10 qui produit un signal de sortie égal à la différence entre

VENTREE et la tension sur le conducteur 24.

Lors de la première passe, les six bits les plus significatifs de la représentation numérique de la tension analogique d'entrée VENTREE sont convertis par le CNA 22 à six bits en une tension analogique très précise (par exemple d'une précision de douze bits) sur le conducteur 24 La différence entre la tension sur le

conductuer 24 (représentant les six bits les plus signi-

ficatifs) et la tension analogique d'entrée VENTREE produite sur le conducteur 12 est appelée "tension résiduelle". Lors d'une "seconde passe" du fonctionnement, la tension résiduelle sur le conducteur 12 est multipliée par le gain de 26 de l'amplificateur 16 Le résultat sur le conducteur 20 est codé par le conducteur instantané 18 à six bits, et le résultat codé sur un codeur 40 A est prélevé en tant que six bits de poids faible du mot souhaité de douze bits Par conséquent, dans les deux passes, VENTREE est convertie en sa représentation numérique à 12 bits, les six bits de poids fort, ou les plus significatifs, étant obtenus lors de la première passe et les six bits de poids faible, ou les moins significatifs, représentant la tension

résiduelle convertie lors de la seconde passe.

Un inconvénient majeur du convertisseur analogique-numérique de sous-gammes de la figure 1 est que

sa vitesse de fonctionnement est limitée par l'amplifica-

teur 16 de gain élevé L'homme de l'art sait que dans la théorie des amplificateurs linéaires, il existe, de par la nature de ces amplificateurs, un compromis entre le gain de l'amplificateur et sa bande passante Pour une technologie donnée (par exemple la technologie CMOS), un mode de réalisation particulier d'un amplificateur aboutit à ce qui est appelé un "produit gain-bande passante" de cet amplificateur Le produit gain-bande passante d'un amplificateur est constant et, par conséquent, si son gain

est augmenté, sa bande passante diminue en conséquence.

Un autre inconvénient du convertisseur analogique-numérique de sousgammes de la figure 1 est que l'amplificateur 16 est complexe et exige une réalisation

précise en technologie CMOS.

Un objet de l'invention est donc de procurer un convertisseur analogiquenumérique rapide à bon marché, plus rapide, moins complexe et moins coûteux que les convertisseurs analogiques-numériques à sous-gammes de

l'état actuel de la technique.

Un autre objet de l'invention est de procurer un convertisseur analogique-numérique précis et rapide

ayant une précision d'au moins 12 bits.

Brièvement décrite et selon une forme de réalisation, l'invention procure un système pour une conversion rapide d'un signal analogique d'entrée en un mot numérique de sortie Le signal analogique d'entrée est

appliqué à une entrée d'un amplificateur à gain unité.

Durant une première passe, un signal de sortie produit par l'amplificateur est appliqué à des entrées de chacun de plusieurs comparateurs Un premier groupe de tensions de référence de plus en plus grandes est appliqué à des

entrées de référence des comparateurs, respectivement.

Plusieurs des comparateurs commutent en réponse à ces tensions pour produire des signaux de sortie représentatifs d'une gamme à l'intérieur de laquelle le signal de sortie de l'amplificateur se trouve Les signaux de sortie des comparateurs sont codés, et les signaux codés de sortie sont ensuite convertis en une représentation analogique du signal de sortie de l'amplificateur La représentation analogique est comparée au signal analogique d'entrée, et leur différence (c'est-à-dire la tension résiduelle) est appliquée à l'entrée de l'amplificateur Durant des passes suivantes, d'autres groupes de tensions de référence, chaque tension de référence ayant une valeur sensiblement inférieure aux tensions correspondantes de la passe précédente, sont appliqués aux entrées de référence des comparateurs Des représentations binaires des sorties des comparateurs durant chacune des passes sont mémorisées et assemblées en un mot numérique binaire de sortie qui

représente avec précision le signal analogique d'entrée.

L'invention sera décrite plus en détail en regard des dessins annexés à titre d'exemple nullement limitatif et sur lesquels: la figure 1 est un schéma fonctionnel simplifié d'un convertisseur analogique-numérique de sous-gammes de l'art antérieur; la figure 2 est une vue schématique simplifiée du convertisseur analogique-numérique selon l'invention; les figures 3 A et 3 B représentent un schéma détaillé d'une forme de réalisation pratique du circuit montré sur la figure 2; et la figure 4 est un schéma simplifié utile pour expliquer le fonctionnement des comparateurs de la forme de réalisation de l'invention montrée sur les figures 3 A et 3 B. En référence à présent à la figure 2, un convertisseur analogique-numérique 1 applique une tension VENTRE à une entrée d'un circuit de sommation algébrique L'autre entrée du circuit de sommation 10 reçoit un signal, sur un conducteur 3 provenant d'un convertisseur numérique-analogique, décrit ci-après Le signal de sortie du circuit de sommation 10 est appliqué par un conducteur

11 à l'entrée d'un amplificateur rapide 14 à gain unité.

L'amplificateur 14 à gain unité est un circuit simple qui peut être aisément exécuté par l'homme de l'art Dans une réalisation en technologie CMOS de l'invention, un circuit convenable à gain unité est de préférence un circuit à charge de source, comme représenté Le signal de sortie de l'amplificateur 14 est appliqué par un conducteur 20 aux entrées de sept comparateurs d'un codeur instantané 18 à

trois bits.

Conformément à l'invention, des groupes successivement décroissants de tensions de seuil sont appliqués en entrée aux sept comparateurs du codeur instantané 18 par l'intermédiaire de sept conducteurs

individuels 71-1, 71-2, 71-7 qui sont désignés collective-

ment par la référence numérique 71 Chacun des sept conducteurs 71 de tension de référence est connecté à une sortie correspondante de chacun de quatre circuits 30-A, -B, 30-C et 30-D de tensions de référence, comme décrit plus en détail ci-après en référence aux figures 3 A et 3 B. Chacun des circuits 30-A à 30-D de tensions de référence produit sept tensions de référence "équidistantes" qui définissent des tensions de seuil des sept comparateurs du codeur instantané 18 Chacune des diverses tensions de référence produites par le circuit 30-B de tensions de référence est égale à un huitième de la tension de référence correspondante produite par le circuit 30-A de tensions de référence Similairement, chacune des tensions de référence produites par le circuit 30-C de tensions de référence est égale à un huitième de la tension de référence correspondante produite par le circuit 30-B de tensions de référence, et il en est de même pour le

quatrième circuit de tensions de référence.

Les sept sorties 80 du codeur instantané 18 sont appliquées à l'entrée d'un circuit codeur 60 Le circuit codeur 60 exécute la fonction de génération d'un code de "position de commutation" qui est appliqué par un bus 40 A à huit conducteurs à trois convertisseurs numérique- analogique 22-A, 22-B et 22-C VREF 2 est une frection de VRE Fl, et VREF 3 est une fraction de VREF 2 Le buts 40 A est constitué de huit lignes (qui représentent les huit états possibles de trois bits) Des commutateurs 52, 53 et 54 fonctionnent de façon à connecter la sortie analogique de l'un des convertisseurs numérique-analogique 22-A, 22-B ou 22-C "à trois bits" (c'est-à-dire huit niveaux) au conducteur 3 afin que la tension résiduelle mentionnée ci-dessus soit produite sur le conducteur 11 et reproduite sur le conducteur 20 par l'amplificateur 14 à

gain unité.

Le code produit par le conducteur 60 est également appliqué à un codeur 62 qui convertit quatre signaux successifs de sortie du codeur instantané 18 en codes binaires qui sont mémorisés et ensuite utilisés comme étant les trois bits les plus significatifs, les trois bits les plus significatifs suivants, les trois bits les plus significatifs suivants et les trois bits les moins significatifs d'un mot binaire de sortie à 12 bits sur un

bus 39.

Conformément à l'invention, la bande passante de l'amplificateur 14 à gain unité est très élevée (par exemple 120 M Hz) Des circuits à charge de source à bande passante élevée peuvent être réalisés en circuits intégrés CMOS à très bon marché Au lieu de prévoir plusieurs amplificateurs à gain plus élevé en parallèle avec l'amplificateur 14 à gain unité (comme sur la figure 1) pour des passes multiples qui amplifient des tensions résiduelles successives produites par comparaison du signal analogique de sortie de l'un des trois CNA 22 A-C à trois

bits avec le signal de sortie codé du comparateur instan-

tané 18, un seul amplificateur 14 à gain unité est utilisé.

Des tensions de référence successivement plus basses sont appliquées au codeur instantané 18 durant des passes

successives pour produire les fenêtres de tension succes-

sivement décroissantes du codeur instantané 18 Des tensions de référence successivement décroissantes sont appliquées aux convertisseurs numériques-analogiques 22 A, 22 B et 22 C à trois bits pendant les trois premières des

quatre passes.

En référence aux figures 3 A et 3 B, un conver-

tisseur numérique-analogique (CNA) 30 de référence comprend quatre circuits résistifs diviseurs de tensions 30 A, 30 B, 30 C et 30 D à sept niveaux Un conducteur 50 porte une

tension de référence de 4 volts produite par un amplifica-

teur opérationnel 91 à partir d'une référence extérieure de 2,5 volts Un diviseur résistif 26 de tension divise les 4 volts du conducteur 50 en 2 volts sur un conducteur 78, laquelle tension est appliquée au sommet d'une suite de huit résistances égales, les sept jonctions diverses entre ces résistances étant connectées par sept interrupteurs 75 aux conducteurs individuels d'un bus 71 de tension de référence Les interrupteurs 75 sont tous fermés et ouverts en réponse à un signal présent sur un conducteur 75 A, qui est produit par un circuit logique 64 de commande Le circuit logique 64 de commande est décrit dans la demande de brevet des Etats-Unis d'Amérique N O 07/603900, déposée le 24 Octobre 1990 par Gorecki et collaborateurs sous le titre "ANALOG TIMING GENERATOR AND METHOD" Le circuit logique 64 de commande produit tous les signaux de commande nécessaires au convertisseur analogique-numérique 1 Des commutateurs 68 connectent chacun des conducteurs du bus 71 de tension de référence à la masse en réponse à un signal présent sur un conducteur 68 A durant un cycle de remise automatique à zéro qui annule les décalages dans les comparateurs et la chute de tension de décalage de niveau

de l'amplificateur 14 à gain unité à charge de source.

La jonction entre les deux résistances inférieures du CNA 30 A de référence est connectée par un conducteur 76 au sommet de la file de huit résistances égales du CNA 30 B de référence Les extrémités inférieures des files de résistances de chacun des CNA 3 A-3 C sont connectées à la masse Similairement, chacune des sept jonctions du CNA 30 B de référence est connectée à un

conducteur correspondant individuel du bus de référence 71.

Les CNA 30 C et 30 D de référence sont similairement connectés, chacun, en fait, subdivisant la plus petite fenêtre de tension du CNA précédent en sept sous-fenêtres

inférieures.

La tension VENTREE est appliquée par le conducteur 2 à une borne d'un commutateur 52 dont la borne de commande est reliée à une plaque d'un condensateur 57 A de quatre picofarads L'autre plaque du condensateur 57 A est connectée à un conducteur 11 pour produire sur celui-ci la tension résiduelle L'autre borne du commutateur 52 est connectée à la sortie du CNA 22 A "trois bits" (c'est-à-dire

8 niveaux).

Le CNA 22 A est composé d'une suite de huit résistances égales connectées en série (similairement aux CNA 30-A à 30-D) Le niveau de quatre volts sur le conducteur 50 est appliqué aux bornes du diviseur résistif 51 A, 51 B de tension La jonction entre les deuxième et troisième résistances les plus basses à partir du bas du CNA 22 A est connectée par un conducteur 44 pour appliquer la tension VREF 2 au sommet d'une file de résistances connectées en série dans le CNA 22 B, qui est configuré similairement au CNA 22 A VREF 3 est produite par la jonction 45 entre les deuxième et troisième résistances les plus basses du CNA 22 B, et est appliquée aux bornes de la file de résistances du CNA 22 C. Les tensions produites sur les conducteurs de

sortie 46, 47 et 48 des CNA 22 A, 22 B et 22 C, respective-

ment, sont sélectionnées en réponse à l'un de huit signaux de position de commutation sur le bus 40 et à l'un des huit commutateurs des groupes de commutateurs 41, 42 et 43, respectivement. Le conducteur de sortie 46 du CNA 22 A est connecté à une borne du commutateur 52 La sortie du CNA 22 B sur le conducteur 47 est connectée à une borne d'un commutateur 53 dont l'autre borne est connectée à un niveau V 1 de 2 volts produit sur un conducteur 61 par un diviseur de tension 51 A, 51 B La borne de sortie du commutateur 53 est connectée à la plaque inférieure d'un condensateur 57 B de 2 picofarads dont la plaque supérieure est connectée au conducteur Il de tension résiduelle Similairement, la sortie 48 du CNA 22 C est connectée à une borne d'un commutateur 54 dont une autre borne est connectée au conducteur 61 La borne de commande du commutateur 54 est connectée à la borne inférieure d'un condensateur 57 d'un picofarad dont la plaque supérieure est connectée au conducteur 11 de tension résiduelle Enfin, le conducteur 61 est connecté à une borne d'un commutateur 55 dont la borne de commande est connectée à la plaque inférieure d'un condensateur 57 D de 1 picofarad La plaque supérieure du condensateur 57 D est connectée au conducteur 11 de tension résiduelle L'autre borne du commutateur 57 est connectée à la masse Le commutateur 21 est monté entre le conducteur

il et la masse.

Le codeur 60 peut être aisément réalisé par l'homme de l'art, par exemple au moyen d'une simple table de consultation dans un réseau logique programmé (RLP), pour produire une correspondance bi-univoque entre les fenêtres des comparateurs et l'un des huit niveaux de tension sélectionnés des CNA 22 A-22 C, suivant les fenêtres de comparateur VENTREE dans lesquelles se trouve la tension résiduelle Le codeur 62 peut être aisément exécuté de la

même manière.

De même que sur la figure 2, le conducteur 11 de tension résiduelle est connecté à l'entrée d'un amplificateur rapide 14 à charge de source La sortie 20 de l'amplificateur 14 est connectée à un condensateur Cc (figure 4) de chacun des sept comparateurs du codeur instantané 18 (Bien que trois comparateurs en cascade soient représentés pour la réalisation de chaque fonction de comparateur dans le codeur instantané 18 des figures 3 A et 3 B, il s'agit d'une forme de réalisation CMOS classique d'un comparateur nécessaire pour obtenir le gain élevé demandé, car chaque étage amplificateur CMOS possède un gain qui n'est que d'environ 8, alors que l'on souhaite un

gain d'approximativement 500).

La façon dont les comparateurs fonctionnent peut être mieux comprise en se référant à la figure 4 sur laquelle la référence numérique 18-i désigne l'un des15 comparateurs "composites" à trois étages tels que 83, 84, montrés sur les figures 3 A et 3 B (La figure 4 est simplifiée en ce qui concerne certains points et plus détaillée en d'autres points en comparaison avec le circuit

des figures 3 A et 3 B pour en faciliter la description) Le

condensateur supplémentaire montré à l'entrée du compa-

rateur 83 sur la figure 3 A (mais non représenté sur la figure 4) est un condensateur fictif dont il n'est pas nécessaire de décrire le fonctionnement L'entrée à inversion de chaque comparateur 18-i est connectée à la masse et son entrée à non-inversion est connectée par un conducteur 89 à une borne d'un commutateur 90 et à une borne de chacun de condensateurs CR et Cc L'autre plaque du condensateur Cc est connectée par le conducteur 20 à la sortie de l'amplificateur 14 à charge de source, comme décrit précédemment L'autre plaque du condensateur CR est connectée à une borne d'un commutateur 91 de mise à la masse et est également connectée électriquement par l'un des conducteurs 71-i du bus de référence à une borne de chacun des commutateurs 75, 74, 73 et 72 situés dans le circuit CNA 30 de référence correspondant à un conducteur il 71-i L'entrée du circuit 14 à charge de source est

connectée par le conducteur il à une plaque d'un conden-

sateur 57 A L'autre borne du condensateur 57 A est connectée par le commutateur 52 soit à la masse, soit à un signal analogique extérieur d'entrée VENTREE Le conducteur 11 est

connecté à la masse par l'interrupteur 21.

Le fonctionnement de chaque comparateur 18-i est le suivant Tous les commutateurs 21, 52, 90 et 91 sont des commutateurs à remise automatique à zéro, et tous les condensateurs représentés sont des condensateurs à remise automatique à zéro La première étape dans chaque processus de conversion analogique-numérique à douze bits est de fermer les commutateurs 21, 52, 90 et 91 pour mettre électriquement à la masse les conducteurs 11, 25, 89 et 71-i La tension de décalage du circuit 14 à charge de source (par exemple la tension VGS) est produite aux bornes du condensateur Cc De plus, tous les autres commutateurs 93, 94 et 95 à remise à zéro automatique (figure 4) sont initialement fermés durant le processus de remise à zéro automatique Puis les commutateurs 21 et 90 sont ouverts et toute erreur de tension de masse ou autre est mémorisée sur

les condensateurs CR et Cc.

Ensuite, les commutateurs 93, 94 et 95 de remise à zéro automatique sont ouverts séquentiellement, permettant aux étages comparateurs 84 et 85 de s'établir séquentiellement et ainsi d'annuler toutes erreurs de tension de masse et autres pour chacun des trois étages

comparateurs 83, 84 et 85 (figure 4).

Avant qu'une décision puisse être prise par un comparateur 18-i, le convertisseur numérique-analogique à condensateur (CNAC), comprenant des condensateurs 57 A, 57 B, 57 C et 57 D, doit être commandé pour "échantillonner" la tension analogique d'entrée VENTREE Les commutateurs 53,

54 et 55 connectent les plaques inférieures des conden-

sateurs 57 B, 57 C et 57 D à la tension V 1, tandis que l'interrupteur ou commutateur 21 est fermé, afin que la

tension V 1 soit mémorisée sur chacun de ces trois conden-

sateurs Simultanément, le commutateur 52 connecte la plaque inférieure du condensateur 57 A à VENTREE, afin que VENTREE soit échantillonnée par le CNAC, et qu'une tension correspondante égale à -(Vl+VENTREE) soit produite sur le conducteur 11 et appliquée à l'entrée du circuit 14 à charge de source après l'ouverture du commutateur 21 et la mise à la masse des bornes inférieures des commutateurs 52,

53, 54 et 55.

Puis, pour obtenir une décision par le comparateur 18-i, on commande les commutateurs 52, 53, 54

et 55 pour connecter les plaques inférieures des conden-

sateurs 57 A-57 D, respectivement, à la masse (Il convient de noter que les condensateurs 57 A-57 C sont connectés à la masse à travers les commutateurs 41, 42 et 43 connectés à des files de résistances des CNA de résistances 22 A, 22 B et 22 C, respectivement) Les commutateurs 75 des figures 3 A, 3 B et 4 sont fermés, appliquant VREF 4-i aux conducteurs 71-i Ceci produit sur des conducteurs 89 une tension égale approximativement à: ( 1) V 1 VENTREE +VREF 4-i Cette expression apparaît du fait que VREF 4 i est une tension positive appliquée par un conducteur 71-i à

la borne de gauche de CR, et une tension négative d'ampli-

tude VENTREE+Vl, mémorisée sur les condensateurs 57 A, 57 B, 57 C et 57 D, est appliquée au conducteur il par mise à la masse des commutateurs 52, 53, 54 et 55, et ceci aboutit à un partage de la charge qui a pour effet de soustraire

l'une de ces tensions de l'autre sur les conducteurs 89.

Si la tension V 1 +V ENTREE dépasse VREF 4-i' la valeur de l'expression ( 1) est négative et le comparateur 18-i produit un niveau de sortie "O" sur un conducteur -i, mais il produit autrement un niveau " 1 " L'effet des décisions du comparateur pour tous les comparateurs 18-i de la batterie 18 de comparateur est de produire sur les conducteurs 80 un code qui correspond à la valeur de VENTREE+Vl qui est la plus proche de VREF 4 i, mais sans la dépasser Ce code est codé par le circuit 60 pour produire

un nombre binaire équivalant à trois bits sur les conduc-

teurs 40 A Ce nombre binaire à trois bits est converti par le CNA 22 A pour produire sur le conducteur 3 et donc sur le conducteur 11 la tension résiduelle ( 2) VRE Sl = -(Vl+VENTREE)+VDA Cl o VDA Cl est la tension analogique de sortie produite par

le CNA 22 A à trois bits durant la première passe.

Le commutateur 21 reste ouvert et le processus ci-dessus est répété pendant une seconde passe sauf que VREF 5 _i est appliquée aux conducteurs 71-i et que la conversion numérique-analogique est effectuée par le CNA 22 B, pour produire sur le conducteur 89 la tension

V REI+V

( 3) RE Si REF 5-i

( 3).

La tension résiduelle ( 4) VRE 52 = -(Vl+VENTREE)+VDACI +VDAC 2 est produite sur les conducteurs 3 et 11, o VDAC 2 est la tension analogique de sortie produite par le CNA 22 B à trois bits lors de la deuxième passe Pour la troisième passe, le CNA 22 C à trois bits et la tension de référence VREF 6 _i sont utilisés, et l'expression

V +V

( 5) RE 52 REF 6-i

( 5)

est produite sur le conducteur 89 La tension ( 6) VRE 53 = -(Vi+ VENTREE) +VDA Cl DAC 2 +VDAC 3

est produite sur le conducteur 11.

Après la quatrième passe dans les comparateurs, aucune autre conversion n'est nécessaire, et les quatre mots numériques de trois bits qui ont été produits sur le bus 40 A à trois bits constituent les trois bits de poids fort, les trois bits de poids fort suivants, etc, du mot

souhaité de douze bits mémorisé dans le bloc 62.

Ce circuit et cette technique procurent une haute précision à une conversion analogique-numérique, car les entrées du comparateur 18-i provoquent une commutation du comparateur 18-i avec des variations uniquement au

voisinage de la masse, plutôt qu'au voisinage de tensions de référence plus élevées ou plus basses Ceci a pour avantage d'éviter les problèmes de réjection en mode15 commun.

Il va de soi que de nombreuses modifications peuvent être apportées au convertisseur et au procédé

décrits et représentés sans sortir du cadre de l'invention.

Claims (7)

REVENDICATIONS

1 Convertisseur analogique-numérique rapide, caractérisé en ce qu'il comporte un amplificateur ( 14) à gain unité, un codeur instantané ( 18) ayant plusieurs entrées, toutes connectées à une sortie de l'amplificateur, plusieurs circuits ( 30-A à 30-D) de référence de tensions produisant chacun un groupe différent de tensions de référence pouvant être sélectionnées durant plusieurs

passes successives d'approximation à travers le convertis-

seur analogique-numérique, respectivement, correspondant à des tensions de référence produites par chacun des circuits de référence de tensions qui sont progressivement plus faibles durant chacune des passes successives, des moyens destinés à conduire les tensions de référence à des entrées de seuil correspondantes de plusieurs comparateurs ( 18-i) contenus dans le codeur instantané, respectivement, des moyens ( 60) destinés à coder les signaux de sortie du

codeur instantané pour produire des mots binaires dif-

férents durant les passes successives, respectivement, plusieurs convertisseurs numériques-analogiques ( 22 A-22 C) destinés à recevoir et convertir les mots binaires durant les passes successives, respectivement, et des moyens ( 10) destinés à effectuer une sommation des signaux analogiques de sortie du convertisseur numérique-analogique avec un signal analogique d'entrée et à appliquer un signal résiduel résultant à une entrée de l'amplificateur, des

représentations binaires des signaux de sortie du com-

parateur durant les diverses passes formant un mot binaire

unique de sortie.

2 Convertisseur analogique-numérique rapide selon la revendication 1, caractérisé en ce qu'il comporte des moyens destinés à combiner des représentations binaires des signaux de sortie du comparateur durant les diverses

passes pour former le mot binaire de sortie.

3 Convertisseur analogique-numérique rapide selon la revendication 1, caractérisé en ce que les tensions de référence produites par chacun des circuits de tensions de référence déterminent plusieurs fenêtres de tension des signaux de sortie des comparateurs durant les diverses passes, les tensions de référence de chaque groupe de tensions de référence, à l'exception du premier, étant dérivées de la tension de référence la plus faible du groupe de tensions de référence utilisé dans la passe

précédente.

4 Convertisseur analogique-numérique rapide

selon la revendication 1, caractérisé en ce que l'amplifi-

cateur à gain unité est un amplificateur CMOS et en ce que

les comparateurs sont des comparateurs CMOS.

5 Procédé de conversion rapide d'un signal analogique d'entrée en un mot numérique de sortie, caractérisé en ce qu'il consiste: (a) à appliquer le signal analogique d'entrée à une entrée d'un amplificateur ( 14) de faible gain en tension; (b) durant une première passe, à appliquer un signal de sortie produit par l'amplificateur à des entrées de chacun de plusieurs comparateurs ( 18-i); (c) durant l'étape (b), à appliquer un premier groupe de tensions de référence successivement croissantes

à des entrées de référence des comparateurs, respective-

ment, plusieurs des comparateurs commutant en réponse à ces tensions pour produire des signaux de sortie repésentatifs d'une gamme de tensions dans laquelle se trouve le signal de sortie de l'amplificateur;

(d) à coder les signaux de sortie des compa-

rateurs; (e) à convertir les signaux codés de sortie en un signal analogique représentatif du signal de sortie de l'amplificateur; (f) à comparer le signal analogique au signal analogique d'entrée et à appliquer une différence entre ces signaux à l'entrée de l'amplificateur; (g) à répéter les étapes (b) à (f) durant une autre passe et, dans l'étape (c), à appliquer un autre groupe des tensions de référence, sensiblement inférieures à des valeurs correspondantes de ces tensions durant la passe précédente, et, dans l'étape (e), à abaisser les

signaux analogiques à des niveaux successivement décrois-

sants à chacune des passes successives; (h) à combiner des représentations binaires des signaux de sortie des comparateurs durant chacune des

passes pour constituer le mot numérique de sortie.

6 Procédé selon la revendication 5, carac-

térisé en ce que le codage de l'étape (d) consiste à convertir les signaux de sortie en un signal de sélection de commutateur pour sélectionner l'un de plusieurs groupes de commutateurs de sélection de niveau ( 72-75) qui connectent sélectivement plusieurs groupes de tensions de référence prédéterminées à des entrées de référence des

divers comparateurs, respectivement.

7 Procédé selon la revendication 5, carac-

térisé en ce que l'étape (g) consiste à coder les signaux de sortie des comparateurs pour produire des groupes binaires de bits représentatifs d'amplitudes des signaux de sortie des comparateurs, respectivement, durant chaque passe et à mémoriser les groupes binaires de bits et, après une dernière passe, à utiliser tous les groupes binaires mémorisés de bits en tant que mot numérique complet de

sortie.