FR2660128A1 - Procede et circuit pour eliminer l'erreur de transition du bit principal au point zero bipolaire dans un convertisseur numerique-analogique. - Google Patents
Procede et circuit pour eliminer l'erreur de transition du bit principal au point zero bipolaire dans un convertisseur numerique-analogique. Download PDFInfo
- Publication number
- FR2660128A1 FR2660128A1 FR9015047A FR9015047A FR2660128A1 FR 2660128 A1 FR2660128 A1 FR 2660128A1 FR 9015047 A FR9015047 A FR 9015047A FR 9015047 A FR9015047 A FR 9015047A FR 2660128 A1 FR2660128 A1 FR 2660128A1
- Authority
- FR
- France
- Prior art keywords
- digital
- bit
- current
- analog
- adder
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/66—Digital/analogue converters
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
- H03M1/08—Continuously compensating for, or preventing, undesired influence of physical parameters of noise
- H03M1/0863—Continuously compensating for, or preventing, undesired influence of physical parameters of noise of switching transients, e.g. glitches
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/66—Digital/analogue converters
- H03M1/68—Digital/analogue converters with conversions of different sensitivity, i.e. one conversion relating to the more significant digital bits and another conversion to the less significant bits
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Analogue/Digital Conversion (AREA)
Abstract
L'invention concerne les convertisseurs numérique-analogique. Un convertisseur numérique-analogique comprend essentiellement un additionneur (11) qui modifie d'une façon prédéterminée un mot numérique d'entrée, un convertisseur numérique-analogique (13) qui produit un courant analogique correspondant au mot numérique modifié, et une source de courant commutée (15, 16) qui fonctionne sous la dépendance de la modification apportée au mot numérique d'entrée, de façon à ajouter au courant analogique un courant de décalage qui compense la modification apportée initialement au mot numérique d'entrée. On obtient ainsi un courant de sortie corrigé qui correspond au mot numérique d'entrée et dans lequel la transition du bit principal est éloignée du point zéro bipolaire. Application au matériel audio de haute fidélité.
Description
L'invention concerne des techniques pour éliminer le bruit qui apparaît
près du point zéro bipolaire d'un
convertisseur numérique-analogique, et elle porte plus par-
ticulièrement sur des techniques pour éliminer des erreurs de transition du bit principal au point zéro bipolaire.
On utilise des convertisseurs numérique-analogi-
que à dix-huit bits pour fabriquer des équipements audio
numériques Dans un équipement audio numérique, l'informa-
tion audio est enregistrée non pas sous la forme de signaux
analogiques, mais sous la forme de mots binaires qui repré-
sentent la polarité et l'amplitude de points sélectionnés
d'ondes sinusoïdales qui sont représentées sous forme numé-
rique Le BIT l (c'est-à-dire le bit de plus fort poids) représente habituellement la polarité des données d'onde sinusoïdale, et les BITS 218 représentent l'amplitude de
l'onde sinusoïdale.
Le bit de plus fort poids (ou MSB) commute aux points qui sont indiqués par "A" sur la figure 2 L'erreur qui est produite par la commutation du bit de plus fort poids (c'est-à-dire le BIT 1) est la plus grande erreur de commutation d'un convertisseur numérique-analogique Il est très malcommode que cette erreur se produise aux points marqués "A", qui sont les points de zéro bipolaire (ou BPZ) du convertisseur numériqueanalogique, du fait que l'erreur
représente un pourcentage très élevé des plus petits si-
gnaux audio, qui apparaissent autour du zéro bipolaire.
Ceci provoque un sifflement et une distorsion discernables dans le signal de sortie audio que produit le convertisseur numérique-analogique. Dans l'art antérieur le plus proche qui est connu
de la demanderesse, les données numériques d'onde sinusoï-
dale sont "décalées" par l'addition d'un " 1 " à un certain bit, par exemple le bit 9, de chaque mot audio d'entrée, de façon que les points "A" sur la figure 2 n'apparaissent
pas au niveau zéro bipolaire qui est représenté par la li-
gne horizontale en pointillés 5 sur la figure 2 Ceci ré-
duit le sifflement et la distorsion qui se produisent à
cause de la commutation du bit de plus fort poids Cepen-
dant, le décalage numérique des données d'onde sinusoïdale n'est pas une solution entièrement satisfaisante au problè-
me, du fait qu'un tel décalage produit une "surcharge'numé-
rique si le signal d'entrée est à une valeur de "pleine
échelle", c'est-à-dire lorsque le signal d'entrée ne com-
prend que des " 1 " Il est nécessaire d'éviter qu'une telle
surcharge numérique ne se produise, du fait qu'elle provo-
que une forte distorsion dans le signal de sortie analogi-
que Cette exigence empêche d'appliquer au convertisseur numériqueanalogique un signal d'entrée de "pleine échelle" ne comprenant que des " 1 " Il en résulte une certaine perte
sur la dynamique du convertisseur numérique-analogique.
Un but de l'invention est donc de procurer un circuit et une technique qui éliminent les inconvénients de techniques de décalage du bit principal pour réduire le
bruit de point zéro dans un convertisseur numérique-analo-
gique.
Un autre but de l'invention est de réduire le
bruit de point zéro dans un convertisseur numérique-analo-
gique, sans réduire la dynamique de ce dernier.
Un autre but de l'invention est de réduire ou
d'éviter des erreurs de linéarité à bas niveau qui résul-
tent de transitions du bit principal.
En résumé, conformément à l'un de ses modes de
réalisation, l'invention procure un convertisseur numéri-
que-analogique qui est destiné à convertir un mot d'entrée
numérique à M+N bits en un signal analogique, avec une er-
reur de commutation du bit principal réduite Le convertis-
seur numérique-analogique comprend un premier groupe de M conducteurs d'entrée qui acheminent les M bits de plus fort
poids du mot d'entrée numérique, un second groupe de N con-
ducteurs d'entrée qui acheminent les N bits de moindre poids du mot d'entrée numérique, un additionneur à M bits plus 1 bit, ayant M entrées respectivement connectées à un conducteur du premier groupe, et un circuit pour appliquer à une certaine entrée de l'additionneur un signal qui est représentatif du bit de plus fort poids du mot d'entrée nu-
mérique L'additionneur comporte M conducteurs de sortie.
Les signaux présents sur les N conducteurs d'entrée du se-
cond groupe, conjointement aux signaux présents sur les M
conducteurs de sortie,forment un mot numérique intermédiai-
re à M+N bits ayant une valeur différente de celle du pre-
mier mot numérique Un convertisseur numérique-analogique à
M+N bits reçoit le mot numérique intermédiaire et il pro-
duit un premier courant analogique qui correspond à la va-
leur du mot numérique intermédiaire Une source de courant commutée qui réagit au bit de plus fort poids du premier mot numérique produit un courant de décalage qui est ajouté algébriquement au premier courant analogique, pour produire un courant de sortie analogique Le courant de décalage a
une valeur telle que le courant de sortie analogique cor-
responde de façon précise à la valeur du premier mot numé-
rique.
D'autres caractéristiques et avantages de l'in-
vention seront mieux compris à la lecture de la description
qui va suivre de modes de réalisation, donnés à titre
d'exemples non limitatifs La suite de la description se
réfère aux dessins annexés dans lesquels:
la figure 1 est un schéma synoptique du conver-
tisseur numérique-analogique de l'invention; la figure 2 est un diagramme séquentiel utile à
la description de l'invention et des problèmes de l'art an-
térieur; et la figure 3 est un schéma synoptique partiel d'un
autre mode de réalisation de l'invention qui est représen-
tée sur la figure 1.
On voit sur la figure 1 un circuit convertisseur numérique-analogique à 18 bits Il comprend un additionneur à " 9 bits + 1 bit", 11, un réseau de bascules à 19 bits,
12, dont l'entrée d'horloge reçoit une fréquence d'échan-
tillonnage HORLOGE, un convertisseur numérique-analogique (CNA) à 18 bits, un convertisseur courant-tension compre- nant un amplificateur opérationnel 20 et une résistance de réaction 18, et une source de courant commutée qui comprend
une source de courant constant 16 et un élément de commuta-
tion 15.
L'additionneur 11 additionne à la valeur à neuf bits d'entrée la valeur inversée du bit de plus fort poids entrant, avec un poids qui équivaut au bit de moindre poids des neuf bits Par exemple, si le bit de plus fort poids entrant est " O ", un nombre égal au bit de moindre poids est
ajouté.
Un mot à 18 bits représentant des données d'onde sinusoîdale audio comprend un groupe de 9 bits de plus fort
poids qui sont appliqués par 9 lignes 2 aux entrées corres-
pondantes de la partie à 9 bits de l'additionneur 11 Les 9 bits de moindre poids des données d'onde sinusoïdale sont appliquées par 9 lignes 3 à des entrées correspondantes du réseau de bascules à 19 bits 12 Le bit de plus fort poids,
c'est-à-dire le BIT 1, est appliqué à l'entrée d'un inver-
seur 10 dont la sortie est connectée par le conducteur 7 à la partie à 1 bit de l'additionneur 11, et également à une entrée du réseau de bascules à 19 bits 12 Les 9 sorties 2 A de l'additionneur à " 9 bits + 1 bit" 11 sont connectées à 9
entrées correspondantes du réseau de bascules à 19 bits 12.
La sortie du réseau de bascules 12 correspondant au conduc-
teur 7 est connectée par le conducteur 8 à une électrode de commande de l'élément de commutation 15 Les 18 autres
sorties de bit du réseau de bascules à 19 bits 12 sont con-
nectées à des entrées correspondantes du convertisseur nu-
mérique-analogique à 18 bits 13 par un groupe 2 B de 9 con-
ducteurs correspondant aux 9 conducteurs 2 A, et par un groupe 3 A de 9 conducteurs correspondant aux conducteurs
d'entrée 3.
La sortie du convertisseur numérique-analogique
13 est connectée par le conducteur 17 à une borne de l'élé-
ment de commutation 15, dont l'autre borne est connectée de façon à recevoir le courant constant IBIT 9 qui est fourni par la source de courant constant 16 Le conducteur 17 est également connecté à l'entrée inverseuse de l'amplificateur opérationnel 20, dont l'entrée non inverseuse est connectée
à la masse La résistance de réaction 18 est connectée en-
tre la borne de sortie V 0 et le conducteur 17, de façon que le courant analogique résultant qui est produit dans le conducteur 17 soit converti en une tension de sortie V O (CORRIGEE) Par conséquent, les 9 bits de plus fort poids des données d'onde sinusoïdale audio sont appliquées à l'additionneur à 9 bits + 1 bit, 11, et le bit de plus fort
poids est inversé et il est utilisé pour "décaler numéri-
quement" la partie de bit de plus fort poids des données
d'entrée d'onde sinusoïdale Le signal de sortie de l'in-
verseur 10 est utilisé pour commander la source de courant analogique commutée 15, 16, et il est également appliqué à l'entrée de bit de moindre poids de l'additionneur à neuf bits plus un bit, 11 On notera que l'additionneur à neuf bits plus un bit ne sera jamais surchargé du fait que le BIT 1, c'est-à-dire le bit de plus fort poids, est toujours
égal à zéro lorsqu'une addition a lieu.
Le signal de sortie qui correspond au bit supé-
rieur du réseau de bascules à 19 bits 12 est appliqué par
le conducteur 8 à la borne de commande de l'élément de com-
mutation 15, qui commute le courant constant IBIT 9 vers le
conducteur de sortie 17 du convertisseur numérique-analogi-
que L'élément de commutation 15 connecte la source de cou-
rant 16 au conducteur 17 lorsque le BIT 1 est dans un état t oi
La valeur du courant constant IBIT 9 est sélec-
tionnée de façon à produire un courant de décalage
IDECALAGE ayant une valeur identique à celle qui apparaî-
trait en sortie du convertisseur numérique-analogique si le BIT 9 était dans l'état " 1 " et tous les autres bits étaient dans l'état " 0 " Par conséquent, conformément à l'inven- tion, le décalage de bit numérique précité se produit par le fait que le bit de plus fort poids, c'est-àdire le BIT 1, est appliqué à l'additionneur à 9 bits + 1 bit, 11 Il
en résulte que la commutation sélective de IBIT 9 pour pro-
duire IDECALAGE provoque la correction d'un décalage dans
le courant de sortie analogique qui est produit par le dé-
calage de bit numérique, ce qui fait que le signal de sor-
tie V 0 reste inchangé.
Le courant IDECALAGE sur la figure 1 a la forme d'onde qui est indiquée sur la figure 2, et il a une valeur élevée quandle BIT 1 est un " 1 ", et il a la même valeur absolue mais une polarité opposée au décalage de courant de sortie qui est occasionné par le décalage numérique égal au
BIT 9 que l'additionneur à neuf bits plus un bit, 11, in-
troduit dans le courant de sortie que produit le convertis-
seur numérique-analogique à 18 bits 13.
Dans la forme d'onde IANALOGIQUE de la figure 2, les segments en pointillés 31 indiquent le décalage d'un
demi-cycle dans le courant de sortie que produit le conver-
tisseur numérique-analogique 13, sous l'effet du décalage numérique précité des données d'onde sinusoïdale audio à 18 bits que produit l'additionneur à neuf bits plus un bit,
11 Les segments en trait continu 30 sur la figure 2 indi-
quent le décalage "analogique" de compensation dans le cou-
rant analogique, qui résulte de la sommation du courant de sortie que produit le convertisseur numérique-analogique 13 et du courant commuté 'BIT 9 * Le décalage "analogique" 30 est évidemment égal et opposé au décalage "numérique" 31,
et il compense donc ce dernier, ce qui fait que l'effet ré-
sultant est une onde sinusoïdale d'aspect normal.
Selon une variante, on pourrait additionner le courant analogique et on pourrait soustraire le décalage numérique La figure 3 représente une telle configuration, dans laquelle la source de courant 16 A fait circuler le courant IDECALAGE de façon que ce courant sorte de la sor-
tie du convertisseur numérique-analogique 13, au lieu d'en-
trer dans cette dernière.
Il en résulte que les transitions de bit de plus fort poids se produisent en réalité aux points qui sont
indiqués par les lettres "B"sur la figure 2, o ils occa-
sionnent une distorsion beaucoup moins discernable du si-
gnal d'onde sinusoîdale V, en comparaison avec le cas dans
lequel les transitions qui sont occasionnées par la commu-
tation du bit de plus fort poids apparaissent aux points de
zéro bipolaire A, comme indiqué sur la figure 2 L'amélio-
ration de la présente invention conduit à mesurer pour la "distorsion harmonique totale plus le bruit" des valeurs
d'environ 0,6 %, sans "surcharge" numérique, et par consé-
quent sans restriction sur la dynamique du signal d'entrée numérique La ligne continue de la tension de signal V O (CORRIGEE) qui apparaît à la sortie du circuit représenté
sur la figure 1 ne présente donc aucune condition de sur-
charge.
Il va de soi que de nombreuses modifications peu-
vent être apportées au dispositif et au procédé décrits et
représentés, sans sortir du cadre de l'invention.
Claims (7)
1 Convertisseur numérique-analogique destiné à convertir un premier mot numérique à M+N bits en un signal analogique avec une erreur de commutation du bit principal réduite, caractérisé en ce qu'il comprend, en combinaison
(a) un premier groupe ( 2) de M conducteurs d'entrée achemi-
nant les M bits de plus fort poids du premier mot numéri-
que; (b) un second groupe ( 3) de N conducteurs d'entrée
acheminant les N bits de moindre poids du premier mot nu-
mérique; (c) un additionneur à M bits plus un bit ( 11),
ayant M entrées, avec chaque entrée connectée à un conduc-
teur respectif du premier groupe ( 2); (d) des moyens ( 10) pour appliquer un signal représentatif du bit de plus fort poids du premier mot numérique à une certaine entrée de l'additionneur ( 11), l'additionneur ayant M conducteurs de sortie ( 2 A), et des signaux présents sur les N conducteurs d'entrée du second groupe ( 3), conjointement aux signaux sur les M conducteurs de sortie ( 2 A) de l'additionneur ( 11), constituant un second mot numérique de M+N bits dont la valeur diffère de celle du premier mot numérique; (e) un convertisseur numérique-analogique à M+N bits ( 13) qui reçoit le second mot numérique et qui produit un premier courant analogique correspondant à la valeur du second mot numérique; (f) une source de courant commutée ( 15, 16) qui réagit au bit de plus fort poids du premier mot numérique et qui produit un courant de décalage et fait la somme algébrique du courant de décalage et du premier courant analogique, pour produire un second courant analogique, le courant de décalage ayant une valeur absolue égale et une
polarité opposée à un décalage du premier courant analogi-
que qui est dû à l'entrée précitée de l'additionneur ( 11), de façon que le second courant analogique corresponde à la
valeur du premier mot numérique.
2 Convertisseur numérique-analogique selon la
revendication 1, caractérisé en ce que les moyens d'appli-
cation de signal comprennent un inverseur ( 10) dont une entrée est connectée de façon à recevoir le bit de plus fort poids du premier mot numérique, et dont une sortie est
connectée à l'entrée précitée de l'additionneur ( 11).
3 Convertisseur numérique-analogique selon la revendication 1, caractérisé en ce qu'il comprend un réseau
de bascules ( 12) ayant un ensemble d'entrées qui sont con-
nectées aux M conducteurs de sortie ( 2 A), et un ensemble d'entrées qui sont connectées aux N conducteurs d'entrée ( 3) du second groupe, et un ensemble de sorties ( 2 B, 3 A)
qui sont respectivement connectées aux M+N entrées du con-
vertisseur numérique-analogique ( 13).
4 Convertisseur numérique-analogique selon la
revendication 3, caractérisé en ce que le réseau de bascu-
les est un réseau de bascules à M+N+ 1 bits ( 12), et une entrée de bit du réseau de bascules est connectée de façon à recevoir un signal représentatif du bit de plus fort
poids du premier mot numérique.
Convertisseur numérique-analogique selon la revendication 2, caractérisé en ce que la source de courant commutée comprend une source de courant constant ( 16) et un élément de commutation ( 15) qui est connecté en série avec
la source de courant constant ( 16), et l'élément de commu-
tation ( 15) est commandé sous la dépendance d'un signal de
sortie de l'inverseur ( 10).
6 Convertisseur numérique-analogique selon la revendication 1, caractérisé en ce que le courant de la
source de courant commutée ( 15, 16) entre dans un conduc-
teur de sortie du convertisseur numérique-analogique ( 13) seulement pendant la présence du décalage dans le premier
courant analogique.
7 Convertisseur numérique-analogique selon la revendication 1, caractérisé en ce que le courant de la source de courant commutée ( 15, 16) sort d'un conducteur de sortie du convertisseur numérique-analogique ( 13) seulement
pendant la présence du décalage dans le premier-courant ana-
logique. 8 Procédé pour convertir en un signal analogique un premier mot numérique comprenant M bits de plus fort poids et N bits de moindre poids, avec une erreur de commu- tation de bit principal réduite, caractérisé en ce qu'il comprend les étapes suivantes: (a) on applique les M bits
de plus fort poids aux M bits de plus fort poids d'un addi-
tionneur à M bits plus un bit ( 11); (b) on applique à une
certaine entrée de l'additionneur ( 11) un signal représen-
tatif du bit de plus fort poids; (c) on applique M signaux de sortie de l'additionneur ( 11) à M bits de plus fort poids d'un convertisseur numérique-analogique à M+N bits ( 13), et on applique les N bits de moindre poids à N bits de moindre poids du convertisseur numériqueanalogique
( 13); (d) on fait fonctionner le convertisseur numérique-
analogique ( 13) pour produire un premier courant analogique correspondant à des états des M sorties de l'additionneur ( 11) et des N bits de moindre poids, et on fait fonctionner une source de courant commutée ( 15, 16) sous la dépendance
du bit de plus fort poids, pour produire un courant de dé-
calage; et (e) on fait la somme algébrique du courant de décalage et du premier courant analogique, pour produire un second courant analogique, le courant de décalage ayant une valeur absolue égale et une polarité opposée à un décalage qui est produit dans le premier courant analogique sous
l'effet de l'application du bit de plus fort poids à l'en-
trée précitée de l'additionneur ( 11), de façon que le se-
cond courant analogique corresponde à la valeur du premier
mot numérique.
9 Convertisseur numérique-analogique destiné à convertir en un signal analogique un premier mot numérique à M bits, avec une erreur de commutation de bit principal réduite, caractérisé en ce qu'il comprend, en combinaison (a) un groupe ( 2) de M conducteurs d'entrée acheminant le il premier mot numérique; (b) un additionneur à M bits plus 1 bit ( 11), ayant M entrées, avec chaque entrée connectée à un conducteur d'entrée respectif; (c) des moyens ( 10) pour appliquer à une certaine entrée de l'additionneur ( 11) un signal représentatif du bit de plus fort poids du premier mot numérique, l'additionneur ayant M conducteurs de sortie
( 2 A), et des signaux des M conducteurs de sortie de l'addi-
tionneur ( 11) constituant un second mot numérique à M bits dont la valeur diffère de celle du premier mot numérique; (d) un convertisseur numérique-analogique à M bits ( 13) qui reçoit le second mot numérique et qui produit un premier courant analogique correspondant à la valeur du second mot numérique; et (e) une source de courant commutée ( 15, 16)
qui réagit au bit de plus fort poids du premier mot numéri-
que et qui produit un courant de décalage et fait la somme algébrique du courant de décalage et du premier courant analogique, pour produire un second courant analogique, le courant de décalage ayant une valeur absolue égale et une polarité opposée à un décalage qui est introduit dans le
premier courant analogique sous l'effet de l'entrée préci-
tée de l'additionneur, de façon que le second courant ana-
logique corresponde à la valeur du premier mot numérique.
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US07/499,099 US5017918A (en) | 1990-03-26 | 1990-03-26 | Method and circuit for eliminating major bit transition error at the bipolar zero point in a digital-to-analog converter |
Publications (1)
Publication Number | Publication Date |
---|---|
FR2660128A1 true FR2660128A1 (fr) | 1991-09-27 |
Family
ID=23983810
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
FR9015047A Pending FR2660128A1 (fr) | 1990-03-26 | 1990-11-30 | Procede et circuit pour eliminer l'erreur de transition du bit principal au point zero bipolaire dans un convertisseur numerique-analogique. |
Country Status (6)
Country | Link |
---|---|
US (1) | US5017918A (fr) |
JP (1) | JPH043519A (fr) |
KR (1) | KR950003287B1 (fr) |
DE (1) | DE4039858C2 (fr) |
FR (1) | FR2660128A1 (fr) |
GB (1) | GB2242584B (fr) |
Families Citing this family (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5257027A (en) * | 1992-07-20 | 1993-10-26 | Burr-Brown Corporation | Modified sign-magnitude DAC and method |
GB2364838B (en) | 1998-03-04 | 2002-03-20 | Fujitsu Ltd | Mixed-signal circuitry and integrated circuit devices |
US6469648B2 (en) | 2000-03-16 | 2002-10-22 | Texas Instruments Incorporated | Digital-to analog-converting method and digital-to analog converter employing common weight generating elements |
US6486818B1 (en) * | 2001-07-26 | 2002-11-26 | Maxim Integrated Products, Inc. | Segmented resistor string digital-to-analog converters |
US7183958B2 (en) * | 2004-09-08 | 2007-02-27 | M/A-Com, Eurotec B.V. | Sub-ranging digital to analog converter for radiofrequency amplification |
TWI254512B (en) * | 2005-03-08 | 2006-05-01 | Sunplus Technology Co Ltd | Apparatus, method and digital-to-analog converter for reducing harmonic error power |
EP1775838B9 (fr) * | 2005-10-11 | 2010-03-03 | Infineon Technologies AG | Correction des erreurs de désadaptation dans un convertisseur N/A |
US7456773B1 (en) * | 2007-06-14 | 2008-11-25 | Qualcomm Incorporated | Pseudo-differential class-AB digital-to-analog converter with code dependent DC current |
CN114142862B (zh) * | 2021-02-04 | 2022-11-18 | 上海辰竹仪表有限公司 | 一种高精度数模转换装置及方法 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE3215519A1 (de) * | 1981-04-27 | 1982-11-11 | Hitachi, Ltd., Tokyo | Digital-analog-wandler und/oder analog-digital-wandler |
EP0065795A1 (fr) * | 1981-05-07 | 1982-12-01 | Koninklijke Philips Electronics N.V. | Convertisseur NA pour signaux bipolaires |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4488144A (en) * | 1980-05-01 | 1984-12-11 | Analogic Corporation | High linearity digital to analog converter |
US4412208A (en) * | 1980-09-16 | 1983-10-25 | Nippon Telegraph & Telephone Public Corporation | Digital to analog converter |
US4465996A (en) * | 1981-03-03 | 1984-08-14 | Intersil, Inc. | High accuracy digital-to-analog converter |
US4468652A (en) * | 1981-04-03 | 1984-08-28 | Burr-Brown Research Corporation | Digital-to-analog converter having ladder network and improved interconnection therefor |
US4567463A (en) * | 1982-02-23 | 1986-01-28 | Burr-Brown Corporation | Circuit for improving the performance of digital to analog converters |
US4568917A (en) * | 1983-06-27 | 1986-02-04 | Motorola, Inc. | Capacitive digital to analog converter which can be trimmed up and down |
JPH01225224A (ja) * | 1988-03-03 | 1989-09-08 | Pioneer Electron Corp | ディジタル・アナログ変換回路 |
-
1990
- 1990-03-26 US US07/499,099 patent/US5017918A/en not_active Expired - Lifetime
- 1990-11-01 GB GB9023757A patent/GB2242584B/en not_active Expired - Fee Related
- 1990-11-21 KR KR1019900018892A patent/KR950003287B1/ko not_active IP Right Cessation
- 1990-11-30 FR FR9015047A patent/FR2660128A1/fr active Pending
- 1990-12-13 DE DE4039858A patent/DE4039858C2/de not_active Expired - Fee Related
- 1990-12-20 JP JP2404177A patent/JPH043519A/ja active Pending
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE3215519A1 (de) * | 1981-04-27 | 1982-11-11 | Hitachi, Ltd., Tokyo | Digital-analog-wandler und/oder analog-digital-wandler |
EP0065795A1 (fr) * | 1981-05-07 | 1982-12-01 | Koninklijke Philips Electronics N.V. | Convertisseur NA pour signaux bipolaires |
Also Published As
Publication number | Publication date |
---|---|
US5017918A (en) | 1991-05-21 |
KR910017781A (ko) | 1991-11-05 |
DE4039858C2 (de) | 1994-12-01 |
DE4039858A1 (de) | 1991-10-02 |
GB9023757D0 (en) | 1990-12-12 |
GB2242584B (en) | 1994-01-12 |
KR950003287B1 (ko) | 1995-04-07 |
JPH043519A (ja) | 1992-01-08 |
GB2242584A (en) | 1991-10-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
RU2159505C2 (ru) | Устройство и способ преобразования аналогового сигнала в цифровую форму, устройство и способ преобразования множества двоично-кодированных числовых отсчетов сигнала в аналоговый сигнал | |
US5818370A (en) | Integrated CODEC with a self-calibrating ADC and DAC | |
US6255974B1 (en) | Programmable dynamic range sigma delta A/D converter | |
FR2483708A1 (fr) | Procede d'interpolation generalisee de conversion numerique-analogique de signaux pcm | |
FR2642920A1 (fr) | Double convertisseur analogique-numerique avec un seul registre d'approximations successives et procede de conversion analogique-numerique | |
JPH07183806A (ja) | バンドパス・シグマ−デルタ・アナログ−デジタル変換器(adc)および変換方法並びにそれを用いた受信機 | |
US4862168A (en) | Audio digital/analog encoding and decoding | |
FR2660128A1 (fr) | Procede et circuit pour eliminer l'erreur de transition du bit principal au point zero bipolaire dans un convertisseur numerique-analogique. | |
FR2586516A1 (fr) | Convertisseur analogique-numerique a conversion fractionnee comportant un circuit d'isolation entre un noeud de soustraction et un codeur de bits de faible poids | |
US4933675A (en) | Audio digital/analog encoding and decoding | |
EP0679001A1 (fr) | Dispositif de décision à seuils adaptatifs pour modulation non-linéaire | |
JP2006516180A (ja) | 進歩したデジタルアンテナモジュール | |
US4498072A (en) | A/D Converter having a self-bias circuit | |
US4818996A (en) | Digital-to-analog converting circuit | |
US6204790B1 (en) | Stacked digital-to-analog converter and methods of performing digital-to-analog conversion | |
JPH0537384A (ja) | アナログ−デジタル・エンコーダ | |
JPH08293793A (ja) | ビデオ無線周波又は中間周波信号のa/d変換用回路 | |
EP1192718A1 (fr) | Procede et systeme de compensation de la non-linearite d'un convertisseur analogique-numerique sigma-delta | |
FR2660130A1 (fr) | Convertisseur numerique-analogique a interpolation et procede de mise en óoeuvre. | |
JP2579555B2 (ja) | ディジタル/アナログ変換装置 | |
JP2579556B2 (ja) | ディジタル/アナログ変換装置 | |
US5122799A (en) | Multi-modulator digital-to-analog converter | |
JPH10322205A (ja) | 非線形歪み補正装置及び非線形歪み補正方法 | |
JPS6342887B2 (fr) | ||
RU2201032C2 (ru) | Устройство преобразования аналоговых сигналов |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
ER | Errata listed in the french official journal (bopi) |
Free format text: 39/91 |