FR2643746A1 - Structure de test de perte de cote en photolithograver - Google Patents

Structure de test de perte de cote en photolithograver Download PDF

Info

Publication number
FR2643746A1
FR2643746A1 FR8902860A FR8902860A FR2643746A1 FR 2643746 A1 FR2643746 A1 FR 2643746A1 FR 8902860 A FR8902860 A FR 8902860A FR 8902860 A FR8902860 A FR 8902860A FR 2643746 A1 FR2643746 A1 FR 2643746A1
Authority
FR
France
Prior art keywords
layer
test
loss
test pattern
conductive layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
FR8902860A
Other languages
English (en)
Other versions
FR2643746B1 (fr
Inventor
Albert Bergemont
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
STMicroelectronics SA
Original Assignee
SGS Thomson Microelectronics SA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SGS Thomson Microelectronics SA filed Critical SGS Thomson Microelectronics SA
Priority to FR8902860A priority Critical patent/FR2643746B1/fr
Publication of FR2643746A1 publication Critical patent/FR2643746A1/fr
Application granted granted Critical
Publication of FR2643746B1 publication Critical patent/FR2643746B1/fr
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70483—Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
    • G03F7/70605—Workpiece metrology
    • G03F7/70653—Metrology techniques
    • G03F7/70658—Electrical testing
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26—Testing of individual semiconductor devices
    • G01R31/2607—Circuits therefor
    • G01R31/2621—Circuits therefor for testing field effect transistors, i.e. FET's
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

La présente invention concerne une structure de test pour la détermination de la perte de cote d'une couche conductrice formée sur un substrat conducteur dont elle est séparée par au moins une couche isolante, comprenant des motifs de test constitués de portions de la couche conductrice pour effectuer des mesures de capacité entre chaque motif de test et le substrat. Dans cette structure les motifs de test comprennent au moins un premier motif de test 11 présentant un rapport surface sur périmètre élevé, et un deuxième motif de test 12 présentant un rapport surface sur périmètre faible par rapport au premier.

Description

La présente invention concerne un procédé de détermination de la perte de cote d'une structure résultant d'étapes de photolithogravure.
On appelle perte de cote la différence entre la dimension d'un motif sur un masque et la dimension correspondante du motif réel obtenu. On s'intéressera plus particulièrement ici à la perte de cote de régions conductrices formées sur une couche isolante reposant elle-même sur une couche ou substrat conducteur. Un exemple d'une telle structure est constitué par les régions de silicium polycristallin couramment utilisées pour former les grilles de transistors MOS.
Les figures 1A 1C illustrent des étapes successives de formation d'une grille de transistor MOS.
A ltétape illustrée en figure 1A, on trouve au-dessus d'un substrat 1, par exemple une tranche de silicium, une couche isolante, par exemple de l'oxyde de silicium SiO2 et une couche de silicium polycristallin 3 revêtue d'une couche de résine 4. Un masque présentant une dimension KM est utilisé pour définir une zone de grille dans la couche de silicium polycristallin 3.
Comte on le voit partir de la figure 1B, en raison de surgravure ou sous-gravure inhérente, quel que soit le procédé utilisé, gravure humide ou gravure sèche, on arrive une dimension réelle de grille XR plus petite que la dimension XM d'une valeur 2dL. On appelle dL la perte de cote.
En outre, on notera la façon dont là cote XR est définie comme correspondant la zone de contact entre la portion de silicium polycristallin restante, 5, et la surface supérieure de la couche d'oxyde de silicium 2.
En effet, c'est la dimension l'interface entre la portion de silicium polycristallin 5 et la couche isolante 2 qui est déterminante dans la suite du processus car la zone de silicium polycristallin 5 est généralement utilisée ultérieurement comme masque pour délimiter des implantations de source et de drain 6 et 7 (figure 1C). On notera que les implantations ne s'arrêtent pas la limite théorique définie par le masque XM mais pénetrent par rapport i cette limite de chaque côté d'une part de la valeur dL mentionnée ci-dessus, d'autre part d'une valeur de diffusion late- rale Dlat Ainsi, la longueur de canal effective sous la grille sera XM - 2dL - 2Dlat. Pour arriver i connattre cette valeur, il est fondamental de connattre la valeur Xi - 2dL, ctest-à-dire la valeur XR susmentionnée.
Dans l'art antérieur, pour mesurer la perte de cote, on faisait subir à une zone de test les mêmes étapes de photolithogravure que les zones de grille puis on analysait les motifs résultants par microscopie optique ou électronique ou bien on effectuait des mesures de résistance de couche.
Les analyses par microscopie optique présentent I'inconvénient de se heurter un seuil de résolution de tordre de 0,1 micromètre et d'autre part ne permettent pas de déterminer l'allure des flancs des motifs.
Les procédés par microscopie électronique donnent des résultats généralement satisfaisants mais exigent un matériel coûteux et sont généralement longs mettre en oeuvre, ce qui fait que l'on est en pratique limité faire une ou deux mesures par plaquette et à ne pas mesurer toutes les plaquettes d'un lot.
Ainsi, en plus de la lourdeur du procédé, on est inévitablement amené procéder largement par échantillonnage ce qui limite la précision finale.
Dans les procédés par mesure de résistance de couche, on utilise couramment des motifs tels que ceux représentés en figures 2A et 2B. A la figure 2A, on peut voir que l'on utilise des motifs de test de forme sensiblement carrée, un contact étant solidaire de chaque zone de coin du carré. Avec une telle structure, on peut effectuer une mesure de résistance par carré de couche (la résis- tance par carré est le rapport entre la résistivité et l'Epais- seur).Des mesures effectuées sur un second motif de forme allongée tel que celui illustré en figure 2B prresentant 4 régions de contact sensiblement aux extrémités d'une zone-allong#e permettent de faire des mesures de résistance et, connaissant la résistance par carré mesurée sur le précédent motif, de-déterminer les dimensions du motif obtenu par rapport au motif du masque correspondant. Les procédés utilisant des mesures de résistance de couche présentent l'inconvénient qu'ils ne donnent aucune information sur les formes des bords de couches.Par exemple, des motifs å flancs inclines symétriques tels que ceux des figures 3A et 3B fourniront des mêmes valeurs de résistance de couche et donc de perte de cote alors que, pour une utilisation pratique, la perte de cote illustrée en figure 3B est beaucoup plus importante que celle illustrée en figure 3A puisque, comme on l'a vu précédemment, c'est l'interface entre la couche de silicium polycristallin et la couche isolante sous-jacente qui conditionne essentiellement les phénomenes ultérieurs d'implantation. De même, pour une structure telle que celle de la figure 3C, présentant un évasement de faible hauteur dans la région inférieure de contact, on obtient sensiblement la même valeur de résistance de couche que si cet évasement n'existait pas et on est donc incapable de mesurer sa valeur.
Pour pallier va ces inconvénients des divers procédés de l'art antérieur, la présente invention prévoit une nouvelle structure de test pour la détermination de la perte de cote d'une couche conductrice formée sur un substrat conducteur dont elle est séparée par au moins une couche isolante, comprenant des motifs de test constitués de portions de la couche conductrice pour effectuer des mesures de capacité entre chaque motif de test et le substrat. Les motifs de test comprennent au moins un premier motif présentant un rapport surface sur périmètre élevé et un deuxibme motif présentant un rapport surface sur périmètre faible par rapport au premier.
Le fait d'utiliser une mesure capacitive fait que l'on mesure en fait les dimensions de la couche conductrice au niveau de son interface avec la couche isolante sur laquelle elle repose, c'est-à-direle paramètre fondamental que l'on cherche i mesurer.
Ces objets, caracteristiques et avantages ainsi que d'autres de la présente invention seront exposés plus en détail dans la description suivante de modes de réalisation particuliers faite en relation avec les figures jointes parmi lesquelles,
les figures lA i 1C, décrites précédemment, illustrent des étapes de photolithogravure et ont été utilisées pour définir la notion meme de perte de cote
les figures 2A et 2B représentent en vue de dessus de motifs de test utilisés dans l'art antérieur pour des mesures de résistance de couche ;
les figures 3A, 3B, 3C représentent des vues en coupe de motifs de test pour mieux faire ressortir les inconvénients des procédés de l'art antérieur ; et
les figures 4 et 5 représentent deux motifs de test utilisés conjointement selon la présente invention.
La figure 4 représente en vue de dessus une portion 11 de couche conductrice, reposant sur une couche isolante elle-m#me formée sur un substrat semiconducteur, comme les couches 5 illus- triées en figures 1B et 1G. La couche 11 a une configuration telle que son rapport surface sur périmètre est important, c'est-8-dirc que c'est par exemple un carré, un cercle, ou un rectangle de grandes dimensions.
Un deuxieme motif de test 12 selon la présente invention est illustré en figure 5. Il comprend une structure dont le péri mette est important devant la surface, cette structure présentant par exemple un motif élémentaire constitué d'une croix 13 répétée un grand nombre de fois (4 fois dans la figure mais dans la pratique on choisira un nombre beaucoup plus élevé).
Si l'on fait des mesures de capacités une premiere pour la capacité Cl formée entre le motif 11 et le substrat et une deuxieme pour la capacité C2 formée entre le motif 12 et le substrat, on notera que, pour de faibles valeurs de la perte de cote ce qui est un cas pratique, la valeur de la surface ll varie peu avec la perte de cote mais que par contre la variation de la surface 12 est importante. Ainsi, pour la capacité C1, on a
C1 = SoxSl/e,
S1 étant sensiblement constant.Pour la capacité C2, en appelant A et B les dimensions marquées sur la figure, on a
C2 I toXlS2 - N2 (4dL2 + 8AdL) ] /e où N représente le nombre de motifs élémentaires,
dL désigne la perte de cote telle que définie en relation avec
les figures lA lC,
gox est la constante diélectrique de ltoxyde-de silicium, et
e est l'épaisseur de la couche isolante.
Ainsi > C2/Cl n f52 - N2 (4dL2 + sAdI)J/51.
Une fois C2 et Cl mesurés, S2, Sl, N et A étant connus, il ne reste plus qu'a résoudre ltéquation du second degré en dl pour obtenir la valeur de dL, c'est-i-dire de la perte de cote.
Dans un exemple pratique, le motif 11 pourra être un carré de 1000/1000 Fm2 ce qui donne un périmetre de 4000 micromè- tres et une surface SI de 106 n2, soit un rapport surface sur pE- rimètre de 250 m. Pour le motif 12, on pourra choisir une valeur
A de 2,5 m et une valeur de B de 1 m, ce qui donne une surface de 11 pm2 et un périmètre de 20 m, soit un rapport S/P de 0,55 Wm. Si cette croix est répétée N X 75 fois, on obtient une surface de 61880 Fm2 ce qui permet des mesures simples avec des capacinit res courants.
En ce qui concerne le motif carré 11, on a dit précédemment que la surface ne variait sensiblement pas avec la perte de cote. Dans l'exemple ci-dessus > avec SI = l mm2, si-on admet que la perte de cote dL 'est pas supérieure 0,2 micromètre, on aura dSl P 800 m2 soit 0,08 % de Sl, ce qui est effectivement négligeable.
Le procédé selon la présente invention permet donc bien d'atteindre des objets énoncés précédemment par une mesure simple de capacitive. Ce procédé offre l'avantage comme on le souhaitait de s'affranchir de la forme du profil des flancs des portions de couche résultant d'une opération de photolithogravure puisqu'on effectue une mesure en bas de couche (mesure capacitive). Le test peut se faire en cours de fabrication sous pointes. Les motifs de test peuvent être placés aux emplacements où la tranche doit être découpée.
On notera que la mesure capacitive selon l'invention sera d'autant plus précise que le rapport surface/périuètre du deuxième motif sera faible et que ltépalsseur d'isolant entre les motifs de test et le substrat conducteur sera faible.
La présente invention est susceptible de nombreuses variantes qui apparattront i l'homme de l'art. Notamment, bien qu'elle ait été décrite en relation avec une couche de silicium polycristallin de grille, elle s'appliquera i toute structure comprenant une portion de couche conductrice en relation capacitive avec une autre couche conductrice. On pourra par exemple mesurer la perte de cote d'autres matériaux conducteurs utilisés en mi croélectronique tels que l'aluminium et les siliciures métalll- ques.

Claims (5)

REVENDICATIONS
1. Structure de test pour la détermination de la perte de cote d'une couche conductrice formée sur un substrat conducteur dont elle est séparée par au moins une couche isolante, comprenant des motifs de test constitués de portions de la couche conductrice pour effectuer des mesures de capacité entre chaque motif de test et le substrat, caractérisée en ce que les motifs de test comprennent au moins
un premier motif de test (11) présentant un rapport surface sur périmètre élevé, et
un deuxième motif de test (12) présentant un rapport surface sur périmètre faible par rapport au premier.
2. Structure selo la revendication l, caractérise en ce que le premier motif de test est un carré.
3. Structure selon la revendication 1, caractérisée en ce que le deuxième motif de test a une forme en croix et est répété un grand nombre de fois.
4. Structure selon la revendication l, caractérisée en ce que la couche conductrice est une couche dans laquelle sont gravées des grilles de transistors MOS.
5. Structure selon la revendication 4, caractérisée en ce que la couche conductrice est une couche de silicium polycristallin.
FR8902860A 1989-02-24 1989-02-24 Structure de test de perte de cote en photolithograver Expired - Lifetime FR2643746B1 (fr)

Priority Applications (1)

Application Number Priority Date Filing Date Title
FR8902860A FR2643746B1 (fr) 1989-02-24 1989-02-24 Structure de test de perte de cote en photolithograver

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
FR8902860A FR2643746B1 (fr) 1989-02-24 1989-02-24 Structure de test de perte de cote en photolithograver

Publications (2)

Publication Number Publication Date
FR2643746A1 true FR2643746A1 (fr) 1990-08-31
FR2643746B1 FR2643746B1 (fr) 1991-06-07

Family

ID=9379376

Family Applications (1)

Application Number Title Priority Date Filing Date
FR8902860A Expired - Lifetime FR2643746B1 (fr) 1989-02-24 1989-02-24 Structure de test de perte de cote en photolithograver

Country Status (1)

Country Link
FR (1) FR2643746B1 (fr)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5897865A (ja) * 1981-12-07 1983-06-10 Nec Corp 半導体装置
US4516071A (en) * 1982-07-26 1985-05-07 The United States Of America As Represented By The Administration Of The United States National Aeronautics And Space Administration Split-cross-bridge resistor for testing for proper fabrication of integrated circuits
US4650744A (en) * 1984-07-17 1987-03-17 Nec Corporation Method of manufacturing semiconductor device

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5897865A (ja) * 1981-12-07 1983-06-10 Nec Corp 半導体装置
US4516071A (en) * 1982-07-26 1985-05-07 The United States Of America As Represented By The Administration Of The United States National Aeronautics And Space Administration Split-cross-bridge resistor for testing for proper fabrication of integrated circuits
US4650744A (en) * 1984-07-17 1987-03-17 Nec Corporation Method of manufacturing semiconductor device

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
IEEE TRANSACTIONS ON ELECTRON DEVICES, vol. ED-31, no. 1, janvier 1985, pages 96-100, IEEE, New York, US; P. VITANOV et al.: "Electrical characterization of feature sizes and parasitic capacitances using a single test structure" *
PATENT ABSTRACTS OF JAPAN, vol. 7, no. 200 (E-196)[1345], 3 septembre 1983; & JP-A-58 97 865 (NIPPON DENKI K.K.) 10-06-1983 *
SOLID STATE TECHNOLOGY, vol. 28, no. 5, mai 1985, pages 229-235, Port Washington, New York, US; C. ALCORN et al.: "Kerf test structure designs for process and device characterization" *

Also Published As

Publication number Publication date
FR2643746B1 (fr) 1991-06-07

Similar Documents

Publication Publication Date Title
Howe et al. Polycrystalline silicon micromechanical beams
EP0487380B1 (fr) Procédé de gravure de couches de circuit intégré à profondeur fixée
EP0005721A1 (fr) Procédé de fabrication d'un transistor bipolaire comportant un contact de base en silicium polycristallin et un contact d'émetteur en silicium polycristallin ou en métal
EP1365444A1 (fr) Condensateur en tranchées dans un substrat avec deux électrodes flottantes et indépendantes du substrat
EP0534872A1 (fr) Résistance de précision et procédé de fabrication
FR3030113A1 (fr) Capteur d'image eclaire et connecte par sa face arriere
EP0372644B1 (fr) Procédé de réalisation d'un circuit intégré incluant des étapes pour réaliser des interconnexions entre des motifs réalisés à des niveaux différents
FR3040538A1 (fr) Transistor mos et son procede de fabrication
FR3080486A1 (fr) Procede de formation d'un dispositif microelectronique
FR2643746A1 (fr) Structure de test de perte de cote en photolithograver
EP0446549B1 (fr) Procédé de mesure des dimensions d'un espaceur
FR2734403A1 (fr) Isolement plan dans des circuits integres
EP0413645B1 (fr) Procédé de fabrication de transistor MOS mésa de type silicium sur isolant
WO2006079765A1 (fr) Microresonateur
US6664120B1 (en) Method and structure for determining a concentration profile of an impurity within a semiconductor layer
US6709879B2 (en) Method for inspecting a pattern defect process
JP3003642B2 (ja) 異物検出感度校正用標準サンプル及びその製造方法
US20040256244A1 (en) Selective electrochemical etching method for two-dimensional dopant profiling
FR3091002A1 (fr) Procédé de gravure d’une couche diélectrique tridimensionnelle
CN111524824B (zh) 原子层沉积薄膜的针孔缺陷的检测方法
EP1241449A1 (fr) Microcapteur capacitif
FR3122285A1 (fr) Capteur photographique
EP1475830A2 (fr) Procédé de fabrication d'un transistor bipolaire
FR3131658A1 (fr) Procédé de formation d'une cavité
FR3138241A1 (fr) Procédé de réalisation d’une zone d’individualisation d’un circuit intégré

Legal Events

Date Code Title Description
ST Notification of lapse