FR2641096A1 - Method and device for monitoring access requests to the memory unit in a data processing system - Google Patents
Method and device for monitoring access requests to the memory unit in a data processing system Download PDFInfo
- Publication number
- FR2641096A1 FR2641096A1 FR8917180A FR8917180A FR2641096A1 FR 2641096 A1 FR2641096 A1 FR 2641096A1 FR 8917180 A FR8917180 A FR 8917180A FR 8917180 A FR8917180 A FR 8917180A FR 2641096 A1 FR2641096 A1 FR 2641096A1
- Authority
- FR
- France
- Prior art keywords
- access
- block
- request
- memory
- memory block
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/16—Handling requests for interconnection or transfer for access to memory bus
- G06F13/18—Handling requests for interconnection or transfer for access to memory bus based on priority control
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Memory System (AREA)
- Multi Processors (AREA)
Abstract
Le dispositif matériel de l'invention pour contrôler les demandes d'accès à un bloc de mémoire comprend un sélecteur 22 agencé pour recevoir deux types de demandes d'accès à un bloc de mémoire : l'un est une demande nouvelle et l'autre est une demande qui a été rejetée au moins une fois. Dans le cas où les deux types de demandes sont appliquées simultanément au sélecteur, le sélecteur admet la demande rejetée au moins une fois, de préférence à la demande nouvelle, pour son contrôle dans un circuit de décision d'accès suivant 23 qui détermine si le bloc demandé par la demande sélectionnée est accessible ou non. Si la demande d'accès à un bloc n'est pas admise dans le circuit de décision d'accès, elle est retardée pendant une période de temps prédéterminée et à nouveau appliquée au sélecteur. Application à l'accès à la mémoire centrale d'un ordinateur.
Description
PROCEDE ET DISPOSITIF POUR CONTROLER DES DEMANDES D'ACCES A UN BLOC
DE NEPIDIRE DANS UN SYSTEME DE TRAITEMENT DE DONNES.
DE NEPIDIRE DANS UN SYSTEME DE TRAITEMENT DE DONNES.
L'invention concerne un procédé et un dispositif matériel pour contrôler des demandes d'accès à un bloc de mémoire constitué d'unités de traitement arithmétique et/ou d'entrée/sortie dans un système de traitement de données et, plus spécifiquement, un procédé et un dispositif dans lesquels les blocs de mémoire sont accessibles indépendamment de l'ordre de la réception des demandes et dans lesquels les demandes d'accès en compétition pour le même bloc de mémoire peuvent être efficacement traitées au moyen d'une simple configuration de circuit.
La mémoire centrale d'un ordinateur peut prendre la forme d'un dispositif comprenant un ensemble de blocs qui sont accessibles indépendamment par des unités de traitement arithmétique et/ou d'entrée/sortie. Afin d'obtenir les performances foncticnnelles d'erâemle élevées voulues d'un ordinateur comportant cette mémoire centrale, il est vital de traiter les demandes d'accès à un bloc indépendamment de l'ordre de leur réception. Cela signifie que les accès en compétition pour le même bloc doivent être traités efficacement.
A cette fin, des techniques d'accès à un bloc de mémoire pour contrôler une compétition pour le même bloc sont révélées dans la Demande de Brevet Japonais NO 49-142917 déposée le 12 Décembre 1974, et publiée le 14 Juin 1976 , sous le NO de publication provisoire 51-68735.
Cet art antérieur comprend dans son ensemble: un ensemble de registres à décalage qui comprend un ensemble d'unité de mémoire ou registres couplés en série; un indicateur d'état de bloc qui fournit une information indiquant si chacun des blocs de mémoire d'une mémoire centrale est ou non disponible; un ensemble de circuits de décision d'accès à un bloc qui sont tous respectivement couplés aux unités de mémoire associées de lten- semble de registres à décalage pour recevoir les signaux de sortie de ceux-ci; et un circuit de décision de priorité qui reçoit l'ensemble des signaux de sortie des circuits de décision d'accès à un bloc.
Selon cet art antérieur, les demandes d'accès à un bloc sont appliquées séquentiellement à l'ensemble de registres à décalage et sont transférées d'un registre à un autre sous la commande de signaux d'horloge de système. Chacun des circuits de décision d'accès à un bloc reçoit l'information d'état de bloc et le signal de sortie de l'unité de mémoire associée de l'ensemble de registres à décalage. Dans le cas où il se produit une compétition entre des demandes d'accès pour le même bloc, le circuit de décision de priorité sélectionne une demande dtaccès à un bloc qui est mémorisée dans une unité de mémoire irférleure prévue à a position la plus basse parmi les unités de mémoire ccntenant les demandes en compétition.
L'art antérieur mentionné plus haut est pourvu d'un certain nombre de circuits de décision d'accès à un bloc qui peuvent appliquer simultanément un certain nombre de demandes d'accès au circuit de décision de priorité. Il s'ensuit que le circuit de décision de priorité doit sélectionner une demande parmi un certain nombre de demandes appliquées en même temps. En conséquence, l'art antérieur a une configuration de circuit compliquée et il est spécialement sophistiqué dans la sélection d'une demande d'accès de préférence à (aux)l'autre(s) demande(s) en compétition. En outre,cet art antérieur est inapproprié pour une fabrication sous forme de circuit intégré en raison de son dispositif volumineux et compliqué.
Un but de l'invention est de fournir un procédé au moyen duquel des demandes d'accès à un bloc en compétition we vert être traitées efficacement au moyen d'une simple configuration de circuit.
Un autre but de l'invention est de fournir un dispositif matériel qui contrôle efficacement les demandes d'accès à un bloc de mémoire au moyen d'une simple configuration de circuit.
Encore un autre but de l'invention est de fournir un contrôleur de demandes d'accès à un bloc pour contrôler ou traiter des demandes d'accès à un bloc en compétition par la mise en oeuvre d'une simple configuration de circuit.
Afin de satisfaire les buts mentionnés ci-dessus, un sélecteur est agencé pour recevoir deux types de demandes d'accès à un bloc de mémoire: l'un d'eux est une demande nouvelle et l'autre est une demande qui a été rejetée au moins une fois. Dans le cas où les deux types de demandes sont appliquées au sélecteur simultanément, le sélecteur permet à la demande rejetée au moins une fois, de préférence à une demande nouvelle, d'être contrôlée dans le circuit de décision d'accès suivant pour voir si un bloc demandé par la demande sélectionnée est admissible ou non. Si la demande d'accès à un bloc ntest pas admise dans le circuit de décision d'accès, elle est retardée pendant une période de temps prédéterminée et elle est à nouveau appliquée au sélecteur.
Un aspect de l'invention prend la forme d'un procédé de contrôle des demandes d'accès à un bloc de mémoire reçues en série dans un moyen sélecteur, chacune des demandes d'accès à un bloc de mémoire subissant un contrôle pour décision d'accès dans un moyen de contrôle d'accès pour déterminer si la demande d'accès à un bloc de mémoire peut être admise, le procédé comprenant les opérations consistant à: (a) recevoir une première demande d'accès à un bloc de mémoire qui n'a pas encore été soumise à un contrôle dans le moyen de contrôle d'accès, à une première entrée du moyen sélecteur; (b) recevoir une deuxième demande d'accès à un bloc de mémoire qui a été rejetée par le moyen de contrôle d'accès à une deuxieme entrée du moyen sélecteur; (c) autoriser la deuxième demande d'accès à un bloc de mémoire de préférence à la première demande d'accès à un bloc de mémoire dans le cas où les première et deuxième demandes d'accès à un bloc de mémoire sont reçues'simultanément; (d) exécuter le contrôle de décision d'accès de la demande d'accès à un bloc de mémoire qui est autorisé à traverser le moyen sélecteur; (e) recevoir une demande d'accès à un bloc de mémoire rejetée par le contrôle de décision d'accès et l'appliquer à la deuxième entrée du moyen sélecteur après un retard de temps prédéterminé; et (f) à exécuter un accès au bloc de mémoire demandé par une demande d'accès à un bloc de mémoire qui est admise par le contrôle de décision d'accès.
Un autre aspect de l'invention prend la forme d'un procédé e contrôle des demandes d'accès à un bloc de mémoire reçues en série cans un moyen sélecteur, chacune des demandes d'accès à un bloc de mémoire subissant un contrôle de décision d'accès dans un moyen de contrôle d'accès pour déterminer si la demande d'accès à un bloc de mémoire peut être admise, le procédé comprenant les opérations consistant à: (a) appliquer une première demande d'accès à un bloc de mémoire demandant l'accès à un bloc de mémoire, au moyen sélecteur; (b) déterminer si le bloc de mémoire demandé dans la première demande d'accès à un bloc de mémoire est disponible ou non; (c) autoriser la première demande d'accès à un bloc de mémoire dans le cas où le bloc de mémoire demandé est disponible; (d) transférer la première demande d'accès à un bloc de mémoire jusqu'à un moyen à mémoire dans le cas où le premier bloc de mémoire n'est pas disponible; (e) maintenir la première demande d'accès à un bloc de mémoire dans le moyen à mémoire pendant une période prédéterminée; (f) réappliquer la première demande d'accès à un bloc de mémoire du moyen à mémoire au moyen sélecteur; (g) donner la priorité à la première demande d'accès à un bloc de mémoire réappliquée dans le cas où une deuxième demande d'accès à un bloc de mémoire plus récente est appliquée simultanément au moyen sélecteur; et (h) à répéter les opérations (b) à (g).
Encore un autre aspect de l'invention prend la forme d'un dispositif matériel pour contrôler les demandes d'accès à un bloc,le dispositif matériel étant prévu entre la mémoire centrale d'un ordinateur et les unités de traitement,la mémoire centrale étant constituée d'un ensemble de blocs accessibles indépendamment,le dispositif matériel comprenant:un premier moyen auquel sont appliquées séquentiellement les demandes d'accès à un bloc à partir d'au mDi-s une des unités de traitement; un deuxième moyen couplé au premier moyen et comportant des première et deuxième entrées,le deuxième moyen recevant les demandes d'accès à un bloc par la première entrée;un troisième moyen pour fournir une information d'état de bloc indiquant l'état présent de chacun des blocs;un quatrième moyen couplé aux deuxième et troisième moyens,le quatrième moyen recevant une demande d'accès à un bloc du deuxième moyen et recevant également l'information d'état de bloc du troisième moyen,le quatrième moyen déterminant si la demande d'accès à un bloc qui lui est appliquée est admise en fonction de l'information d'état de bloc;un cinquième moyen couplé pour recevoir la demande d'accès à un bloc admise par le quatrième moyen, le cinquième moyen commandant un accès à un bloc demandé par la demande d'accès à un bloc appliqué à celui-ci par le quatrième moyen;;et un sixième moyen couplé au quatrième moyen et recevant de celui-ci une demande d'accès à un bloc qui n'est pas admise par le quatrième moyen, le sixième moyen générant la demande d'accès à un bloc reçue par celui-ci avec un retard de temps prédéterminé; dans lequel le deuxième moyen reçoit une demande d'accès à un bloc générée par le sixième moyen à la deuxième entrée, le deuxième moyen autorisant la demande d'accès à un bloc provenant du sixième moyen de le traverser de préférence à une demande d'accès à un bloc qui lui est appliquée par la première entrée.
D'autres caractéristiques et avantages de la présente invention seront mis en évidence dans la description suivante, donnée à titre d'exemple non limitatif, en référence aux dessins annexés dans lesquels:
la Figure 1 est un schéma fonctionnel représentant un dispositif selon un exemple de réalisation Ce l'invention; et
la Figure 2 est un diagramme des temps qui représente un exemple de la manière dont le dispositif représenté sur la Figure 1 fonctionne.
la Figure 1 est un schéma fonctionnel représentant un dispositif selon un exemple de réalisation Ce l'invention; et
la Figure 2 est un diagramme des temps qui représente un exemple de la manière dont le dispositif représenté sur la Figure 1 fonctionne.
On va maintenant expliquer un exemple de réalisation de la présente inventIon en se référant à la
Figure 1.
Figure 1.
Le dispositif représenté sur la Figure 1 comprend dans son ensemble une porte d'accès d'entrée 1 et un contrôleur des demandes d'accès à un bloc 2 interconnecté avec celle-ci. La porte d'accès d'entrée 1 comprend un tampon de réception de demandes d'accès à un bloc ll auquel sont appliquées les demandes d'accès à un bloc de mémoire en provenance d'une unité de traitement arithmétique et/ou d'unités de traitement d'entrée/sortie (dont aucune n'est représentée). La porte d'accès d'entrée 1 comprend en outre un registre 12 pour mémoriser une demande d'accès à un bloc de mémoire lue dans le tampon 1.
Le contrôleur des demandes d'accès à un bloc 2 est couplé à une mémoire centrale 28 qui comprend un ensemble de blocs (non représentés) accessibles indépendamment.
Les signaux d'horloge de synchronisation appliqués aux blocs de la Figure 1 ne sont pas représentés pour la simplicité du dessin.
Une demande d'accès à un bloc de mémoire appliquée au tampon 11 comprend une information d'adresse pour avoir accès à un bloc ie mérclre scécifié. un code d'instruction pour une opération de lecture ou d'écriture, et une région de données où sont mémorisées des données à écrire dans ou à extraire d'un bloc, etc..
Le contrôleur de demandes 2 comprend un indicateur d'état de bloc 21, un sélecteur 22, un circuit de décision d'accès à un bloc 23, un ensemble de registres à décalage 40 qui comprend, dans cet exemple de réalisation, trois registres 24, 25 et 26 disposés en série, un contrôleur d'accès à un bloc 27, et un contrôleur de redisposition des résultats d'accès à un bloc 29 servant à redisposer les résultats d'accès (tels que les données extraites dans le cas d'une opération de lecture) selon l'ordre des demandes d'accès à un bloc appliquées à la porte d'accès 1. On doit noter que le contrôleur de redisposition 29 reçoit des informations sur l'ordre des demandes d'accès â un bicc du taxon de réception de demandes 11 avant d'exécuter l'opération de redisposition.
L'indicateur d'état de bloc 21 comprend un ensemble de bascules affectées respectivement aux blocs de mémoire correspondants de la mémoire centrale 28, et il indique si chacun des blocs de mémoire est ou non accessible ou actif. Le sélecteur 22 comporte deux entrées couplées aux registres 12, 26 et, quand les registres 12, 26 sortent simultanément les demandes d'accès à un bloc, il sélectionne la demande provenant du registre 26 de préférence à celle provenant du registre 12. Plus spécifiquement, le sélecteur 22 laisse passer une demande de bloc mémorisée dans le registre 12 jusqu'au circuit 23 uniquement lorsqu'une demande d'accès à un bloc n'est pas mémorisée dans le registre 26.
Le circuit de décision d'accès à un bloc 23 détermine , en fonction de l'information provenant de l'indicateur d'état de bloc 21, si une demande d'accès à un bloc relayée à partir du sélecteur 22 est admissible ou non. Si la demande est admise, le circuit de décision 23 applique la demande admise au contrôleur d'accès à un bloc 27. Autrement, le circuit t de décision 23 fournit au registre 24 la demande d'accès qui a été rejetée dans le circuit de décision 23. La demande d'accès à un bloc appliquée au registre 24 est décalée jusqu'aux registres suivants 25, 26 en synchronisme avec des signaux d'horloge, et elle est à nouveau appliquée au sélecteur 22.
Comme on l'a représenté, l'ensemble de registres à décalage 40 est constitué de trois étages (c'est-àdire, les registres 24, 25 et 26) dans cet exemple de réalisation particulier. Cependant, le nombre de registres est déterminé en fonction du temps d'accès à la mémoire centrale 28 et du nombre de blocs de mémoire.
Le contrôleur d'accès à un bloc 27 permet qu'une demande d'accès soit mise en oeuvre. Chaque résultat de l'accès à un bloc de mémoire est appliqué au contrôleur de redisposition 29 au moyen du contrôleur d'accès à un bloc# 27.
Alors qu'une demande d'accès à un bloc donnée est transférée dans l'ensemble de registres à décalage 40, une nouvelle demande appliquée à la porte d'accès d'entrée 1 peut être autorisée à avoir accès à un bloc de mémoire. C'est-à-dire que les demandes d'accès à un bloc ne sont pas nécessairement exécutées selonl'ordre de réception, et, de la sorte, les résultats des accès à un bloc doivent être redisposés pour satisfaire l'ordre de la réception des demandes. A cette fin, le contrôleur de redisposition de résultats d'accès 29 est prévu, celuici comportant une table pour redisposer les résultats d'accès à un Dloc selon l'ordre de réception.
On va décrire le fonctionnement des blocs 1, 22 et 27 du dispositif de la Figure 1, ces blocs concernant directement l'invention, en se référant au diagramme des temps représenté sur la Figure 2, dans lequel (a) chacune des références TO à T12 indique un intervalle de temps de fonctionnement et (b) chacune des références numériques 1 à 7 indique une demande d'accès à un bloc de mémoire. Les première à septième demandes sont appliquées dans l'ordre numérique à la porte d'accès d'entrée 1.
La première demande qui est maintenue dans le tampon 11 pendant l'intervalle de temps de fonctionnement
TO , est transférée jusqu'au registre 12 pendant l'intervalle T1. Puisqu'il n'y a pas de demande d'accès à un bloc dans le registre 26 dans ce cas, la première demande traverse le sélecteur 22 et le circuit de décision 23 contrôle si la première demande est admise pendant llin- tervalle de temps T1. Dans cet exemple, on suppose que la première demande est admise dans le circuit de décision 23 pendant l'intervalle T1. En conséquence, la prend mière demande est appliquée au contrôleur d'accès à un bloc de mémoire 27 et y est mémorisée pendant l'intervalle de temps T2. Ensuite, la première demande est autorisée à avoir accès à un bloc voulu.
TO , est transférée jusqu'au registre 12 pendant l'intervalle T1. Puisqu'il n'y a pas de demande d'accès à un bloc dans le registre 26 dans ce cas, la première demande traverse le sélecteur 22 et le circuit de décision 23 contrôle si la première demande est admise pendant llin- tervalle de temps T1. Dans cet exemple, on suppose que la première demande est admise dans le circuit de décision 23 pendant l'intervalle T1. En conséquence, la prend mière demande est appliquée au contrôleur d'accès à un bloc de mémoire 27 et y est mémorisée pendant l'intervalle de temps T2. Ensuite, la première demande est autorisée à avoir accès à un bloc voulu.
Le deuxième demande qui est maintenue dans le tampon 11 pendant l'intervalle de temps T1, est transférée jusqu'au registre 12 pendant l'intervalle T2. Dans cet exemple, on suppose que le circuit de décision 23 n'autorise pas la deuxième demande à utiliser un bloc de mémoire demandé pendant l'intervalle de temps T2. Par conséquent, la deuxième demande est décalée jusqu'au registre 24 pendant l'intervalle T3 et encore décalée jusqu'au registre 25 pendant l'intervalle T4. Pendant l'intervalle de temps T5, la deuxième demande est mémorisée dans le registre 26 et le circuit de décision 23 contrôle si le bloc demandé par la deuxième demande est disponible ou non.On suppose dans cet exemple que la deuxième demande est admise par le circuit de décision 23,et, de la sorte, elle est appliquée au contrôleur d'accès à un bloc 27 et y est mémorisée pendant l'intervalle de temps T6.
Le cas de la troisième demande est identique à celui de la première demande, et, en conséquence, la troisième demande est appliauée au contrôleur d'accès à un bloc 27 et y est mémorisee pendant l'intervalle de temps T4.
La quatrième demande qui est dans le tampon 11 pendant l'intervalle de temps T3 est transférée jusqu'au registre 12 pendant l'intervalle T4. Comme dans le cas de la deuxième demande, on suppose que le circuit de décision 23 interdit l'utilisation du bloc demandé pendant l'intervalle T4. Par conséquent, la quatrième demande est décalée jusqu'au registre 24 pendant l'intervalle T5 et elle est encore décalée jusqu'au registre 25 pendant l'intervalle T6. Pendant l'intervalle de temps
T7, la quatrième demande est mémorisée dans le registre 26 et le circuit de décision 23 contrôle à nouveau si le bloc demandé par celle-ci est disponible. Dans cet exemple,on suppose cue, pendant l'intervalle T7, la quatrième demande n'est pas admise et elle est à nouveau appliquée au registre 24 et y est mémorisée pendant l'intervalle T8.Ensuite, la quatrième demande est décalée jusqu'au registre 25 pendant l'intervalle T9. Si la quatrième demande est enfin autorisée à avoir accès au bloc voulu, de la sorte, pendant l'intervalle T1E, elle est appliquée au contrôleur d'accès à un bloc 27 et y est mémorisée pendant l'intervalle de temps Tll.
T7, la quatrième demande est mémorisée dans le registre 26 et le circuit de décision 23 contrôle à nouveau si le bloc demandé par celle-ci est disponible. Dans cet exemple,on suppose cue, pendant l'intervalle T7, la quatrième demande n'est pas admise et elle est à nouveau appliquée au registre 24 et y est mémorisée pendant l'intervalle T8.Ensuite, la quatrième demande est décalée jusqu'au registre 25 pendant l'intervalle T9. Si la quatrième demande est enfin autorisée à avoir accès au bloc voulu, de la sorte, pendant l'intervalle T1E, elle est appliquée au contrôleur d'accès à un bloc 27 et y est mémorisée pendant l'intervalle de temps Tll.
On va expliquer le traitement de la cinquième demande. La cinquième demande qui est maintenue dans le tampon 11 pendant l'intervalle de temps de fonctionnement T4 est transférée jusqu'au registre 12 pendant l'intervalle T5. Dans ce cas, puisque la deuxième demande a la priorité sur la cinquième demande pendant l'intervalle
T5, le contrôle de la cinquième demande dans le circuit de décision 23 n'est pas exécuté pendant l'intervalle T5 mais il est exécuté pendant l'intervalle de temps T6 suivant. Puisqu-e la cinquième demande est admise dans le circuit de décision 23 pendant l'intervalle T6, elle est appliquée au contrôleur d'accès à un bloc 27 et y est mémorise pendant l'intervalle de temps T7.
T5, le contrôle de la cinquième demande dans le circuit de décision 23 n'est pas exécuté pendant l'intervalle T5 mais il est exécuté pendant l'intervalle de temps T6 suivant. Puisqu-e la cinquième demande est admise dans le circuit de décision 23 pendant l'intervalle T6, elle est appliquée au contrôleur d'accès à un bloc 27 et y est mémorise pendant l'intervalle de temps T7.
On doit noter que, puisque la cinquième demande a été contrôlée dans le circuit de décision 23 pendant l'intervalle T6 au lieu de l'intervalle T5, la sixième demande est transférée jusqu'au registre 12 pendant l'intervalle T7. Comme dans le cas de la cinquième demande, puisque la quatrième demande a la priorité sur la sixième demande , le circuit de décision 23 contrôle la sixième demande pendant l'intervalle T8. Dans cet exemple, on suppose que la sixième demande est admise dans le circuit de décision pendant l'intervalle T8. Par conséquent, la sixième demande est appliquée au contrôleur d'accès à un bloc 27 et y est mémorisée pendant l'intervalle T9.
Enfin, la septième demande est appliquée au registre 12 pendant l'intervalle T9. Comme dans le cas des première et troisième demandes, ;a septième demande est admise dans le circuit de décision 23 pendant l'intervalle T9 et elle est mémorisée dans le contrôleur d'accès à un bloc 27 pendant l'intervalle T10.
Comme on le remarquera d'après la description cidessus, selon la présente invention, les demandes d'accès à un bloc en compétition peuvent être traitées avec une simple configuration de circuit.
Bien que la description précédente ne décrive qu'un exemple de réalisation de la présente invention, les différentes alternatives et modifications possibles sans sortir du cadre de la présente invention, qui est uniquement limitée par les revendications annexées, seront évidentes pour l'homme de l'art.
Claims (9)
1. Procédé de contrôle des demandes d'accès à un bloc de mémoire reçues en série dans un moyen sélecteur (22), chacune des demandes d'accès à un bloc de mémoire subissant un contrôle de décision d'accès dans un moyen de contrôle d'accès t23) pour déterminer Si la demande d'accès à un bloc de mémoire peut être admise, le procédé comprenant les opérations consistant à::
(a) recevoir une première demande d'accès à un bloc de mémoire qui n'a pas encore subi de contrôle dans le moyen de contrôle d'accès, à une première entrée du moyen sélecteur;
(b) recevoir une deuxième demande d'accès à un bloc de mémoire qui a été rejetée par le moyen de contrôle d'accès à une deuxième entrée du moyen sélecteur;
(c) autoriser la deuxième demande d'accès à un bloc de mémoire de préférence à la première demande d'accès à un bloc de mémoire dans le cas où les première et deuxième demandes d'accès à un bloc de mémoire sont reçues simultanément;
(d) exécuter le contrôle de décision d'accès de.
(f) exécuter un accès au bloc de mémoire demandé par une demande d'accès à un bloc de mémoire qui est admise par le contrôle de décision d'accès.
(e) recevoir une demande d'accès à un bloc de mémoire rejetée par le contrôle de décision d'accès et appliquer celle-ci à la deuxième entrée du moyen sélecteur après un retard de temps prédéterminé; et à
la demande d'accès à un bloc de mémoire qui est autorisée à traverser le moyen sélecteur;
2. Procédé selon la revendication 2, dans lequel l'opération (b) consiste en outre à: recevoir une information d'état de bloc indiquant un état présent de chacun des blocs de mémoire, l'information d'état de bloc étant utilisée quand le contrôle de décision d'accès est exécuté.
3. Procédé selon la revendication 1, consistant en outre à: recevoir les informations qui indiquent l'ordre de réception des demandes d'accès à un bloc de mémoire reçues,et à disposer les demandes d'accès à un bloc dont chacune termine l'accès à un bloc de-mémoire selon l'ordre de réception.
4. Procédé de contrôle des demandes d'accès à un bloc de mémoire reçues en série dans un moyen sélecteur (22), chacune des demandes d'accès à un bloc de mémoire subissant un contrôle de décision d'accès dans un moyen de contrôle d'accès (23) pour det#r#r#iner si la demande d'accès à un bloc de mémoire peut être admise, le procédé comprenant les opérations consistant à::
(a) appliquer une première demande d'accès à un bloc de mémoire demandant l'accès à un bloc de mémoire, au moyen sélecteur;
(b) déterminer si le bloc de mémoire demandé dans la première demande d'accès à un bloc de mémoire est disponible ou non;
(c) autoriser la première demande d'accès à un bloc de mémoire dans le cas où le bloc de mémoire demandé est disponible;
(d) transférer la première demande d'accès à un bloc de mémoire à un moyen à mémoire ~40) dans le cas ou le premier bloc de mémoire n'est pas disponible;
(e) maintenir la première demande d'accès à un bloc de mémoire dans le moyen à mémoire pendant une période prédéterminée;
(f) réappliquer la première demande d'accès à un bloc de mémoire provenant du moyen à mémoire au moyen sélecteur;;
(g) donner la priorité à la première demande d'accès à un bloc de mémoire réappliquée dans le cas où une deuxième demande d'accès à un bloc de mémoire plus récente est appliquée simultanément au moyen sélecteur; et à
(h) répéter les opérations (b) à (g).
5. Procédé selon la revendication 4, dans lequel ltopération (c) consiste en outre à: recevoir une information d'é-tat de bloc indiquant un état présent de chacun des blocs de mémoire, l'information d'état de bloc étant utilisée quand le contrôle de décision d'accès est exécuté.
6. Procédé selon la revendication 4, comprenant en outre une opération consistant à (h): recevoir des informations indiquant l'ordre de réception des demandes d'accès à un bloc de mémoire reçues,et à disposer les demandes d'accès à un bloc dont chacune termine l'accès à un bloc de mémoire selon l'ordre de réception.
7. Dispositif maternel pour contrôler les demandes d'accès à un bloc , le dispositif matériel étant prévu entre une mémclre centrale (28) d'un ordinateur et des unités de traitement, la mémoire centrale étant constituée d'un ensemble de blocs qui sont accessibles indépendamment, le dispositif matériel comprenant::
un premier moyen (1) auquel sont appliquées séquentiellement les demandes d'accès à un bloc provenant d'au moins une des unités de traitement;
un deuxième moyen (22) couplé au premier moyen et comportant des première et deuxième entrées, le deuxième moyen recevant les demandes d'accès à un bloc par la première entrée;
un troisième moyen (21) pour fournir une information d'état de bloc indiquant un état présent de chacun des blocs;
un quatrième moyen (23) couplé aux deuxième et troisième moyens, le quatrième moyen recevant une demande d'accès à un bloc du deuxième moyen et recevant également l'information d'état de bloc du troisième moyen, le quatrième moyen déterminant si la demande d'accès à un bloc qui lui est appliquée est admise en fonction de l'information d'état de bloc::
un cinquième moye (27) couplé pour recevoir la demande d'accès à un bloc admise par le quatrième moyen, le cinquième moyen commandant un accès à un bloc demandé par la demande d'accès à un bloc qui lui est appliquée à partir du quatrième moyen; et
un sixième moyen (40) couplé au quatrième moyen et recevant de celui-ci une demande d'accès à un bloc qui n'a pas été admise par le quatrième moyen, le sixième moyen générant la demande d'accès à un bloc reçue par celui-ci avec un retard de temps prédéterminé;
dans lequel le deuxième moyen reçoit une demande d'accès à un bloc générée par le sixième moyen à la deuxième entrée, le deuxième moyen autorisant la demande d'accès à un bloc provenant du sixième moyen à le traverser de préférence à une demande d'accès à un bloc qui lui est appliquée par la première entrée.
8. Dispositif matériel selon la revendication 7, dans lequel le sixième moyen (4G) comprend un ensemble de registres (24,25,26) couplés en série.
9. Dispositif matériel selon la revendication 7, comprenant en outre un septième moyen (29) qui reçoit des informations indiquant l'ordre de réception des demandes d'accès à un bloc, le septième moyen disposant les demandes d'accès à un bloc dont chacune termine l'accès à la mémoire centrale (28) selon l'ordre de réception.
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63328031A JPH0719221B2 (ja) | 1988-12-27 | 1988-12-27 | 記憶制御方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| FR2641096A1 true FR2641096A1 (en) | 1990-06-29 |
| FR2641096B1 FR2641096B1 (fr) | 1994-09-02 |
Family
ID=18205742
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| FR8917180A Granted FR2641096A1 (en) | 1988-12-27 | 1989-12-26 | Method and device for monitoring access requests to the memory unit in a data processing system |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US5412792A (fr) |
| JP (1) | JPH0719221B2 (fr) |
| FR (1) | FR2641096A1 (fr) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5748968A (en) * | 1996-01-05 | 1998-05-05 | Cirrus Logic, Inc. | Requesting device capable of canceling its memory access requests upon detecting other specific requesting devices simultaneously asserting access requests |
| US9134919B2 (en) * | 2012-03-29 | 2015-09-15 | Samsung Electronics Co., Ltd. | Memory device including priority information and method of operating the same |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57211659A (en) * | 1981-06-23 | 1982-12-25 | Fujitsu Ltd | Memory access controller |
| JPS60120449A (ja) * | 1983-12-01 | 1985-06-27 | Fujitsu Ltd | アクセス処理方式 |
| US4598362A (en) * | 1982-06-24 | 1986-07-01 | Tokyo Shibaura Denki Kabushiki Kaisha | Buffer apparatus for controlling access requests among plural memories and plural accessing devices |
Family Cites Families (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3603935A (en) * | 1969-05-12 | 1971-09-07 | Xerox Corp | Memory port priority access system with inhibition of low priority lock-out |
| US4017840A (en) * | 1973-06-15 | 1977-04-12 | Gte Automatic Electric Laboratories Incorporated | Method and apparatus for protecting memory storage location accesses |
| CA1102007A (fr) * | 1979-05-15 | 1981-05-26 | Prem L. Sood | Systeme a deux memoires avec indication d'etat |
| JPS58222361A (ja) * | 1982-06-18 | 1983-12-24 | Fujitsu Ltd | デ−タ処理システムにおけるアクセス要求の優先順位決定制御方式 |
| US4901230A (en) * | 1983-04-25 | 1990-02-13 | Cray Research, Inc. | Computer vector multiprocessing control with multiple access memory and priority conflict resolution method |
| JPS6015771A (ja) * | 1983-07-08 | 1985-01-26 | Hitachi Ltd | ベクトルプロセッサ |
| US4835672A (en) * | 1984-04-02 | 1989-05-30 | Unisys Corporation | Access lock apparatus for use with a high performance storage unit of a digital data processing system |
| US4674032A (en) * | 1984-04-02 | 1987-06-16 | Unisys Corporation | High-performance pipelined stack with over-write protection |
| US4652993A (en) * | 1984-04-02 | 1987-03-24 | Sperry Corporation | Multiple output port memory storage module |
| US4633434A (en) * | 1984-04-02 | 1986-12-30 | Sperry Corporation | High performance storage unit |
| JPS61150059A (ja) * | 1984-12-24 | 1986-07-08 | Sony Corp | デ−タ処理装置 |
| JPH0628051B2 (ja) * | 1986-04-25 | 1994-04-13 | 株式会社日立製作所 | 記憶制御方式 |
| JPS6356754A (ja) * | 1986-08-28 | 1988-03-11 | Toshiba Corp | 入出力チヤネル |
-
1988
- 1988-12-27 JP JP63328031A patent/JPH0719221B2/ja not_active Expired - Fee Related
-
1989
- 1989-12-26 FR FR8917180A patent/FR2641096A1/fr active Granted
-
1993
- 1993-04-09 US US08/046,485 patent/US5412792A/en not_active Expired - Fee Related
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57211659A (en) * | 1981-06-23 | 1982-12-25 | Fujitsu Ltd | Memory access controller |
| US4598362A (en) * | 1982-06-24 | 1986-07-01 | Tokyo Shibaura Denki Kabushiki Kaisha | Buffer apparatus for controlling access requests among plural memories and plural accessing devices |
| JPS60120449A (ja) * | 1983-12-01 | 1985-06-27 | Fujitsu Ltd | アクセス処理方式 |
Non-Patent Citations (2)
| Title |
|---|
| PATENT ABSTRACTS OF JAPAN vol. 7, no. 67 (P-184)19 Mars 1983 & JP-A-57 211 659 ( FUJITSU KK ) 25 Décembre 1982 * |
| PATENT ABSTRACTS OF JAPAN vol. 9, no. 276 (P-402)2 Novembre 1985 & JP-A-60 120 449 ( FUJITSU KK ) 27 Juin 1985 * |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH02173844A (ja) | 1990-07-05 |
| FR2641096B1 (fr) | 1994-09-02 |
| US5412792A (en) | 1995-05-02 |
| JPH0719221B2 (ja) | 1995-03-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| FR2474201A1 (fr) | Procede et dispositif pour gerer les conflits poses par des acces multiples a un meme cache d'un systeme de traitement numerique de l'information comprenant au moins deux processus possedant chacun un cache | |
| Ruthruff et al. | Processing bottlenecks in dual-task performance: structural limitation or strategic postponement? | |
| BE1003816A4 (fr) | Appareil et methode pour acceder a des donnees emmagasinees dans une memoire de pages. | |
| DE60222219T2 (de) | Interne Cache-Speicherblockausräumung mit externer Anforderung | |
| EP0167193A1 (fr) | Système d'arbitrage des demandes d'accès de plusieurs processeurs à des ressources communes, par l'intermédiaire d'un bus commun | |
| FR2519441A1 (fr) | Systeme de selection de priorite pour l'acces a un bus utilise en mode partage | |
| FR2653915A1 (fr) | Dispositif de controle de demandes d'acces a des blocs dans un systeme de traitement de donnees numeriques. | |
| EP0818730A1 (fr) | Méthode de planification de transactions distribuées | |
| FR2634919A1 (fr) | Interface de bus pour microprocesseur | |
| FR2509492A1 (fr) | Appareil de commande d'acces de memoire pour microcalculateur | |
| WO2016082362A1 (fr) | Procédé, dispositif et appareil pour convertir une largeur de bits de données | |
| FR2641096A1 (en) | Method and device for monitoring access requests to the memory unit in a data processing system | |
| FR2645298A1 (fr) | Controleur d'acces direct en memoire | |
| CN1694072A (zh) | 允许多频域的请求方设备的仲裁方法 | |
| US20040267745A1 (en) | Entry locking for large data structures | |
| FR2625342A1 (fr) | Dispositif permettant de traiter simultanement les demandes de transfert produites par l'unite centrale de traitement, l'unite de traitement arithmetique et l'unite de traitement d'entree-sortie d'un ordinateur de grande puissance | |
| EP1772808A1 (fr) | Dispositif et procédé de lecture d'informations dans un ensemble de composants électroniques reliés à un bus de communication, appliqué à la lecture d'une matrice de pixels | |
| EP0962855B1 (fr) | Accès rapide aux circuits tampons | |
| EP0011540A1 (fr) | Dispositif d'interface entrée-sortie entre un commutateur de données et une pluralité de voies de transmission | |
| US5185539A (en) | Programmable logic device address buffer/multiplexer/driver | |
| JP3013343B2 (ja) | ジャーナル一括処理方式 | |
| JPH1115794A (ja) | 並列データ処理装置 | |
| EP0269167B1 (fr) | Circuit intégré et procédé de traitement numérique à module auto-cadencé | |
| JPH0619806A (ja) | データ圧縮用アドレス発生回路 | |
| JP3097843B2 (ja) | 表示制御回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| ST | Notification of lapse |