FR2620268A1 - Procede de dopage d'une couche semi-conductrice et transistor obtenu par ce procede - Google Patents

Procede de dopage d'une couche semi-conductrice et transistor obtenu par ce procede Download PDF

Info

Publication number
FR2620268A1
FR2620268A1 FR8712249A FR8712249A FR2620268A1 FR 2620268 A1 FR2620268 A1 FR 2620268A1 FR 8712249 A FR8712249 A FR 8712249A FR 8712249 A FR8712249 A FR 8712249A FR 2620268 A1 FR2620268 A1 FR 2620268A1
Authority
FR
France
Prior art keywords
doping
layer
ternary compound
dopant
doped
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
FR8712249A
Other languages
English (en)
Inventor
Bernard Etienne
Veronique Thierry-Mieg
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Centre National de la Recherche Scientifique CNRS
Original Assignee
Centre National de la Recherche Scientifique CNRS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Centre National de la Recherche Scientifique CNRS filed Critical Centre National de la Recherche Scientifique CNRS
Priority to FR8712249A priority Critical patent/FR2620268A1/fr
Publication of FR2620268A1 publication Critical patent/FR2620268A1/fr
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H01L29/7787—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT with wide bandgap charge-carrier supplying layer, e.g. direct single heterostructure MODFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02387—Group 13/15 materials
    • H01L21/02395—Arsenides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02463—Arsenides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/02546—Arsenides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02576—N-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/36—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the concentration or distribution of impurities in the bulk material
    • H01L29/365—Planar doping, e.g. atomic-plane doping, delta-doping

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

Procédé de dopage d'une couche semi-conductrice et transistor obtenu par ce procédé. Au lieu d'utiliser un dopage en volume, on forme un ou des plans de dopage P1, P2, P3. Le nombre de centres DX, lieux de piégeage des électrons, est considérablement réduit. Application à la réalisation de composants électroniques, notamment de transistors.

Description

PROCEDE DE DOPAGE D'UNE COUCHE SEMI-CONDUCTRICE ET TRANSISTOR
OBTENU PAR CE PROCEDE
DESCRIPTION
La présente invention a pour objet un procédé de dopage d'une couche semi-conductrice et un transistor obtenu par ce procédé.
Les hétérostructures semi-conductrices à modulation de dopage qui ont été proposées récemment offrent des perspectives intéressantes dans La réalisation de transistors, de composants hyperfréquences, etc... Pour ne citer que Le cas des transistors
TEGFET (pour "Two-dimensional Electron-Gas Field Effect
Transistor") appelés encore MODFET (pour "Modulation Doped Field
Effect Transistors) ou HEMT (pour "High Electron Mobility
Transistor"), il s'agit de composants présentant une forte transconductance, des temps de réponse très faibles et un faible bruit en hyperfréquence.Ces propriétés sont obtenues en séparant les électrons de leurs ions donneurs, pour créer ce qu'il est convenu d'appeler un "gaz d'électrons" à deux dimensions (en abrégé "2-DEG" pour "two-Dimension Electrons Gas")-. Ces électrons ont alors une mobilité qui se trouve etre considérablement augmentée par rapport aux structures anciennes.
On peut rappeler brièvement le principe de ces structures à L'aide des figures 1 et 2.
Sur ta figure 1 on voit, en coupe, un transistor comprenant un substrat 10, par exemple en GaAs semi-isolant une
14 -# couche 12, par exemple en GaAs légèrement dopé p (10 cm ) et d'épaisseur voisine de 1 Fm, une couche 14 par exemple en
Sa At As avec x voisin de 0,3 ; cette dernière couche est
I-x x constituée d'une couche 15 non dopée, par exemple de 80 A d'épaisseur, et d'une couche 16 dopée n à L'aide de silicium et
o d'épaisseur de L'ordre de 500 A ; le dopage est de l'ordre de 10 cm
Le transistor comprend encore des zones 20 et 22 fortement dopées N et recouvertes d'alliage Ni/Au/Ge et constituant respectivement une source et un drain pour le transistor.Enfin, on trouve une électrode 24, par exemple en aluminium, constituant un contact Schottky et formant une grille de commande.
La figure 2 montre le diagramme d'énergie d'une telle structure. On y voit une bande de conduction 27, une bande de valence 29 et un niveau de Fermi EF. On observe également, dans la zone marquée 2-DEG, le "gaz d'électrons" à deux dimensions situe à l'interface entre les deux couches. Ces électrons sont séparés de la grille par la couche ternaire en 6alias, qui joue le r8le de barrière.
On peut trouver une description de telles structures dans les articles de :
- Daniel DELAGEBEAUDEUF et NUYEN T LINH intitulé "Metal-(n) AlGaAs-GaAs Two-Dimensional Electron Sas FET" publié dans IEEE Transactions on Electron Devices, vol.ED-29, N 6, June 1982, pp.955-960,
- A.J. VALOIS et al intitule "Temperature dependence of
I-V characteristics of modulation-doped FETs" publié dans J. Vac.
Sci. Technol. B1(2) Apr. June 1983, pages 190-195,
- R. FISHER et al intitulé "Instabilities in Modulation
Doped Field-Effect Transistors (MODFETs) at 77 K" publié dans
Electronics Letters 15th September 1983, vol.19, n019.
Malgré l'intérêt certain qu'offrent ces composants, ils présentent des inconvénients Liés à la présence de défauts dans la couche ternaire en AI Sa As. Ces défauts sont désignés
x 1-x généralement par "centres DX", la lettre D soulignant que le centre est lié au donneur, en l'occurrence le silicium, et l'ensemble DX montrant qu'il s'agit sans doute d'un complexe.
Sur La figure 2, on voit, en tireté, une ligne 28, qui symbolise te niveau d'énergie de ces centres DX. Les électrons ont tendance à venir se piéger dans ces centres qui ont une grande énergie de liaison, ce qui affecte naturellement les propriétés électroniques du composant.
Ces défauts apparaissent quelle que soit ta technique d'épitaxie utilisée pour réaliser L'hétérostructure, que cette épitaxie s'accomplisse par jets moléculaires, en phase vapeur ou en phase liquide. Ils apparaissent aussi quel que soit le donneur utilisé, dès que la composition en AI dépasse 20X tx supérieur à 0,2). La proportion relative de ces centres, par rapport à l'état normal du donneur, augmente très rapidement avec x et avec le dopage.
Pour un transistor où la composition x de la couche barrière est de l'ordre de 0,3, il semble que les problèmes de mauvaise transconductance à basse température et de trop grande variation de la tension de seuil avec la température, soient imputables à ces défauts. Tous ces problèmes sont évoqués et discutés notamment dans l'article de SUNANDA DHAR et al intitulé "A Detailed Investigation of the D-X Center and Other Trap Levels in GaAs-Al Sa As Modulation-Doped Heterostructures Croup by
x 1-x
Molecular Beam Epitaxy".
Il a déjà été proposé d'utiliser les "super-réseaux" ("superlattice") binaires GaAs/AlAs avec dopage sélectif des puits en GaAs au lieu et place de Ga AI As dopé en volume, pour
l-x x éliminer ces centres DX.
Cette solution est décrite dans L'article de T. BABA intitulé "Elimination of a DX-center by an AlAs/n-GaAs superlattice and its application to 2DEGFETs" publié dans
Microelectronic Engineering 4 (1986) 195-206, pages 195-206.
Il semble que cette technique soit intéressante, dans les résultats qu'elle procure, bien que le terme "élimination" utilisé dans le titre de cette référence soit quelque peu excessif. Cependant, la réalisation d'un tel super-réseau binaire est une technique très délicate, qui impLique une faible vitesse de croissance et qui nécessite d'utiliser des pas courts, ce qui entrasse des problèmes de fiabilité des équipements d'épitaxie.
La présente invention a justement pour but de remédier à ces inconvénients. A cette fin, elle propose un procédé de réalisation d'une hétérostructure semi-conductrice du genre de celles qui ont été évoquées plus haut, ce procédé conduisant à une réduction extremement Importante du nombre de centres DX.
Cette réduction est d'autant plus avantageuse qu'elle augmente avec Le dopage.
Ce résultat est obtenu en renonçant au dopage traditionnel en volume de la couche ternaire (dans l'exemple précédent SaAlAs) au profit d'un dopage par plans. Un tel dopage, très abrupt, est possible en utilisant, comme procédé d'épitaxie,
L'épitaxie dite par jets moléculaires ("Molecular Beam Epitaxy" ou MBE). On sait en effet que ce type d'épitaxie permet de réaliser des variations brutales de composition etlou de dopage et d'obtenir des interfaces quasi monomoléculaires. Mais l'épitaxie en phase vapeur est également possible, ainsi que des combinaisons de ces techniques.
Le dopage par plans est obtenu en interrompant la croissance du composé ternaire et en introduisant le dopant. On peut réitérer cette procédure pour obtenir plusieurs plans de dopage. La distance entre plans de dopage est réglée par ajustement sur le temps d'épitaxie entre deux opérations d'interruption de croissance-dopage.
Pour une concentration atomique de silicium de quelques pour-cents de la monocouche complète et pour un espacement entre plans de dopage de 100 A, on obtient un dopage équivalent à un dopage volumique moyen de quelques 10 cm et il n'y a pratiquement plus de centres DX alors qu'en dopage homogène, pour une même composition x=35X, il n'y a pratiquement que des centres
DX.
Le procédé de L'invention permet de conserver des vitesses de croissance de L'ordre de 1,5 Fm/h, qui sont élevées par rapport à celles des super-réseaux binaires Gats/AlAs (0,3rm/h). Par ailleurs, la qualité cristalline s'est avérée excellente, ce qui a été vérifié par diffraction aux rayons X. Il se trouve aussi que la qualité de surface est excellente (absence de rugosité), que la mobilité électronique est supérieure à celle
2 que l'on observe avec les autres structures (M=1500 cm /Vxsec à 300K pour n=10 cm ), par suite d'une compensation électronique plus faible et que la réalisation de contacts ohmiques ne pose aucun problème et est même beaucoup plus facile que dans le cas de dopage en volume, ce qui est très important pour les applications pratiques.
On observera que la réalisation d'un plan de dopage n'est pas, en soi, une technique nouvelle. Elle est décrite par exemple dans L'article de E.F. SCHUBERT et al intitulé "The
Doped Field-Effect Transistor" publié dans Jap. Journ. of Appl.
Phys., vol. .24, N08, August 1985, pp. 608-610. Cependant, dans cette référence, le plan de dopage, qui est unique, est formé dans un composé binaire, en l'occurrence GaAs. Or, pour un tel composé, le problème des centres DX ne se pose pas. En effet, comme indiqué plus haut, ces centres n'apparaissent que si la composition x de l'alliage ternaire Sa 1-x AI As atteint 20X et ce
x n'est évidemment pas Le cas dans GaAs où x=O. Cependant, la technique décrite dans cette référence pour former cette couche au dopage en forme de fonction de Dirac, peut etre utilisée dans l'invention.
Naturellement, ce n'est qu'à titre d'exemple que l'on a cité, plus haut, le cas de L'hétérostructure en Gats/6aAlAs.
L'invention est plus générale et peut s'appliquer à toute hétérostructure utilisant les composés 111-V, avec une barrière en composé ternaire par suite de la compensation plus faible.
Mais l'intérêt est avant tout pour SaAlAs par suite de la quasi élimination des centres DX:
De façon plus précise, l'invention a donc pour objet un procédé de dopage d'une couche semi-conductrice dans un composé ternaire (X Z )Y où X et Z appartiennent à la colonne III de la
1-x x classification périodique des éléments et Y à la colonne V et où x est inférieur à 1 et supérieur à 0,2, ce procédé étant caractérisé par le fait qu'on commence par faire crotte le composé ternaire par épitaxie sans introduction de dopant, puis on interrompt la croissance du composé ternaire et on introduit le dopant, puis on reprend la croissance du composé ternaire après avoir interrompu L'introduction du dopant, ces opérations ayant pour effet de produire un plan de dopage dans la couche de composé ternaire, et l'on réitère éventuellement ces opérations pour obtenir plusieurs plans de dopage.
De préférence, le composé ternaire est Sa AI As.
1-x x
De préférence encore le dopant est le silicium (dopage n). Mais il pourrait Store le béryllium (dopage p).
La couche dopée ainsi obtenue peut Entre déposée sur une couche tampon (par exemple en GaAs) non dopée pour un TEGFET et épitaxiée sur un substrat semi-isolant, ou fortement dopée pour un laser et épitaxie sur un substrat dopé.
L'invention a également pour objet un transistor obtenu par le procédé défini plus haut.
L'invention sera mieux comprise à la lumière de la description qui va suivre, d'exemples de réalisation donnés à titre explicatif et nullement limitatif. Cette description se réfère à des dessins annexes sur lesquels :
- la figure 1, déjà décrite, représente, en coupe, un transistor selon l'art antérieur,
- la figure 2, déjà décrite, montre un diagramme d'énergie relatif à la structure précédente,
- la figure 3 montre un transistor TEGFET conforme à l'invention à un seul plan de dopage.
- la figure 4 montre le schéma de la bande de conduction dans L'exemple du TEGFET à un plan de dopage,
- la figure 5 montre le schéma de la bande de conduction dans une hétérostructure à deux plans de dopage.
Sur la figure 3, on voit un transistor TEGFET comprenant un substrat semi-isolant 10, par exemple en GaAs, une couche 12 en GaAs, faiblement dopée p, une couche 16 en
Sa AI As avec x=0,3 par exemple, cette couche comprenant un
1~x x plan de dopage P1 dopé à L'aide de silicium. Naturellement, sur cette figure les dimensions ne sont pas respectées pour plus de clarté. Il suffit d'indiquer que la couche 12 peut présenter une épaisseur de L'ordre du micron, la sous-couche 15 une épaisseur
de l'ordre de la centaine d'Angstroms et la couche 16 une
épaisseur de la centaine d'Angstroms. La figure 4 montre la bande
de conduction correspondante et la place du plan de dopage P1.
Pour obtenir une telle structure on peut s'y prendre
comme suit, sans que la technique de croissance et les paramétrés
indiqués constituent en quoi que ce soit une limitation de la
portée de L'invention. L'épitaxie s'effectue dans un bàti
d'épitaxie par jets moléculaires. La température de croissance
est d'environ 6400C sous une pression d'arsenic égale à une
valeur comprise entre deux et quatre fois la pression de
stabilisation en phase riche en arsenic de La surface de La
couche. La vitesse de croissance est de 1 pm/h pour GaAs soit 1,5 pm/h pour SaAlAs de composition en AI x=0,35.La température de la
cellule de silicium est, suivant les cas, de 10000C ou de 11000C
de façon à avoir un flux de 1010 atomeslcm2xsec ou de 4.1010
atomeslcm2xsec.
Pendant le dopage planaire les flux des métaux Sa, AI
sont interrompus par fermeture des obturateurs des cellules
correspondantes, nais le flux d'arsenic est maintenu. Le temps de
dépit de silicium varie entre 1 seconde et 10 minutes suivant le
dopage désiré. Dès que le dépôt est terminé (fermeture de
l'obturateur de la cellule de silicium) la croissance reprend par
ouverture des obturateurs des cellules Sa et AI.
Il faut donc remarquer que, contrairement au dopage en
volume, la quantité de dopant introduite dans un plan de dopage
est totalement indépendante de la vitesse de croissance, qui peut
fluctuer un peu d'un jour à L'autre.
Le flux de silicium étant très stable (car la
consommation de silicium est 10 000 fois plus faible que celle de
Sa AI ou As (comparer quelques 10 cm de dopage à quelques
3
10 atomes par cm dans un cristal) La détermination du dopage,
qui s'effectue par le choix d'une température du silicium et
d'une durée, est très facile ; les résultats obtenus sont donc
parfaitement controlables et reproductibles.
L'hétérostructure obtenue est complétée par une source 20, un drain 22, une couche 23 en GaAs et une grille 24 comme pour obtenir un transistor complet.
Dans un tel transistor, L'épaisseur de la couche de 6aAlAs peut cotre plus faible que dans l'art antérieur (par
o o o exemple 200 A (couche à 150 A de la surface plus 50 A de
o o couche 15, dite de séparation) au Lieu de 600 A (150 A de couche de couverture -100 A de SaAlAs et au-dessus 50 A de GaAs
o pour éviter L'oxydation- 400 A de couche de GaAlAs dopée en volume et 50 A de couche de séparation). Il en résulte que la distance L entre ta grille 24 et le gaz d'électrons se trouve réduite d'environ un facteur 3. Cet avantage, ajoute à l'absence de centres DX, devrait améliorer différentes propriétés du transistor, en particulier sa transconductance à basse température. (Pour une grille courte, cette transconductance est inversement proportionnelle à L).
La figure 5 donne un autre exemple de bande de conduction avec deux plans de dopage P et P2 respectivement de
Il -2 12 -2 1 quelques 10 cm et 6.10 cm . Le gaz d'électrons obtenu dans ce cas présente une très haute mobilité à la température de l'hélium liquide.
L'invention peut également servir à la réalisation d'un laser à semi-conducteur dont la partie active serait en composé binaire, par exemple en Gars, et plus généralement à la réalisation de tout composant à semi-conducteur utilisant de telles hétérostructures.

Claims (9)

REVENDICATIONS
1. Procédé de dopage d'une couche semi-conductrice en composé ternaire (X Z )Y où X et Z appartiennent à la colonne
#-x x
III de la classification périodique des éléments et Y à la colonne V et où x est inférieur à 1 et supérieur à 0,2, ce procédé étant caractérisé par le fait qu'on commence par faire crotte le composé ternaire par épitaxie sans introduction de dopant, puis on interrompt la croissance du composé ternaire et on introduit le dopant, puis on reprend la croissance du composé ternaire après avoir interrompu l'introduction du dopant, ces opérations ayant pour effet de produire un plan de dopage (PI) dans la couche de composé ternaire, et l'on réitère éventuellement ces opérations pour obtenir plusieurs plans de dopage (P1, P2, P3).
2. Procédé selon la revendication 1, caractérisé par le fait que le composé ternaire est CL AI As.
x
3. Procédé selon la revendication 2, caractérisé par le fait que, pour interrompre la croissance du composé ternaire on interrompt le flux de Sa et de AI, tout en maintenant le flux de
As.
4. Procédé selon L'une quelconque des revendications 1 et 2, caractérisé par le fait que le dopant est le silicium.
5. Procédé selon la revendication 1, caractérisé par le fait que l'épitaxie est une épitaxie par jets moléculaires.
6. Transistor à effet de champ du type TEGFET comprenant, sur un substrat semi-isolant (10), une première couche semi-conductrice (12) non dopée d'un composé binaire (XY) de type III-V surmontée d'une seconde couche semi-conductrice (14) d'un composé ternaire (X Z )Y où x est inférieur à 1 et
1-x x supérieur à 0,2, cette seconde couche ~tant dopée au moins sur une partie t16) à L'aide d'un dopant donneur approprie, la seconde couche dopée étant surmontée d'une grille conductrice (24) et pourvue de deux zones Latérales conductrices constituant une source (20) et un drain (22), ce transistor étant caractérisé par le fait que La partie dopée (16) de la seconde couche semi conductrice (14) est obtenue selon le procédé de la revendication 1 et comprend au moins un plan de dopage (P1).
7. Transistor à effet de champ selon la revendication 6, caractérisé par le fait que le composé ternaire est en à effet de champ selon la revendication 6, caractérisé par le fait que le dopant est le silicium.
9. Transistor à effet de champ selon La revendication 6, caractérisé par le fait qu'il comprend un seul plan de dopage (P1).
10. Transistor à effet de champ selon la revendication 7, caractérisé par le fait que le plan de dopage est situé à une
o distance de la surface de La couche inférieure à 200 A.
FR8712249A 1987-09-03 1987-09-03 Procede de dopage d'une couche semi-conductrice et transistor obtenu par ce procede Pending FR2620268A1 (fr)

Priority Applications (1)

Application Number Priority Date Filing Date Title
FR8712249A FR2620268A1 (fr) 1987-09-03 1987-09-03 Procede de dopage d'une couche semi-conductrice et transistor obtenu par ce procede

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
FR8712249A FR2620268A1 (fr) 1987-09-03 1987-09-03 Procede de dopage d'une couche semi-conductrice et transistor obtenu par ce procede

Publications (1)

Publication Number Publication Date
FR2620268A1 true FR2620268A1 (fr) 1989-03-10

Family

ID=9354602

Family Applications (1)

Application Number Title Priority Date Filing Date
FR8712249A Pending FR2620268A1 (fr) 1987-09-03 1987-09-03 Procede de dopage d'une couche semi-conductrice et transistor obtenu par ce procede

Country Status (1)

Country Link
FR (1) FR2620268A1 (fr)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0391380A2 (fr) * 1989-04-04 1990-10-10 Siemens Aktiengesellschaft Structure HEMT
EP0525297A2 (fr) * 1991-05-08 1993-02-03 Fujitsu Limited Procédé pour la croissance d'un cristal dopé
EP0854522A1 (fr) * 1997-01-17 1998-07-22 France Telecom Photodétecteur métal-semiconducteur-métal

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4470192A (en) * 1983-08-22 1984-09-11 Rockwell International Corporation Method of selected area doping of compound semiconductors
EP0183146A2 (fr) * 1984-11-19 1986-06-04 Max-Planck-Gesellschaft zur Förderung der Wissenschaften e.V. Dispositif semi-conducteur comprenant du matériau épitaxial
EP0196245A1 (fr) * 1985-02-22 1986-10-01 Fujitsu Limited Couche d'un semi-conducteur composé à haute concentration de porteurs et procédé pour sa fabrication
EP0249371A2 (fr) * 1986-06-02 1987-12-16 Hitachi, Ltd. Dispositif semi-conducteur comprenant deux semi-conducteurs composés et sa méthode de fabrication

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4470192A (en) * 1983-08-22 1984-09-11 Rockwell International Corporation Method of selected area doping of compound semiconductors
EP0183146A2 (fr) * 1984-11-19 1986-06-04 Max-Planck-Gesellschaft zur Förderung der Wissenschaften e.V. Dispositif semi-conducteur comprenant du matériau épitaxial
EP0196245A1 (fr) * 1985-02-22 1986-10-01 Fujitsu Limited Couche d'un semi-conducteur composé à haute concentration de porteurs et procédé pour sa fabrication
EP0249371A2 (fr) * 1986-06-02 1987-12-16 Hitachi, Ltd. Dispositif semi-conducteur comprenant deux semi-conducteurs composés et sa méthode de fabrication

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
IBM TECHNICAL DISCLOSURE BULLETIN, vol. 27, no. 9, février 1985, page 5299, New York, US; S.TIWARI et al.: "Compensating charge layers in high electron mobility transistors" *
INST. PHYS. CONF. SER., no. 74, chapitre 5, Paper presented at Int. Symp. GaAs and related Compounds, Biarritz, pages 321-326, Adam Hilger Ltd.; H.LEE et al.: "Optimized GaAs/(Al,Ga)As modulation doped heterostructures" *
JOURNAL OF THE ELECTROCHEMICAL SOCIETY, vol. 133, no. 4, avril 1986, page 174C, no. 643 SOA, Manchester, NH., US; T.ISHIKAWA et al.: "Improvement of 2DEG concentration in selectively doped GaAs/GaAs heterostructure by atomic-planar doping method" & FUJITSU LABORATORIES LTD., 10-1 WAKAMIYA, MORINOSATO, ATUGI 243-01 *

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0391380A2 (fr) * 1989-04-04 1990-10-10 Siemens Aktiengesellschaft Structure HEMT
EP0391380A3 (fr) * 1989-04-04 1991-05-15 Siemens Aktiengesellschaft Structure HEMT
US5393990A (en) * 1989-04-04 1995-02-28 Siemens Corporate Research, Inc. HEMT structure
EP0525297A2 (fr) * 1991-05-08 1993-02-03 Fujitsu Limited Procédé pour la croissance d'un cristal dopé
EP0525297A3 (en) * 1991-05-08 1993-10-06 Fujitsu Limited Method of growing doped crystal
EP0854522A1 (fr) * 1997-01-17 1998-07-22 France Telecom Photodétecteur métal-semiconducteur-métal
FR2758657A1 (fr) * 1997-01-17 1998-07-24 France Telecom Photodetecteur metal-semiconducteur-metal
US6107652A (en) * 1997-01-17 2000-08-22 France Telecom Metal-semiconductor-metal photodetector

Similar Documents

Publication Publication Date Title
US7790536B2 (en) Dopant confinement in the delta doped layer using a dopant segregration barrier in quantum well structures
US7851780B2 (en) Semiconductor buffer architecture for III-V devices on silicon substrates
FR2600821A1 (fr) Dispositif semi-conducteur a heterojonction et double canal, son application a un transistor a effet de champ, et son application a un dispositif de transductance negative
EP3117465B1 (fr) Transistor a effet de champ et a heterojonction.
EP1192665B1 (fr) Transistor bipolaire III-V à hétérojonction
FR2474761A1 (fr) Procede de fabrication de transistors a effet de champ a porte formant barriere de schottky
EP0050064B1 (fr) Transistor à effet de champ à fréquence de coupure élevée
EP0522952B1 (fr) Transistor à effet de champ, à couches minces de barrière et couche mince dopée
WO2017072249A1 (fr) Transistor a effet de champ a rendement et gain optimise
EP0577498B1 (fr) Transistor JFET vertical à mode de fonctionnement bipolaire optimisé et procédé de fabrication correspondant
FR2701166A1 (fr) Transistor à effet de champ et procédé pour la fabrication d'un tel transistor.
EP0690506B1 (fr) Procédé de réalisation d'un dispositif semiconducteur comprenant au moins deux transistors à effet de champ ayant des tensions de pincement différentes
FR2496990A1 (fr) Transistor a effet de champ a barriere schottky
FR2620268A1 (fr) Procede de dopage d'une couche semi-conductrice et transistor obtenu par ce procede
JP2687897B2 (ja) 電界効果型トランジスタ及びその製造方法
FR2700221A1 (fr) Transistor à effet de champ ayant des propriétés améliorées de capacité parasite et de transconductance.
FR2690277A1 (fr) Circuit intégré à transistors complémentaires à effet de champ à hétérojonction.
WO2024133829A1 (fr) Transistor a effet de champ a haute mobilite a fiabilite amelioree
EP0181246A1 (fr) Dispositif semiconducteur comportant un contact Schottky, et procédé de réalisation d'un tel dispositif
JP2817726B2 (ja) トンネルトランジスタ及びその製造方法
JP2614490B2 (ja) ヘテロ接合電界効果トランジスタ
FR2690276A1 (fr) Circuit intégré à transistors complémentaires à effet de champ à hétérojonction.
FR2662544A1 (fr) Transistor a effet de champ a heterojonction.
FR2686455A1 (fr) Transistor a effet de champ a canal p a heterojonction, et circuit integre a transistors complementaires.
JP2000340581A (ja) 半導体装置およびその製造方法