FR2686455A1 - Transistor a effet de champ a canal p a heterojonction, et circuit integre a transistors complementaires. - Google Patents

Transistor a effet de champ a canal p a heterojonction, et circuit integre a transistors complementaires. Download PDF

Info

Publication number
FR2686455A1
FR2686455A1 FR9200668A FR9200668A FR2686455A1 FR 2686455 A1 FR2686455 A1 FR 2686455A1 FR 9200668 A FR9200668 A FR 9200668A FR 9200668 A FR9200668 A FR 9200668A FR 2686455 A1 FR2686455 A1 FR 2686455A1
Authority
FR
France
Prior art keywords
layer
holes
sub
band
channel
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
FR9200668A
Other languages
English (en)
Inventor
Linh T Nuyen
Castagne Jean
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Picogiga SA
Original Assignee
Picogiga SA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Picogiga SA filed Critical Picogiga SA
Priority to FR9200668A priority Critical patent/FR2686455A1/fr
Priority to EP93904106A priority patent/EP0623244A1/fr
Priority to JP5512972A priority patent/JPH07506461A/ja
Priority to PCT/FR1993/000061 priority patent/WO1993015523A1/fr
Publication of FR2686455A1 publication Critical patent/FR2686455A1/fr
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/08Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/092Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/06Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0605Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits made of compound material, e.g. AIIIBV
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/80Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier
    • H01L29/802Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier with heterojunction gate, e.g. transistors with semiconductor layer acting as gate insulating layer, MIS-like transistors

Abstract

Ce transistor comporte une hétérojonction formée entre une couche Aly Ga1 - y As (ou Alz In1 - z ) et une couche Gay In1 - y As et définissant, au niveau de la couche Gay In1 - y As, un puits quantique comportant des sous-bandes de type HH. Selon l'invention, l'épaisseur de la couche Gay In1 - y As est choisie de manière que, lorsqu'une tension négative (VG ) est appliquée à la grille, il apparaisse dans le puits quantique des sous-bandes HH1 , HH2 , HH3 ,... séparées par une énergie telle que les sous-bandes correspondant aux masses effectives m*h / / les plus élevées soient peuplées de trous en concentration notablement inférieure à celle des trous peuplant la sous-bande HH1 , de manière à créer un régime d'accumulation de trous dans le puits quantique et accroître corrélativement la transconductance du composant. Ceci correspond, pour 25 à 35% d'indium, à une épaisseur de Gay In1 - y As comprise entre 4 et 6 nm environ ou, pour 25 à 30% d'indium, à une épaisseur comprise entre 6 et 9 nm.

Description

Transistor à effet de champ à canal p à hétérojonction, et
circuit intégré à transistors complémentaires
L'invention concerne les composants du type transistor à effet de champ à canal p utilisés soit isolément, soit associés à des transistors à effet de champ à canal n dans des circuits intégrés à transistors complémentaires.
À cet égard, les circuits intégrés numériques CMOS silicium constituent une technologie extrêmement intéressante grâce à leur faible consommation, qui peut atteindre des valeurs aussi basses que 0,3 FW par bit de mémoire et qui permet donc une intégration à grande échelle de circuits numériques complexes.
Cette technologie ne permet cependant pas d'obtenir des circuits très rapides, en raison du temps de propagation relativement long des CMOS silicium ; le temps d'accès des mémoires réalisées de cette manière est ainsi de l'ordre de 10 ns.
Si l'on souhaite une plus grande rapidité, il est nécessaire de réaliser les circuits selon une autre technologie, par exemple à partir de transistors bipolaires ECL sur silicium, qui autorisent des temps d'accès de l'ordre de 1 ns.
Mais ces circuits consomment une puissance beaucoup plus importante, de l'ordre de centaines de microwatts par bit.
Une autre voie possible consiste à utiliser, au lieu du silicium, des alliages III-V, notamment en réalisant les circuits à partir de
MESFETs (MEtal-Semiconductor Field-Effect Transistors : transistors métal-semiconducteur à effet de champ) sur GaAs, dont les paramètres de rapidité et de consommation se situent à des valeurs de l'ordre de 0,8 ns pour 500 ,uW. Mais ces valeurs intermédiaires, qui ne réalisent qu'un compromis entre rapidité et consommation, ne permettent pas à cette technologie de trouver de débouchés industriels importants.
Les circuits les plus rapides que l'on ait pu réaliser jusqu'à présent comportent une hétérojonction AlGaAs/GaAs et sont réalisés à base de HEMTs (High Electron Mobility Transistors : transistors à grande mobilité électronique), composants également connus sous le sigle TEGFETs (Two-Dimensional Electron Gas Field-Effect Transistors : transistors à effet de champ à gaz d'électrons bidimensionnel) dont le temps de propagation est de l'ordre de 25 à 30 ps par porte logique. Mais leur consommation élevée, de l'ordre de 4 mW par porte, rend très difficile une intégration à grande échelle.
Plus récemment encore, il a été proposé de réaliser des circuits intégrés à hétéroj onction AlGaAs/GaInAs, technologie particulièrement intéressante car elle utilise, comme dans le cas des CMOS, des transistors complémentaires, à canal n et p. On pourra se référer par exemple à D.E. Grider et al., Development of Static Random
Access Memories Using Complementary Heterostructure Insulated
Gate Field Effect Transistor Technology, GaAs IC Symposium Digest 1990, p. 143. Cette technique permet de réaliser des circuits intégrés à très faible consommation, de l'ordre de 64 ,uW par porte, avec un relativement faible temps de propagation, de l'ordre de 200 ps. On a ainsi pu réaliser des mémoires statiques SRAM 4 Kbits avec des performances remarquables de 3,5 ns de temps d'accès et une consommation très faible de 183 mW (voir D.E. Grider et al.,
Delta-Doped Complementary Heterostructure FETs with High Y
Value Pseudomorphic InyGal J,As Channels for Ultra-Low Power
Digital ICApplications, IEDM Digest 1991, p. 235).
L'invention concerne ce type de composant à hétérojonction AlGaAs/GaInAs, et a pour objet de pallier un certain nombre d'im- perfections et de limitations (que l'on exposera en plus amples détails plus bas) des composants connus proposés jusqu'à présent.
Plus précisément, l'un des buts de la présente invention est de proposer un choix approprié des épaisseurs et des compositions des couches épitaxiales de ces structures, qui permette de réaliser un transistor à canal p de transconductance très élevée, typiquement avec une valeur de transconductance du même ordre que celle d'un transistor à canal n, permettant ainsi de réaliser des circuits complémentaires dont les transistors à canal p ont des performances équivalentes à celles des transistors à canal n. Tel n'était pas le cas jusqu'à présent, les transistors à canal p présentant, dans le meilleur des cas, des transconductances plus de quatre fois inférieures à celles des transistors à canal n; on exposera en détail plus loin les phénomènes physiques qui sont à l'origine de ces différences.
A cet effet, le composant de l'invention, qui est du type comportant une hétérojonction formée entre une couche comprenant un matériau semiconducteur 111-V à grande bande interdite (avantageusement AIxGa1 xAs sur substrat GaAs, ou AlzIn1-zAs sur substrat InP) et une couche comprenant un matériau semiconducteur
III-V à petite bande interdite (avantageusement Gas,In1 yAs), cette hétérojonction définissant dans le diagramme de bande de valence de l'hétérostructure, au niveau de la couche comprenant le matériau à petite bande interdite, un puits quantique comportant des sousbandes de type HH, est caractérisé en ce que l'épaisseur de la couche comprenant le matériau à petite bande interdite est essentiellement choisie de manière que, lorsqu'une tension négative est appliquée à la grille, il apparaisse dans le puits quantique des sous-bandes Hili et HH2, ainsi qu'éventuellement des sous-bandes d'ordre supérieur HH3, ..., ces diverses sous-bandes étant séparées par une énergie telle que les sous-bandes correspondant aux masses effectives m les plus élevées soient peuplées de trous en concentration notablement inférieure à celle des trous peuplant la sous-bande HH1, de manière à créer un régime d'accumulation de trous dans le puits quantique et accroître corrélativement la transconductance du composant.
Pour une hétérojonction AIxGa1-xAs/GayIn1-yAs, l'épaisseur de la couche comprenant Gaz,In1-yAs est dans ce cas essentiellement comprise entre environ 4 nm et environ 6 nm, pour une fraction molaire d'indium (1-y)ln comprise entre 0,25 et 0,35 de manière que la concentration des trous dans la sous-bande HH2 soit notablement inférieure à celle dans la sous-bande HH1, ou entre environ 6 nm et environ 9 nm, pour une fraction molaire d'indium (1-y)In comprise entre 0,25 et 0,30 de manière que la concentration des trous dans la sous-bande HH3 soit notablement inférieure à celle dans les sousbandes HHi et HH2.
L'invention vise également un circuit intégré à composants complémentaires du type transistors à effet de champ à canal p et à ca nal n, caractérisé en ce qu'il comprend au moins un transistor à effet de champ à canal p réalisé selon l'une des revendications précédentes, de manière à abaisser la masse effective moyenne m*1 des trous pour le transistor à canal p et accroître corrélativement la transconductance et la densité de courant de celui-ci.
o
On va maintenant exposer en détail l'invention, en référence aux figures annexées ; on notera que, sur toutes les figures, les mêmes références désignent toujours des éléments identiques.
La figure 1 montre la structure générale de deux transistors, respectivement à canal n et à canal p, l'invention s'appliquant à la structure du composant à canal p.
Les figures 2a, 2b et 2c montrent l'allure de la bande de conduction et de la bande de valence pour la structure de la figure 1, respectivement au repos, dans le cas de l'application d'une tension de grille positive (pour le transistor à canal n) et dans le cas de l'application d'une tension de grille négative (pour le transistor à canal p).
La figure 3 représente, avec l'énergie en fonction du vecteur d'onde, le schéma de bande de valence de GaAs et GaInAs, dans le cas d'un matériau non contraint.
La figure 4 illustre schématiquement la structure d'une hétérojonction contrainte et la nature des contraintes subies.
la figure 5 est homologue de la figure 3, pour le matériau contraint de la figure 4.
Les figures 6a et 6b illustrent l'allure de la bande de valence, respectivement au repos et avec application d'une tension négative de grille, d'une structure contrainte à faible teneur en aluminium.
Les figures 7a et 7b sont homologues des figures 6a et 6b, pour une structure à forte teneur en aluminium.
Les figures 8a et 8b montrent la configuration du puits quantique formé au niveau de la couche GaInAs, pour deux épaisseurs différentes de cette couche.
Les figures 9a et 9b montrent de façon plus précise, pour deux tensions négatives de grilles différentes, la position des différentes sous-bandes présentes dans le puits quantique présenté figure 8b, notamment en tenant compte de la déformation triangulaire du puits quantique lorsqu'une polarisation est appliquée.
Les figures 10a, 10b et 10c montrent, respectivement au repos et pour deux tensions négatives de grille différentes, l'allure de la bande de valence, ainsi que celle du puits quantique et des sous-bandes qui apparaissent dans ce puits, dans le cas des structures de l'art antérieur.
Les figures lia, îib et lic sont homologues des figures 10a, 10b et 10c, pour la structure selon l'invention.
o
Sur la figure 1, on a représenté de façon schématique la structure de départ de l'invention, qui comporte successivement:
- un substrat 1 en GaAs,
- une couche tampon 2, également de GaAs, ou constituée d'un
empilement GaAs/AlGaAs, mais avec des caractéristiques chi
miques (pureté) et cristallographiques parfaitement contrô
lées, sur une épaisseur de 500 nm (cette valeur d'épaisseur,
comme toutes celles qui suivent, étant sauf indication con
traire une valeur typique donnée uniquement à titre indica
tif),
- un dopage volumique ou planaire ( 8-dopage ) 3 au silicium,
- une couche 4 de GaAs, de 3 nm d'épaisseur environ,
une couche 5 de GayIn1-yAs, de 15 nm d'épaisseur, avec une
teneur en gallium yGa de l'ordre de 0,75 à 0,85 environ (ici
comme dans la suite, toutes les teneurs sont indiquées en frac
tions molaires),
- une couche 6 de AlxGa1 xAs, de 25 nm d'épaisseur, avec une
teneur en aluminium xAl de l'ordre de 0,75 environ, et
- une couche protectrice 7 de GaAs, de 3 nm d'épaisseur.
On notera incidemment que d'autres alliages 111-V que ceux indiqués peuvent être utilisés, par exemple une couche 6 de AIzIn1 zAs sur une couche 5 de GaInAs, etc, les teneurs des différents consti tuants étant choisies de manière notamment à adapter les paramètres de maille des différents alliages, sur un substrat InP.
Par ailleurs, toutes les couches formant cette structure de départ sont, à l'exception du dopage planaire, des couches non dopées.
On peut former sur cette structure des transistors à effet de champ à canal n et à canal p en implantant des zones dopées, respectivement n+ et p+ référencées 8 et 9, pénétrant jusqu'à la couche 3, et en formant en surface des électrodes S, D et G de source, de drain et de grille, de manière en elle-même tout à fait classique.
On peut ainsi réaliser des circuits logiques à transistors complémentaires à canal n et p, bien que, comme on l'a indiqué plus haut, la présente invention puisse s'appliquer également à la réalisation de transistors à effet de champ à canal p considérés isolément, c'està-dire sous forme de composants discrets.
Dans le cas du transistor à canal n, si l'on applique à sa grille une tension fortement positive, supérieure à une tension de seuil
VTn, il va s'accumuler des électrons dans la couche 5 de GaJ,Inl yAs, formant ainsi alors un canal de type n. Inversement, dans le cas du transistor à canal p, si l'on applique une tension de grille fortement négative, inférieure à une tension de seuil VTp > il va s'accumuler des trous dans la couche 5 de GaJ,Inl yAs, formant ainsi alors un canal de type p.
Les figures 2a, 2b et 2c montrent la configuration correspondante de la bande de conduction EC et de la bande de valence EV respectivement au repos, pour une tension de grille positive (donc correspondant au transistor à canal n) et pour une tension de grille négative (donc correspondant au transistor à canal p). Va représente la tension de grille appliquée (nulle, positive ou négative selon le cas) et
EF représente le niveau de Fermi. La référence 10 indique l'endroit où s'accumulent les électrons dans le cas du transistor à canal n, et la référence 11 indique l'endroit où s'accumulent les trous dans le cas du transistor à canal p.
On va montrer que les conditions respectives de conduction de ces trous et de ces électrons sont notablement différentes, entraînant, dans les structures réalisées jusqu'à présent, une très grande discordance entre les propriétés des transistors à canal n et celles des transistors à canal p intégrés dans un même circuit.
En effet, on sait que dans GaAs ou GainAs les électrons ont une faible masse effective m*e, tandis que les trous ont une forte masse effective m*h (on rappelle que la masse effective correspond à une moyenne statistique) ; en d'autres termes, la mobilité des électrons est élevée, mais celle des trous est très faible.
Pour remédier à cet inconvénient empêchant la réalisation de circuits logiques complémentaires rapides, il a été proposé par G.C.
Osbourn et al., Electron and Hole Effective Masses for livo-Dimen- sional Transport in Strained-Layer Superlattices, Superlattices and
Microstructures, Vol. 1, No. 3, p. 223 (1985), d'associer GaInAs avec
GaAs ou MGaAs afin de créer une couche contrainte de GaInAs ayant pour effet de réduire la masse effective des trous par mise en oeuvre de phénomènes physiques complexes, que l'on va expliquer succintement ci-dessous.
Dans un matériau non contraint, la bande de valence de GaAs ou
GaInAs est scindée en deux bandes dont la courbure est très nettement séparée. La figure 3 représente dans le plan (E, 1Q (énergie en fonction du vecteur d'onde) le schéma de la bande de valence dans ce cas : l'une des bandes, référencée HH, est appelée bande de trous lourds , et l'autre, référence LH, est appelée bande de trous légers . On sait que la masse effective des trous est inversement proportionnelle à la courbure de la bande, selon la relation:
* 1I2/(2) (1) où X est la constante de Planck, g est l'énergie et K est le vecteur d'onde.
Si l'on considère maintenant un matériau contraint, par exemple, comme illustré figure 4, une couche mince de GaInAs comprise entre deux couches de GaAs ou AlGaAs, dans le plan parallèle à l'interface la couche de GaInAs subit une compression, schématisée par les flèches 12, tandis que dans le plan perpendiculaire elle subit une tension, schématisée par la flèche 13.
Sur le schéma de la bande de valence correspondant, illustré figure 5, ces déformations ont pour effet de séparer les bandes de valence et déformer fortement celles-ci dans le plan parallèle à l'interface.
Sur la figure 5, le demi-plan de droite correspond au vecteur d'onde K// parallèle à l'interface et le demi-plan de gauche au vecteur d'onde Kl perpendiculaire à l'interface. Parallèlement à l'interface (c'est-à-dire pour le demi-plan de droite du diagramme de la figure 5), les bandes sont fortement déformées, les trous lourds 1111 devenant légers et inversement pour les trous légers LH qui deviennent lourds, tandis que perpendiculairement (c'est-à-dire pour le demi-plan de gauche de la figure 5), les trous lourds HH restent lourds et les trous légers LH restent légers. En d'autres termes, il y a inversion du caractère lourd/léger des trous dans l'une des bandes de valence et non dans l'autre.
La déformation de ces bandes de valence modifie également la répartition statistique des populations de trous ; ainsi, en moyenne, dans un système GaAs/GaInAslGaAs ou AlGaAs/GaInAs/AIGaAs, les trous ont une masse effective plus faible que dans un système non contraint GaAs/AlGaAs. Ainsi, dans un tel système contraint, les transistors à canal p présentent une mobilité accrue et, partant, une meilleure transconductance gmp. Les travaux précités de Grider mentionnent ainsi des transconductances gmp atteignant 70 mS/mm (millisiemens par millimètre) pour des transistors de 1 llm de longueur de grille. Cette valeur est cependant très inférieure aux valeurs homologues gmn de transconductances des transistors à canal n, qui sont de l'ordre de 300 mS/mm, soit un ratio de 4,3 dont il reste à s'affranchir si l'on souhaite que le transistor à canal p fonctionne aussi bien que celui à canal n.
Très récemment, il a été proposé par B. Laikhtman et al., Strained Quantum Well Valence-Band Structure and Optimal Parameters for AlGaAs-lnGaAs-AlGaAs p-Channel Field-Effect Transistors,
J. Appl. Phys., Vol. 70, No. 3, p. 1531 (1991), de réduire encore plus la masse effective des trous en utilisant des puits quantiques au niveau d'une couche de GaInAs comprise entre deux couches de A1GaAs, les compositions de ces couches ainsi que la largeur du puits quantique (c'est-à-dire l'épaisseur de la couche de GaInAs) devant être définies de façon que le niveau HH2 soit juste au niveau du bord du puits quantique. La figure 9 de cet article montre que des masses effectives très faibles, de l'ordre de celles des électrons c'est-à-dire voisines de 0,07 m0 (mO étant la masse de l'électron) peuvent être obtenues, à condition que la teneur xA2 en aluminium soit supérieure à 0,2; on peut déduire de la figure 8 de ce même article que les auteurs préconisent l'utilisation de couches de GaInAs d'épaisseur comprise entre 2 et 5 nm, la valeur la plus épaisse correspondant à la concentration en aluminium xA1 la plus faible. Plus précisément, à xA1 = 0,2 correspond une épaisseur de GayInl comprise entre 4 et 5 nm environ, et à xAl = 0,8, une épaisseur de l'ordre de 2,5 nm environ.
Ces structures présentent cependant toutes des inconvénients majeurs, aussi bien dans le cas d'une faible teneur en aluminium que d'une forte teneur.
En effet, dans le cas d'une faible teneur en aluminium les structures présentent une faible discontinuité de bande de valence, autrement dit une faible barrière de potentiel hEv. La figure 6 représente schématiquement la bande de valence d'une telle structure où xAl = 0,2 environ, à l'équilibre (figure 6a) et sous polarisation négative de grille (figure 6b) : dans ce dernier cas, AEv est inférieur à 0,1 V et, avec une aussi faible hauteur, les trous traversent cette barrière par effet tunnel (flèche 14 sur la figure 6b) et/ou par effet thermoïonique (flèche 15). Le transistor ne peut donc pas fonctionner correctement, l'effet tunnel et l'effet thermoïonique créant des courants de fuite de grille trop importants.
En revanche, les structures à forte teneur en aluminium (xi1 > 0,7 environ) présentent des hauteurs de barrière de potentiel tEV raisonnablement élevées, comme illustré figures 7a et 7b, c'est-àdire supérieures à 0,4 V environ et donc suffisantes pour que le courant de fuite par effet tunnel soit négligeable. Mais pour arriver à ce résultat, l'épaisseur optimale de la couche de GayIn1 yAs doit, selon les travaux précités de Laikhtman, descendre à une valeur aussi basse que 2,5 nm pour une teneur en indium (1-y)In 2 0,25 environ.
Une épaisseur aussi faible conduit à plusieurs difficultés, notamment:
dans ce faible espace, les trous (ou les électrons) subissent de
sévères interactions avec les deux interfaces qui les confinent,
réduisant ainsi de façon sensible leur mobilité, et,
- d'autre part, les conditions pratiques de croissance cristalline
des couches AlGaAs et GaInAs étant très différentes, il est ex
trêmement difficile d'obtenir des interfaces de parfaite qualité,
et l'on se trouve alors en présence d'une certaine rugosité
d'interface qui détériore encore plus la mobilité, surtout si le
puits quantique est de faible largeur.
On voit donc que les enseignements de l'art antérieur, lorsqu'ils visent à accroître la mobilité des trous et donc à accroître la transconductance des transistors à canal p, aboutissent en pratique à une impasse, une faible teneur en aluminium créant des courants de fuite trop importants et une forte teneur en aluminium conduisant à une couche beaucoup trop mince pour être efficace et convenablement réalisable.
L'invention a pour objet de pallier l'ensemble de ces limitations, en permettant néanmoins de réaliser des transistors à canal p de très grande transconductance, typiquement de transconductance aussi élevée que celle des transistors à canal n.
L'invention utilise une structure de base qui est celle illustrée figure 1, avec une hétérojonction formée entre une couche 6 de AlxGa1 xAs et une couche 5 de GavInlps.
Les effets physiques intervenant dans ces couches sont:
- l'effet de la contrainte mécanique sur la position et la forme de
la bande de valence et sur les masses effectives des trous dans
le plan de la couche 5 de GayIn1 yAs et dans le plan parallèle à
celle-ci,
- l'apparition de sous-bandes (niveaux) quantiques dans la cou
che mince 5, et
- l'effet tunnel à travers la barrière de potentiel constituée par
la couche 6 de AlxGal xAs.
À ces trois effets s'ajoutent les considérations restrictives sur la largeur du puits quantique, c'est-à-dire sur l'épaisseur de la couche 5 de GayIn1-yAs comme cela a été rappelé plus haut.
Considérons ce dernier paramètre (largeur du puits quantique), en ne prenant en compte que des compositions pour lesquelles la teneur en aluminium xAl est supérieure à 0,7 environ en raison de l'effet tunnel subi par les électrons dans le transistor à canal n, comme cela a été démontré (on pourra à cet égard se référer à la demande de brevet français 91-15140, au nom de la Demanderesse, qui décrit et explique en détail ce phénomène).
Considérons d'abord, en première approximation, que le puits quantique créé par GayIn1-yAs est symétrique, comme illustré sur les figures 8a et 8b. I1 apparaît à l'intérieur de ce puits des sous-bandes quantiques HH1 > HH2 > HH3, etc. qui sont, comme on peut le voir figure 8, d'autant plus séparés en énergie que la largeur du puits est faible. On négligera la contribution des trous LH > car les niveaux énergétiques des sous-bandes LH1 et LH2 sont très éloignés (plus de 150 mV) du sommet de la bande de valence dès que la teneur en indium (1-Y)In dépasse 0,20, ce qui est le cas ici; ces sous-bandes ne sont donc pas peuplées de trous dans les conditions normales de travail du transistor.
On sait que la masse effective m*h/, dans le plan parallèle à l'interface, des trous HH2, KH3 , etc. est supérieure à celle des trous HH1. On a donc intérêt à ce que les sous-bandes HH2 > HH3, etc.
soient les moins peuplées possibles en trous. L'article précité de
Laikhtman propose d'utiliser un puits quantique suffisamment étroit pour que la sous-bande HH2 se trouve juste au bord du puits comme l'illustre la figure 8b, ce qui amène à des puits de l'ordre de 2,5 nm de largeur. Mais cette condition n'est ni nécessaire ni suffi- sante.
Par ailleurs, on a déjà indiqué plus haut que cette condition n'était pas suffisante lorsque la teneur en aluminium xA2 est faible, en raison de l'effet tunnel des trous à travers la barrière de potentiel AEv Ceci implique de prévoir des teneurs xAl > 0,7 environ en raison du risque d'effet tunnel subi par les électrons dans le transistor à canal n. Or, dans ces conditions, hEv est supérieur à 500 mV et, pour que le niveau KK2 ne soit pas rempli de trous, il n'est pas nécessaire que ce niveau soit au bord du puits, c'est-à-dire à 500 mV du fond du puits ; il est seulement nécessaire qu'il soit suffisamment éloigné de la sous-bande 11H pour que le ratio de concentration en trous entre HH2 et 1111 soit négligeable.
Si l'on suppose que la limite du négligeable est, pour ce ratio, de quelques pourcents, on peut alors déterminer la différence de niveau énergétique entre HH1 et HH2 pour que la concentration de trous dans la sous-bande HH2 soit quelques pourcents de celle dans la sous-bande HH1.
On sait que la concentration p des trous varie avec le niveau énergétique EH de la sous-bande selon la relation:
P = Nvexp [-(EH-EF)/kT], (2) avec:
Nv =2(2#m*h//kT/h)3/2, (3) où EF est le niveau de Fermi, k est la constante de Bolztmann, T est la température absolue, h est la constante de Planck et m*l"/ est la masse effective des trous.
Les calculs montrent alors que la condition précitée (que la concentration des trous de HH2 ne soit que quelques pourcents de celle de HH1) est remplie lorsque le niveau HH2 est à environ 125 mV de HH1, ce qui donne des puits quantiques de 5 nm de large environ valeur nettement supérieure à la valeur de 2,5 nm préconisée par
Laikhtman.
De façon plus précise, en régime d'accumulation de trous (ctest-à- dire à forte polarisation négative de la grille, pour Va < -1V environ) le puits quantique n'est pas de forme rectangulaire, mais de forme pseudo-triangulaire, comme illustré aux figures 9a et 9b.
Dans ces conditions, l'énergie qui sépare les sous-niveaux Hll et HK2 est un peu plus élevée que pour la configuration rectangulaire, mais cette variation est négligeable par rapport à la valeur différentielle de 125 mV.
La forme pseudo-triangulaire a cependant toute son importance dans le cas où le puits quantique n'est pas symétrique, ce qui n'est pas considéré par Laikhtman, mais par Grider dans l'article précité, et dont le schéma de bande a été expliqué en référence aux figures 2aà2c.
Les figures 10a, 10b et 10c reprennent en plus de détails le schéma de la bande de valence dans ce cas, respectivement pour une tension de grille nulle et deux tensions de grille négatives croissantes. On remarque que la discontinuité de la bande de valence AEv entre GayIn1-yAs et GaAs est de l'ordre de 80 à 130 mV, selon la concentration en indium (1-y)In, qui peut varier entre 0,25 et 0,40.
On remarque d'autre part que, à l'équilibre (figure 10a), trois sousbandes quantiques HH1, HH2 et HH3 sont présentes dans le puits compte tenu de la largeur relativement importante de celui-ci (15 nm). À l'équilibre, ces puits ne sont pas remplis de trous mais, lorsque la tension de grille est suffisamment élevée (figure 10b), la courbure de bande fait apparaître un puits pseudo-triangulaire avec présence de nombreuses sous-bandes quantiques HH1, HH2, KH3, HH4 et HH5. Compte tenu de la position en énergie de ces sous-bandes par rapport au niveau de Fermi et au niveau de HH1, la sous-bande
HH2 et, partiellement, la sous-bande HH3 sont remplies de trous.
Or, comme supérieure à la masse effective des électrons.
Ce résultat est concordant avec les résultats expérimentaux observés sur la transconductance des transistors à canal p, qui est de 70 mS/mm, valeur 4,3 fois plus faible que celle des transistors à canal n qui est de 300 mS/mm comme indiqué plus haut.
Comme on l'a démontré précédemment, cet inconvénient disparaît si l'on utilise des puits quantiques ayant une largeur de 5 nm environ.
Les figures lia à 11c, qui sont homologues des figures 10a à 10c mais pour une telle largeur de puits quantique selon l'invention, montrent l'allure de la bande de valence correspondant.
On voit que, à l'équilibre (figure lia), seul est présente la sousbande HH1, en raison du double effet conjugué de l'étroitesse du puits quantique et de la faible valeur de tEV entre GaAs et GainAs, de l'ordre de 100 mV. Pour une polarisation suffisante de la grille, de l'ordre de -1 V, (figure lib), la courbure de bande fait apparaître la sous-bande 11112 ; en raison de l'étroitesse du puits quantique, cette dernière se trouve alors éloignée d'une centaine de millivolts environ de 1111i (a contrario, si le puits quantique était large, par exemple de 15 nm comme dans le cas décrit par Grider, la sousbande HH2 se trouverait alors à 50 mV seulement de 1111 et se remplirait alors de trous de grande masse effective). Pour des valeurs de polarisation supérieures, par exemple V a = -i -1,4 V environ (figure 11b), une sous-bande HH3 peut apparaître, mais son niveau, tout comme celui de HH2, sera suffisamment éloigné du niveau de Fermi
EF pour qu'elle ne soit pas peuplée de trous si le puits quantique est suffisamment étroit.
Ainsi, même lorsque le puits quantique est dissymétrique, la réduction de la largeur de celui-ci (typiquement pour une largeur de 5 nm) permet de ne peupler que la première sous-bande HH1, les autres étant très faiblement peuplées. En résumé, lorsque le puits quantique a une largeur de 5 nm, le transistor à canal p ne fonctionne qu'avec des trous de faible masse effective.
La valeur de cette masse effective est d'autant plus faible que la couche 5 de GayIn1-yAs est contrainte, autrement dit riche en in dium. On sait cependant que cette contrainte ne doit pas dépasser une certaine limite, au-delà de laquelle apparaissent des dislocations à l'interface des couches GayIn1-yAs/GaAs (couches 5 et 4) et
GayIn1-yAs/AlxGa1-xAs (couches 5 et 6). En fait, ce phénomène dépend de l'épaisseur de la couche 5 de GayIn1-yAs (voir par exemple
J. W. Matthews et A. E. Blakeslee, J. Cryst. Growth, Vol. 27, p. 118 (1974)). Plus cette couche est mince, plus sa teneur en indium peut être élevée, et plus la masse effective des trous peuplant la sousbande 1111i est faible. Avec une épaisseur de 5 nm, la teneur en indium (l-y)In peut atteindre 0,35 environ, la masse effective m han des trous du niveau 1111 étant alors de 0,07 m0 environ, ce qui est pratiquement la masse effective des électrons.
On notera que la différence de niveau d'énergie entre 1111 et KH2 augmente avec la concentration en indium et que cette propriété favorise donc la diminution de la densité des trous dans HH2 par rapport à HH1.
Avec une masse effective m*h/ de l'ordre de 0,07 mO, le transistor à canal p présente une transconductance analogue à celle d'un transistor à canal n. On peut alors réaliser des circuits intégrés à transistors complémentaires ainsi appariés, avec une hétérojonction
AlxGa1-xAs/GayIn1-yAs, avec xAl # 0,7 environ et(l-y)In # 0,25 envi- ron, dans lesquels la couche 5 de GayIn1-yAs présente une épaisseur d'environ 5 nm, qui sont plus rapides que ceux fabriqués jusqu'à présent, où cette couche présentait une épaisseur de 15 nm environ.
Ainsi, avec une épaisseur de 5 nm pour la couche 5, le transistor à canal p ne travaille essentiellement qu'avec des trous HH1. De même, le transistor à canal n ne travaille qu'avec des électrons de la sous-bande E1; la sous-bande E2 se situant à 170 mV de E1 n'est que très faiblement peuplée.
La concentration des trous dans HH1 est limitée par la densité d'états de cette sous-bande, et de même la concentration des électrons dans E1 est limitée. La densité de courant des transistors, qui est proportionnelle à la concentration des porteurs libres (trous pour le transistor à canal p, électrons pour le transistor à canal n), est donc limitée si seule la sous-bande HH1 est peuplée de trous et la sous-bande E1, d'électrons. n existe donc un certain compromis à définir entre faible masse effective m*h/ et forte concentration de trous (et d'électrons). Dans cette optique, on peut accepter pour le transistor à canal p d'avoir la sous-bande HH2 peuplée de trous dont la masse effective est à peu près 2 à 3 fois plus élevée que celle de la sous-bande HH1, tout en excluant tout peuplement de la sous-bande 11113 où la masse effective est notablement plus élevée (7 à 10 fois).
Dans ce cas, on choisit la largeur du puits quantique de GaInAs de telle façon que la différence d'énergie entre HH3 et 1111i dépasse 125 mV, la différence entre HH2 et HH étant de l'ordre de 40 mV.
Ces conditions sont satisfaites pour une largeur de puits quantique inférieure à 9 nm environ ; pour cette largeur de puits quantique, la sous-bande E2 est à 50 mV de E1, ce qui lui permet d'être peuplée d'électrons sous forte polarisation de grille. Toutefois, l'épaisseur de la couche étant accrue à 9 nm, il faut baisser la teneur en indium de cette couche afin d'éviter l'apparition de dislocations d'interface ; on limite donc la teneur en indium (1-y)In à des valeurs de l'ordre de 0,25 à 0,30.
Par ailleurs, comme indiqué plus haut, d'autres alliages III-V que ceux indiqués dans l'exemple que l'on vient de décrire peuvent être utilisés, les teneurs des différents constituants étant choisies de manière notamment à adapter les paramètres de mailles des différents alliages. On peut ainsi par exemple envisager la structure suivante:
substrat 1 : iP
couches 2 à 4 : AlzIn1-zAs adapté en paramètre de maille
sur InP, soit ZA1 = 0,48,
couche 5 : Gaz,In1-yAs sous contrainte mécanique, soit
yoga de l'ordre de 0,12 à 0,22,
couche : AlzInl zAs adapté en paramètre de maille,
couche 7 : Gay,In1-y,As adapté en paramètre de maille,
soit Y'Ga = 0,47.

Claims (6)

REVENDICATIONS
1. Un composant du type transistor à effet de champ à canal p, avec une hétérojonction formée entre une couche (6) comprenant un matériau semiconducteur III-V à grande bande interdite et une couche (5) comprenant un matériau semiconducteur III-V à petite bande interdite dont le désaccord de maille cristalline avec le reste de la structure est tel que cette couche comprenant le matériau à petite bande interdite soit sous contrainte uniaxiale de compression dans le plan de la couche, cette hétérojonction définissant dans le diagramme de bande de valence de l'hétérostructure, au niveau de la couche comprenant le matériau à petite bande interdite, un puits quantique comportant des sous-bandes de type HH,
composant caractérisé en ce que l'épaisseur de la couche comprenant le matériau à petite bande interdite est essentiellement choisie de manière que, lorsqu'une tension négative (VG) est appliquée à la grille, il apparaisse dans le puits quantique des sous-bandes HH1 et S12, ainsi qu'éventuellement des sous-bandes d'ordre supérieur HH3, ..., ces diverses sous-bandes étant séparées par une énergie telle que les sous-bandes correspondant aux masses effectives m les plus élevées soient peuplées de trous en concentration notablement inférieure à celle des trous peuplant la sous-bande HH1, de manière à créer un régime d'accumulation de trous dans le puits quantique et accroître corrélativement la transconductance du composant.
2. Le composant de la revendication 1, dans lequel le matériau à grande bande interdite est AlxGa1 xAs et le matériau à petite bande interdite est GayInl yAs, ces matériaux étant épitaxiés sur un substrat (1) de GaAs.
3. Le composant de la revendication 2, dans lequel l'épaisseur de la couche comprenant GayIn1-y As est essentiellement comprise entre environ 4 nm et environ 6 nm, pour une fraction molaire d'indium (1-y)In comprise entre 0,25 et 0,35, de manière que la con centration des trous dans la sous-bande KH2 soit notablement inférieure à celle dans la sous-bande HH1.
4. Le composant de la revendication 2, dans lequel l'épaisseur de la couche comprenant GayIn1-yAs est essentiellement comprise entre environ 6 nm et environ 9 nm, pour une fraction molaire d'indium (1-y)In comprise entre 0,25 et 0,30, de manière que la concentration des trous dans la sous-bande 11113 soit notablement inférieure à celle dans les sous-bandes EI1 et HH2.
5. Le composant de la revendication 1, dans lequel le matériau à grande bande interdite est AlzIn1-zAs et le matériau à petite bande interdite est GayInl yAs, ces matériaux étant épitaxiés sur un substrat (1) de 1nP.
6. Un circuit intégré à composants complémentaires du type transistors à effet de champ à canal p et à canal n, caractérisé en ce qu'il comprend au moins un transistor à effet de champ à canal p réalisé selon l'une des revendications précédentes, de manière à abaisser la masse effective moyenne m*h/ des trous pour le transistor à canal p et accroître corrélativement la transconductance et la densité de courant de celui-ci.
FR9200668A 1992-01-22 1992-01-22 Transistor a effet de champ a canal p a heterojonction, et circuit integre a transistors complementaires. Pending FR2686455A1 (fr)

Priority Applications (4)

Application Number Priority Date Filing Date Title
FR9200668A FR2686455A1 (fr) 1992-01-22 1992-01-22 Transistor a effet de champ a canal p a heterojonction, et circuit integre a transistors complementaires.
EP93904106A EP0623244A1 (fr) 1992-01-22 1993-01-21 Transistor a effet de champ a canal p a puits quantique, et circuit integre a transistors complementaires
JP5512972A JPH07506461A (ja) 1992-01-22 1993-01-21 量子井戸pチャンネル電界効果トランジスタと、相補形トランジスタを有する集積回路
PCT/FR1993/000061 WO1993015523A1 (fr) 1992-01-22 1993-01-21 Transistor a effet de champ a canal p a puits quantique, et circuit integre a transistors complementaires

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
FR9200668A FR2686455A1 (fr) 1992-01-22 1992-01-22 Transistor a effet de champ a canal p a heterojonction, et circuit integre a transistors complementaires.

Publications (1)

Publication Number Publication Date
FR2686455A1 true FR2686455A1 (fr) 1993-07-23

Family

ID=9425886

Family Applications (1)

Application Number Title Priority Date Filing Date
FR9200668A Pending FR2686455A1 (fr) 1992-01-22 1992-01-22 Transistor a effet de champ a canal p a heterojonction, et circuit integre a transistors complementaires.

Country Status (1)

Country Link
FR (1) FR2686455A1 (fr)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0241988A2 (fr) * 1986-04-16 1987-10-21 Philips Electronics Uk Limited Dispositifs semi-conducteurs à haute mobilité
EP0305253A1 (fr) * 1987-08-05 1989-03-01 Thomson-Csf Semiconducteurs Specifiques Transistor hyperfréquence à double hétérojonction
EP0323896A2 (fr) * 1988-01-07 1989-07-12 Fujitsu Limited Dispositif semi-conducteur complémentaire
EP0381396A1 (fr) * 1989-01-31 1990-08-08 Sony Corporation Dispositifs à semi-conducteur composé

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0241988A2 (fr) * 1986-04-16 1987-10-21 Philips Electronics Uk Limited Dispositifs semi-conducteurs à haute mobilité
EP0305253A1 (fr) * 1987-08-05 1989-03-01 Thomson-Csf Semiconducteurs Specifiques Transistor hyperfréquence à double hétérojonction
EP0323896A2 (fr) * 1988-01-07 1989-07-12 Fujitsu Limited Dispositif semi-conducteur complémentaire
EP0381396A1 (fr) * 1989-01-31 1990-08-08 Sony Corporation Dispositifs à semi-conducteur composé

Similar Documents

Publication Publication Date Title
JP5318940B2 (ja) シリコン上にバッファ層構造を形成する方法および当該方法により形成された構造
EP1192665B1 (fr) Transistor bipolaire III-V à hétérojonction
EP2697831A1 (fr) Transistors hemts composes de semi - conducteurs bores a large bande interdite (iii-b) -n
FR2881877A1 (fr) Transistor a effet de champ multi-grille a canal multi-couche
FR2972567A1 (fr) Méthode de formation d&#39;une structure de ge sur iii/v sur isolant
EP3369115A1 (fr) Transistor a effet de champ a rendement et gain optimise
EP0577498B1 (fr) Transistor JFET vertical à mode de fonctionnement bipolaire optimisé et procédé de fabrication correspondant
FR2656955A1 (fr) Structure a semiconducteurs pour composant optoelectronique.
WO2019224448A1 (fr) Transistor a haute mobilite electronique en mode enrichissement
FR2686455A1 (fr) Transistor a effet de champ a canal p a heterojonction, et circuit integre a transistors complementaires.
FR2719417A1 (fr) Composant à hétérostructure semi-conductrice, commande par la lumière pour la génération d&#39;oscillations hyperfréquences.
FR2694132A1 (fr) Transistor à effet de champ à canal p à puits quantique, et circuit intégré à transistors complémentaires.
EP2592663B1 (fr) Dispositif émetteur de lumière à transistors de type p et de type n tête-bêche, et procédé de fabrication
EP0623244A1 (fr) Transistor a effet de champ a canal p a puits quantique, et circuit integre a transistors complementaires
EP0027761B1 (fr) Dispositif semiconducteur à effet de champ pour hautes fréquences et transistor utilisant un tel dispositif semiconducteur
FR2690277A1 (fr) Circuit intégré à transistors complémentaires à effet de champ à hétérojonction.
US20100276730A1 (en) Semiconductor device
FR2690276A1 (fr) Circuit intégré à transistors complémentaires à effet de champ à hétérojonction.
FR2620268A1 (fr) Procede de dopage d&#39;une couche semi-conductrice et transistor obtenu par ce procede
FR2646290A1 (fr) Composant semiconducteur de type mesfet a heterojonction pseudomorphique
FR2662544A1 (fr) Transistor a effet de champ a heterojonction.
WO2023148210A1 (fr) Transistor à effet de champ à gaz d&#39;électrons bidimensionnel à grilles latérales
FR3115156A1 (fr) Transistor à nitrure de gallium
Hoke et al. Metamorphic HEMT technology exemplified by InAlAs/InGaAs/GaAs HEMTs
FR2883661A1 (fr) Transistor a effet de champ multi-grille a canal multi-couche