FR2618631A1 - Procede de realisation de liaisons electriques entre faces de plaques a circuits imprimes resistant aux contraintes thermiques, en particulier de circuits triplaques - Google Patents

Procede de realisation de liaisons electriques entre faces de plaques a circuits imprimes resistant aux contraintes thermiques, en particulier de circuits triplaques Download PDF

Info

Publication number
FR2618631A1
FR2618631A1 FR8710575A FR8710575A FR2618631A1 FR 2618631 A1 FR2618631 A1 FR 2618631A1 FR 8710575 A FR8710575 A FR 8710575A FR 8710575 A FR8710575 A FR 8710575A FR 2618631 A1 FR2618631 A1 FR 2618631A1
Authority
FR
France
Prior art keywords
circuits
rivets
holes
diameter
faces
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
FR8710575A
Other languages
English (en)
Inventor
Eric Guilbault
Bruno Gotkovsky
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Thales SA
Original Assignee
Thomson CSF SA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Thomson CSF SA filed Critical Thomson CSF SA
Priority to FR8710575A priority Critical patent/FR2618631A1/fr
Publication of FR2618631A1 publication Critical patent/FR2618631A1/fr
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/115—Via connections; Lands around holes or via connections
    • H05K1/116—Lands, clearance holes or other lay-out details concerning the surrounding of a via
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0237—High frequency adaptations
    • H05K1/024—Dielectric details, e.g. changing the dielectric material around a transmission line
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/429—Plated through-holes specially for multilayer circuits, e.g. having connections to inner circuit layers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/183—Components mounted in and supported by recessed areas of the printed circuit board
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0137—Materials
    • H05K2201/015—Fluoropolymer, e.g. polytetrafluoroethylene [PTFE]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0183—Dielectric layers
    • H05K2201/0195—Dielectric or adhesive layers comprising a plurality of layers, e.g. in a multilayer structure
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/07—Electric details
    • H05K2201/0707—Shielding
    • H05K2201/0715—Shielding provided by an outer layer of PCB
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09372—Pads and lands
    • H05K2201/09454—Inner lands, i.e. lands around via or plated through-hole in internal layer of multilayer PCB
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09736—Varying thickness of a single conductor; Conductors in the same plane having different thicknesses
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/38—Improvement of the adhesion between the insulating substrate and the metal
    • H05K3/386—Improvement of the adhesion between the insulating substrate and the metal by the use of an organic polymeric bonding layer, e.g. adhesive
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/423—Plated through-holes or plated via connections characterised by electroplating method
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/425—Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern
    • H05K3/427—Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern initial plating of through-holes in metal-clad substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4626—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

Pour assurer une liaison de masse entre un circuit supérieur 4 d'un triplaque 2, 3, et un plan de masse inférieur 6, liaison qui résiste aux contraintes thermiques, on forme par dépôt électrolytique des rivets 8, 9 à parois épaisses. Application : Circuits UHF.

Description

PROCEDE DE REALISATTON DE LIAISONS
ELECT'ILIQUES ENTRE FACES DE PLAQUES
A CIRCUITS IMPRIMES RESISTANT AUX
CONTRAINTES THERMIQUES, EN PARTICULIER
DE CIRCUITS TRIPLAQUES.
La présente invention se rapporte à un procédé de réalisation de liaisons électriques entre faces de plaques à circuits imprimés résistant aux contraintes thermiques, en particulier de circuits triplaques hautes performances pour un encombrement et un poids réduits.
Les solutions du type purement mécanique à diélectrique air consistant en un boitier à barreaux métalliques et vis seront écartées en raison de leurs forts poids et volume pour ne retenir que les solutions utilisant les diélectriques de circuits imprimés.
Pour relier électriquement et ponctuellement une couche conductrice (plan de masse ou piste) de circuit imprimé se trouvant en particulier sur une face extérieure d'un circuit triplaque, à une autre couche conductrice (plan de masse ou piste) se trouvant sur l'autre face extérieure de ce triplaque, on utilise différents procédés. Cette liaison peut se faire en doublant la couche conductrice imprimée sur la face supérieure du triplaque, avec un plateau métallique rigide dans lequel on perce des trous aux endroits appropriés et dans lesquels passent des vis de liaison traversant et devant plaquer les deux plaques de circuit imprimé au boîtier taraudé, mais une telle solution alourdit considérablement le tri?laque et présente au milieu de celui-ci une lame d'air pénalisant le comportement électrique en température.Une autre solution consiste à percer le triplaque collé et à introduire dans les trous ainsi percés des petits tubes ou rubans en clinquant dont les collerettes (ou extrémités) rabattues sont fixées mé#caniquement (ou brasées) sur chaque couche conductrice mais par suite de dilatations thermiques, ces longs clinquants se déforment au niveau des trous en créant des inductances parasites qui ne permettent pas de localiser au plus court avec précision les points de liaison électrique d'une couche à l'autre. Un autre procédé consiste à métalliser électrolytiquement des trous traversant le triplaque collé, l'épaisseur de la couche dé métallisation étant sensiblement égale à celle du cuivre formant le circuit imprimé et le plan de masse.On a constaté des ruptures de ces métallisations au débouché des trous lorsque les triplaques étaient soumis à un grand nombre de cycles de variations rapides de température (par exemple 500 cycles de variations entre - 4000 et + 900 C, à raison d'environ 30 secondes pour passer d'une température extrême à l'autre).
La présente invention a pour objet un procédé de réalisation de liaison entre faces de plaques à circuits imprimés, ces liaisons résistant aux contraintes thermiques, en particulier aux variations rapides de température telles que celles précitées, ces liaisons étant peu onéreuses et faciles à réaliser, ne créant pas de réactances parasites et n'augmentant que de façon négligeable le poids des circuits. Ce procédé doit pouvoir s'appliquer aussi bien aux plaques simple couche qu'aux empilages multicouches.
Le procédé conforme à l'invention consiste, après avoir percé la strlleture mono-ou multicouche aux endroits où l'on veut établir des liaisons entre circuits des faces différentes de cette structure, à former des "rivets" en métal à haute ductilité dans ces trous. Le formage des rivets se fait de préférence par dépôt électrolytique. Le diamètre des collerettes de ces rivets est sensiblement égal au diamètre de perçage de ces trous plus 2 mm, le diamètre de perçage étant d'au moins 1,5 mm pour une structure d'épaisseur 3,2 mm et d'au moins 1 mm pour une structure d'épaisseur 1,6 mm environ ou moins.
L'épaisseur des rivets à l'intérieur des trous est d'environ 0,08 mm, et l'épaisseur des collerettes est supérieure à 0,12 mm. Le métal utilisé est de préférence du cuivre électrolytique à module de Young inférieur à 10 000 daN/mmZ.
La présente invention sera mieux comprise à la lecture de la description détaillée d'un mode de réalisation pris à titre d'exemple non limitatif et illustré par le dessin annexé dont la figure unique est une vue en coupe partielle d'un triplaque comportant des liaisons réalisées conformément à l'invention
Le mode de réalisation décrit ci-dessous se rapporte à un circuit triplaque, mais il est bien entendu que l'invention peut également être mise en oeuvre pour des circuits simple couche (circuits imprimés double face ordinaires) comme pour des circuits multicouches.
Le circuit triplaque 1 représenté sur le dessin est constitué principalement de deux plaques 2,3, à base de
Verre-Téflon type CX par exemple. Les plaques ont une épaisseur de 1.6 mm chacune.
La plaque supérieure 2 comporte sur sa face supérieure un circuit électrique 4 formé de façon classique par un plan de -masse mais elle peut néanmoins comporter certaines parties des pistes ou des épargnes réalisées par attaque chimique de la couche de cuivre. Cette couche de cuivre a une épaisseur comprise entre 0,03 et 0,07 et de façon typique d'environ 0,035 mm.
La plaque inférieure 3 est métallisée sur ses deux faces. Cette métallisation est également en cuivre d'une épaisseur typique d'environ 0,035 mm, et de préférence inférieure à 0,07 mm. Par attaque chimique de la métallisation de la face supérieure (celle en vis-à-vis de la plaque 2) de la plaque 3, on réalise un circuit électrique 5. La métallisation 6 de la face inférieure de la plaque 3 n'est généralement pas attaquée car elle est destinée à former un plan de masse mais elle peut néanmoins comporter dans certaines parties des pistes ou des épargnes réalisées également par attaque chimique du cuivre.
Les plaques 2 et 3 sont assemblées à l'aide d'un film adhésif thermofusible 7, dont l'on empile deux couches d'une épaisseur de 0,038 mm environ chacune. Les plaques sont soumises à une pression d'environ 15 bar et chauffées à 2200C.
Aux endroits où l'on veut établir une liaison entre le circuit 4 et le plan de masse 6, on perce des trous d'un diamètre d'au moins 1, 5mu.
Dans le cas où l'on utilise une structure mono ou multicouche, d'une épaisseur de 1,6 mm, le' diamètre de ces trous est d'au moins 1 mm.
Dans le cas présent d'une structure multiple d'une épaisseur de 3,2 mm, on a représenté deux tels trous 8 et 9.
Ces trous ont par exemple un diamètre de 2 mm.
Pour éviter de faire fluer le film de liaison 7 dans ces trous au niveau des circuits i primés 5 lorsque ces circuits imprimés bordent les trous, cormr,e c est le cas pour le trou 8 sur le dessin, on dépose sur ces circuits une collerette annulaire en surépaisseur, telle que la collerette 10 sur le dessin. Cette collerette est coaxiale au trou correspondant.
L'épaisseur cumulée de la collerette et du circuit imprimé sur lequel elle est disposée est d'environ 0,06 mm + 0,01 mm. Le diamètre extérieur de cette collerette est égal au diamètre de perçage du trou plus 0,5 mm.
Pour permettre la bonne métallisation des trous, on dispose par voie chimique puis électrolytique sur toutes les surfaces apparentes des circuits imprimés 4 et 6 ainsi que sur la paroi des trous tels que les trous 8 et 9, une couche il de cuivre se composant d'une couche très fine (environ 0,0005 mm) de cuivre d'accrochage formée par immersion dans un bain, et d'un dépôt électrolytique d'une épaisseur d'environ 0,005 mm, en épargnant, bien entendu, toutes les surfaces apparentes sur lesquelles le cuivre ne doit pas être déposé, comme par exemple les faces latérales 12,13 des parties diélectriques des plaques 2,3.
On procède ensuite à un dépôt électrolytique relativement épais dans les trous tels que les trous 8,9, pour y former des "rivets" creux 14,15 respectivement. Ces rivets se présentent sous forme de tubes se terminant de chaque côté, au débouché du trou, par une collerette 16,17 et 18,19 respectivement, s'étendant perpendiculairement à l'axe du trou, sur la couche 11, c'est-à-dire sur les faces externes des plaques 2,3. Les rivets sont formés par dépôt de cuivre électrolytique à haute ductilité, à savoir du cuivre pouvant subir des allongements supérieurs à 5 96 avant rupture, en d'autres termes du cuivre présentant un module de Young inférieur à 10.000 daN/mm2. de préférence d'environ 7 000daN mm2.
L'épaisseur des parois de la partie tubulaire des rivets 14,15 est d'environ 0,08 mm. Le diamètre des collerettes 14 à 17 est égal au diamètre de perçage des trous 8,9 plus 2 mm, avec une tolérance d'environ + 0 2 mm.
Le diamètre extérieur des collerettes 16 à 19 est égal au diamètre de perçage des trous 8,9 plus 2 mm avec une tolérance d'environ + 0,2 mm. L'épaisseur de ces collerettes est supérieure à environ 0,120 mm, et de préférence inférieure à 0,2 mm, la valeur optimale étant d'environ 0,14 mm. On a vérifié que lorsque le diamètre de la collerette était inférieur à la valeur minimale précitée, les couches de cuivre 4 et G se fendaient ou se rompaient au niveau des bords des collerettes à la suite de variations rapides de températures du type précité, et que si ce diamètre était supérieur à la valeur maximale précitée, ou si l'épaisseur des collerettes était inférieure à la valeur minimale précitée, lesdites variations rapides de température provoquaient des fissures des rivets à la jonction entre les collerettes et les parties tubulaires de ces rivets.
Bien entendu, si l'on veut établir une liaison entre des circuits de couches internes d'une structure multicouche ou entre, des circuits d'une couche interne (par exemple circuits 5 du dessin) et des circuits ou une masse d'une couche externe (par exemple circuits ou masse 4 et 6), on réalise cette liaison à l'aide des rivets conformes à l'invention, à condition de pouvoir pratiquer des lamages dans les couches qui ne doivent pas être traversées par les rivets, afin d'accéder aux circuits des couches internes. Le diamètre de ces lamages doit être supérieur au diamètre des collerettes. On peut aussi réaliser cette liaison inter-couches de cuivre à l'aide de ces mêmes rivets en traversant toute la structure.
Pour garantir le comportement des circuits imprimés et des rivets, dans l'environnement classique des matériels électroniques, il est nécessaire d'y déposer une couche de finition 20 qui peut être en or par exemple.
Dans le cas où des parties de circuits de couches internes, telles que les parties de circuit 21 représentées au centre du dessin. doivent être apparentes (non recouvertes par une ou plusieurs couches de la structure, par exemple pour y implanter les composants discrets), on dispose dans le volume libre de ces circuits, au moment de l'assemblage de la structure (collage sous pression) une cale ayant sensiblement les mêmes dimensions que ce volume libre, et réalisée, de préférence, avec le matériau diélectrique de la structure (Verre-Téflon par exemple). Ainsi, lors du pressage et du chauffage de la structure, on évite le décollement de ces parties de circuits.
De façon avantageuse, au lieu de détourer totalement la couche, telle que la couche 2, au-dessus de ces parties de circuits, on pratique dans cette couche une rainure délimitant cet espace libre et on détoure selon le même tracé le film de liaison. La profondeur de cette rainure est d'environ 1.3 mm pour une couche d'épaisseur 1,6 mm. Ensuite on assemble la structure, on approfondit la rainure jusqu'à une profondeur sensiblement égale à l'épaisseur de la couche correspondante, et on élimine ainsi le matériau délimité par la rainure.

Claims (10)

REVENDICATIONS
1. Procédé de réalisation de liaisons électriques entre faces de plaques (4,6) à circuits imprimés (20) résistant aux contraintes thermiques, caractérisé par le fait qu'après avoir percé la structure mono ou multicouche aux endroits (19) où l'on veut établir des Uaisons entre circuits de faces différentes de cette structure, on forme des rivets (17,19) en métal à haute ductilité dans ces trous, ces rivets comportant une partie tubulaire se terminant a chaque extrémité par une collerette (16 a 19) reliée électriquement auxdits circuits.
2. Procédé selon la revendication 1, caractérisé par le fait que l'on forme les rivets par dépôt électrolytique.
3. Procédé selon la revendication 1 ou 2, pour établir une liaison entre faces distantes d'environ 1,6 mm, caractérisé par le fait que le diamètre de perçage des trous dans lesquels sont formés les rivets est d'au moins 1 mm.
4. Procédé selon l'une des revendications 1 ou 2, pour établir une liaison entre faces distantes d'environ 3,2 mm, caractérisé par le fait que le diamètre de perçage des trous dans lesquels sont formés les rivets est d'au moins 1,5 mm.
5. Procédé selon l'une des revendications précédentes, caractérisé par le fait que le diamètre des collerettes est sensiblement égal au diamètre de perçage des trous plus 2 mm et que leur épaisseur est supérieure å o, 12 mm.
6. Procédé selon l'une des revendications précédentes, caractérisé par le fait que l'épaisseur des parois des rivets à l'intérieur des trous est d'environ 0,08 mm.
7. Procédé selon l'une des revendications précédentes, caractérisé par le fait que le métal utilisé pour former les rivets est du cuivre électrolytique à module de Young inférieur à 10 000 daN/mm2.
8. Procédé selon l'une des revendications précédentes, appliqué à des structures multicouches, caractérisé par le fait que lorsque des circuits (5) de faces internes de la structure entourent les trous dans lesquels sont formés les rivets, on forme sur ces circuits des collerettes annulaires (10) en surépaisseur.
9. Procédé selon la revendication 8, caractérisé par le fait que l'épaisseur cumulée des collerettes et du circuit imprimé sur lequel elles sont déposées est de 0,06 mm + 0,01 mu, et que le diamètre extérieur de ces collerettes est égal au diamètre #des trous plus 0,5 mm.
10. Procédé selon l'une des revendications précédentes, caractérisé par le fait que lorsque certaines parties de circuits de faces internes d'une structure multicouches doivent être apparentes. on dispose, au moment de l'assemblage de la structure, dans le volume libre au-dessus de ces circuits une cale ayant sensiblement les mêmes dimensions que ce volume.
FR8710575A 1987-07-24 1987-07-24 Procede de realisation de liaisons electriques entre faces de plaques a circuits imprimes resistant aux contraintes thermiques, en particulier de circuits triplaques Withdrawn FR2618631A1 (fr)

Priority Applications (1)

Application Number Priority Date Filing Date Title
FR8710575A FR2618631A1 (fr) 1987-07-24 1987-07-24 Procede de realisation de liaisons electriques entre faces de plaques a circuits imprimes resistant aux contraintes thermiques, en particulier de circuits triplaques

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
FR8710575A FR2618631A1 (fr) 1987-07-24 1987-07-24 Procede de realisation de liaisons electriques entre faces de plaques a circuits imprimes resistant aux contraintes thermiques, en particulier de circuits triplaques

Publications (1)

Publication Number Publication Date
FR2618631A1 true FR2618631A1 (fr) 1989-01-27

Family

ID=9353567

Family Applications (1)

Application Number Title Priority Date Filing Date
FR8710575A Withdrawn FR2618631A1 (fr) 1987-07-24 1987-07-24 Procede de realisation de liaisons electriques entre faces de plaques a circuits imprimes resistant aux contraintes thermiques, en particulier de circuits triplaques

Country Status (1)

Country Link
FR (1) FR2618631A1 (fr)

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR1301385A (fr) * 1961-07-06 1962-08-17 Electric Universal Equipment Procédé de réalisation de traversées conductrices pour circuit imprimé et machine pour la mise en oeuvre de ce procédé
US3301939A (en) * 1963-12-30 1967-01-31 Prec Circuits Inc Multilayer circuit boards with plated through holes
GB1101299A (en) * 1966-04-18 1968-01-31 Friden Inc Method of manufacturing an electric circuit unit
GB1134632A (en) * 1965-02-13 1968-11-27 Elliott Brothers London Ltd Improvements in or relating to the production of printed circuits
US3462832A (en) * 1966-10-24 1969-08-26 Gen Dynamics Corp Process for fabricating high density multilayer electrical interconnections
US3627902A (en) * 1970-02-02 1971-12-14 Control Data Corp Interconnections for multilayer printed circuit boards
US3769179A (en) * 1972-01-19 1973-10-30 Kewanee Oil Co Copper plating process for printed circuits
DE3108080A1 (de) * 1980-03-14 1982-02-18 Dainippon Screen Manufacturing Co., Ltd., Kyoto Verfahren zur herstellung einer gedruckten schaltung

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR1301385A (fr) * 1961-07-06 1962-08-17 Electric Universal Equipment Procédé de réalisation de traversées conductrices pour circuit imprimé et machine pour la mise en oeuvre de ce procédé
US3301939A (en) * 1963-12-30 1967-01-31 Prec Circuits Inc Multilayer circuit boards with plated through holes
GB1134632A (en) * 1965-02-13 1968-11-27 Elliott Brothers London Ltd Improvements in or relating to the production of printed circuits
GB1101299A (en) * 1966-04-18 1968-01-31 Friden Inc Method of manufacturing an electric circuit unit
US3462832A (en) * 1966-10-24 1969-08-26 Gen Dynamics Corp Process for fabricating high density multilayer electrical interconnections
US3627902A (en) * 1970-02-02 1971-12-14 Control Data Corp Interconnections for multilayer printed circuit boards
US3769179A (en) * 1972-01-19 1973-10-30 Kewanee Oil Co Copper plating process for printed circuits
DE3108080A1 (de) * 1980-03-14 1982-02-18 Dainippon Screen Manufacturing Co., Ltd., Kyoto Verfahren zur herstellung einer gedruckten schaltung

Similar Documents

Publication Publication Date Title
EP0565391B1 (fr) Procédé et dispositif d'encapsulation en trois dimensions de pastilles semi-conductrices
US4788766A (en) Method of fabricating a multilayer circuit board assembly
EP0682365A1 (fr) Interconnexion en trois dimensions de boîtiers de composants électroniques utilisant des circuits imprimés
EP1302954B1 (fr) Réalisation d'inductance et de via dans un circuit monolithique
FR2730122A1 (fr) Carte de circuits imprimes multicouche et son procede de fabrication
FR2911006A1 (fr) Puce de circuit electronique integre comprenant une inductance
EP0074303B1 (fr) Ebauche de circuit électrique multicouche et procédé de fabrication de circuits multicouches en comportant application
FR2812453A1 (fr) Procede de blindage et/ou de decouplage repartis pour un dispositif electronique a interconnexion en trois dimensions , dispositif ainsi obtenu et procede d'obtention de celui- ci
FR2847716A1 (fr) Substrat multicouche en ceramique et procede de fabrication de celui-ci
FR2635920A1 (fr) Procede de fabrication d'une zone de connexion pour un circuit hyperfrequence de type triplaque et circuit ainsi obtenu
FR2618631A1 (fr) Procede de realisation de liaisons electriques entre faces de plaques a circuits imprimes resistant aux contraintes thermiques, en particulier de circuits triplaques
FR2935197A1 (fr) Substrat radiofrequence multicouche et procede de fabrication d'un substrat radiofrequence multicouche
WO2020126573A1 (fr) Procede de fabrication d'un insert de carte a puce radiofrequence comportant une plaque metallique
JPS5943551A (ja) モノリシツク集積回路の製造方法
FR2464010A1 (fr) Structure de circuit a plusieurs couches et son procede de production
WO2014198688A1 (fr) Circuit imprime a structure multicouche a faibles pertes dielectriques et refroidi
FR2638894A1 (fr) Dispositif et procede de connexion et de fixation de composants
FR2497410A1 (fr) Ensemble de circuits comprenant plusieurs elements du type " microbande " d'epaisseurs de dielectrique differentes et son procede de fabrication
FR3041147A1 (fr) Procede d'integration d'au moins une interconnexion 3d pour la fabrication de circuit integre
FR2694139A1 (fr) Substrat d'interconnexion pour composants électroniques et son procédé de fabrication.
FR2983029A1 (fr) Circuit pour des composants electroniques et/ou electriques
FR3074612A1 (fr) Composant micro-ondes et procede de fabrication associe
FR2735647A1 (fr) Carte de cablages en resine organique stratifiee et procede pour sa fabrication
FR2759527A1 (fr) Structure monobloc de composants empiles
EP2205053B1 (fr) Procédé de réalisation d'une carte imprimée et carte imprimée correspondante

Legal Events

Date Code Title Description
ST Notification of lapse