FR2611401A1 - Procede de test d'adressage pour une memoire integree et dispositif de mise en oeuvre du procede - Google Patents
Procede de test d'adressage pour une memoire integree et dispositif de mise en oeuvre du procede Download PDFInfo
- Publication number
- FR2611401A1 FR2611401A1 FR8702552A FR8702552A FR2611401A1 FR 2611401 A1 FR2611401 A1 FR 2611401A1 FR 8702552 A FR8702552 A FR 8702552A FR 8702552 A FR8702552 A FR 8702552A FR 2611401 A1 FR2611401 A1 FR 2611401A1
- Authority
- FR
- France
- Prior art keywords
- battery
- address
- redundancy
- state
- elements
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/70—Masking faults in memories by using spares or by reconfiguring
- G11C29/78—Masking faults in memories by using spares or by reconfiguring using programmable devices
- G11C29/785—Masking faults in memories by using spares or by reconfiguring using programmable devices with redundancy programming schemes
Landscapes
- For Increasing The Reliability Of Semiconductor Memories (AREA)
Abstract
PROCEDE DE TEST D'UNE MEMOIRE INTEGREE QUI COMPORTE UN RESEAU D'ELEMENTS MEMOIRE, UN DECODEUR D'ADRESSE DE CES ELEMENTS, DES ELEMENTS REDONDANTS AINSI QU'AU MOINS UNE BATTERIE DE FUSIBLES PERMETTANT DE DEFINIR PAR CLAQUAGE DE CERTAINS FUSIBLES DE CHAQUE BATTERIE UNE ADRESSE D'UN ELEMENT DE MEMOIRE DEFECTUEUX A REMPLACER PAR UN ELEMENT REDONDANT, CARACTERISE EN CE QU'IL CONSISTE : - A TESTER D'UNE PART LES ELEMENTS MEMOIRE POUR DEFINIR LES ELEMENTS DEFECTUEUX; - A CLAQUER DES FUSIBLES D'UNE BATTERIE BA CORRESPONDANT A L'ADRESSE D'UN ELEMENT DEFECTUEUX; - A COMPARER L'ETAT DE LA BATTERIE A L'ADRESSE DE L'ELEMENT DEFECTUEUX CORRESPONDANT, CETTE ADRESSE ETANT PRESENTEE A L'ENTREE DU DECODEUR D'ADRESSE DE LA MEMOIRE; - A N'UTILISER CETTE BATTERIE POUR L'ASSOCIER A UN ELEMENT DE REDONDANCE REMPLACANT UN ELEMENT DEFECTUEUX QUE SI L'ETAT DE LA BATTERIE CORRESPOND A L'ADRESSE DE CET ELEMENT.
Description
PROCEDE DE TEST D'ADRESSAGE POUR
UNE MEMOIRE INTEGREE
ET DISPOSITIF DE MISE EN OEUVRE DU PROCEDE
La présente invention concerne un procédé de test d'adressage pour une mémoire intégrée et un dispositif de mise en oeuvre du procédé.
UNE MEMOIRE INTEGREE
ET DISPOSITIF DE MISE EN OEUVRE DU PROCEDE
La présente invention concerne un procédé de test d'adressage pour une mémoire intégrée et un dispositif de mise en oeuvre du procédé.
Une mémoire intégrée comporte classiquement des éléments mémoire et un décodeur d'adresse permettant d'adresser ces éléments. La mémoire peut comporter également un ou plusieurs éléments mémoire de redondance, chaque élément de redondance étant destiné à remplacer un élément défectueux de la mémoire ceci, pour éviter d'avoir à rejeter la mémoire.
Pour cela, l'adresse de chaque élément défectueux est mémorisée par une batterie de fusibles dans laquelle on claque certains fusibles, la batterie possédant autant de fusibles que de bits d'adresse à mémoriser. Ainsi, pour éviter d'avoir à rejeter des mémoires qui présentent des cellules lignes ou des cellules colonnes non fonctionnelles, la démarche de l'homme de l'art a donc consisté jusque là à tester les éléments mémoire et à prévoir des éléments de redondance ligne ou colonne pour remplacer ces éléments défectueux de la mémoire, l'alguillage vers un élément de redondance se faisant par claquage des fusibles de la batterie pour mémoriser l'adresse et par claquage d'un fusible de sélection qui autorise de relier la batterie à cet élément de redondance.
Cependant, il ## avère que des mémoires d'adresse ne sont pas jugées fonctionnelles à 18 suite de ces tests. Donc, pour augmenter -la fiabilité des circuits qui utilisent de telles mémoires, il est nécessaire de détecter les mémoires d'adresse défaillantes et il est nécessaire de les éliminer dès le début du test avant de procéder à la mise en boîtier et aux tests qui suivent cette mise en boîtier pour économiser du temps et éviter des dépenses.
Jusque-là, la démarche classique a donc consisté à tester uniquement les éléments mémoire. La présente invention a pour but de proposer un procédé de test plus complet de la mémoire, c'est-à-dire un procédé de test portant notamment sur les batteries de fusibles servant à l'aiguillage vers des éléments de redondance.
La présente invention a donc pour objet un procédé de test d'une mémoire intégrée qui comporte un réseau d'éléments mémoire, un décodeur d'adresse de ces éléments, des éléments redondants ainsi qu'su moins une batterie de fusibles permettant de définir par claquage de certains fusibles de chaque batterie une adresse d'un élément de mémoire défectueux à remplacer par un élément redondant, caractérisé en ce qu'il consiste
- à tester d'une part les éléments mémoire pour définir les éléments défectueux
- à claquer les fusibles d'une batterie correspondant à l'adresse d'un élément défectueux
- à comparer l'état de la batterie à l'adresse de l'élément défectueux correspondant, cette adresse étant présentée à l'entrée du décodeur d'adresse de la mémoire
- à n'utiliser cette batterie pour l'associer à un élément de redondance remplaçant un élément défectueux que si l'état de la batterie correspond à l'adresse de cet élément.
- à tester d'une part les éléments mémoire pour définir les éléments défectueux
- à claquer les fusibles d'une batterie correspondant à l'adresse d'un élément défectueux
- à comparer l'état de la batterie à l'adresse de l'élément défectueux correspondant, cette adresse étant présentée à l'entrée du décodeur d'adresse de la mémoire
- à n'utiliser cette batterie pour l'associer à un élément de redondance remplaçant un élément défectueux que si l'état de la batterie correspond à l'adresse de cet élément.
Elle a également pour objet un dispositif de test d'une mémoire intégrée qui comporte un réseau d'éléments mémoire, un décodeur d'adresse de ces éléments, des éléments redondants ainsi qu'au moins une batterie de fusibles permettant de définir par claquage de certains fusibles de chaque batterie une adresse d'un élément de mémoire défectueux à remplacer par un élément redondant, caractérisé en ce qu'il comporte en outre
- un décodeur pour la redondance qui reçoit les signaux de sortie de la batterie et qui délivre un signal dont l'état est soit haut, soit bas selon que l'adresse appliquée à
J'entrée de la batterie correspond à l'adresse qui a été mémorisée par cette batterie
- une porte ET qui reçoit - un signal de commande de vérification de l'état de la batterie et le signal de sortie du décodeur pour la redondance et qui délivre un signal dont l'état est soit haut, soit bas selon que la batterie est fonctionnelle ou non
- un élément de mémorisation de l'étant d'un fusible de sélection destiné à relier la batterie à un élément de redondance déterminé
- une porte Non OU exclusif qui reçoit le signal de commande de vérification de la batterie et le signal traduisant l'état du fusible de sélection et délivrant un signal appliqué à une entrée du décodeur pour la redondance pour masquer l'état du fusible lorsqu'on effectue la vérification de l'état de la batterie.
- un décodeur pour la redondance qui reçoit les signaux de sortie de la batterie et qui délivre un signal dont l'état est soit haut, soit bas selon que l'adresse appliquée à
J'entrée de la batterie correspond à l'adresse qui a été mémorisée par cette batterie
- une porte ET qui reçoit - un signal de commande de vérification de l'état de la batterie et le signal de sortie du décodeur pour la redondance et qui délivre un signal dont l'état est soit haut, soit bas selon que la batterie est fonctionnelle ou non
- un élément de mémorisation de l'étant d'un fusible de sélection destiné à relier la batterie à un élément de redondance déterminé
- une porte Non OU exclusif qui reçoit le signal de commande de vérification de la batterie et le signal traduisant l'état du fusible de sélection et délivrant un signal appliqué à une entrée du décodeur pour la redondance pour masquer l'état du fusible lorsqu'on effectue la vérification de l'état de la batterie.
La présente invention sera mieux comprise à l'aide de la description détaillée faite à titre d'exemple non limitatif et en regard des figures annexées qui représentent
- la figure 1, un schéma général du dispositif permettant de mettre en oeuvre le procédé selon l'invention
- la figure 2, un schéma de réalisation de l'ensemble formé par une batterie de fusibles, un décodeur DR, un élément de mémorisation comportant le fusible de sélection et la porte K selon la figure 1 ;
- la figure 3, un schéma d'une réalisation particulière d'un élément de mémorisation (Ei) selon la figure 2
La mémoire intégrée M comporte des éléments mémoires EM et des éléments de redondance RED.Une seule ligne de redondance a été représentée pour simplifier la compréhension
Une ligne (ou une colonne) de redondance est qualifiée d'élément de redondance.
- la figure 1, un schéma général du dispositif permettant de mettre en oeuvre le procédé selon l'invention
- la figure 2, un schéma de réalisation de l'ensemble formé par une batterie de fusibles, un décodeur DR, un élément de mémorisation comportant le fusible de sélection et la porte K selon la figure 1 ;
- la figure 3, un schéma d'une réalisation particulière d'un élément de mémorisation (Ei) selon la figure 2
La mémoire intégrée M comporte des éléments mémoires EM et des éléments de redondance RED.Une seule ligne de redondance a été représentée pour simplifier la compréhension
Une ligne (ou une colonne) de redondance est qualifiée d'élément de redondance.
Les éléments de la mémoire sont adresssbles par un décodeur d'adresse DA, de manière classique. Ce décodeur DA permet d'écrire ou de lire l'état des éléments mémoire par l'intermédiaire des plots d'entrée-sortie E/S. Le contenu de chaque élément mémoire de redondance est également accessible par les plots d'entrée-sortie E/S.
Le procédé selon l'invention consiste à tester à l'aide d'un testeur non représenté, mais classique en soi, les éléments
EM de la mémoire et d'enregistrer les adresses des éléments mémoire qui sont défectueux.
EM de la mémoire et d'enregistrer les adresses des éléments mémoire qui sont défectueux.
Le procédé consiste ensuite à claquer des fusibles de la batterie BA pour que l'état de chaque fusible corresponde à un bit d'adresse de l'élément défectueux. Pour cela, on présente l'adresse Ai de cet élément à la batterie BA.
Le fusible de sélection de la redondance qui se trouve dans un élément de mémorisation ES est claqué indépendamment des fusibles de la batterie après le test de la batterie.
La fusible de sélection n'étant pas claqué lors du test de la batterie, on procède à un masquage de son état pour ne tenir compte que de l'état de chaque fusible d'adresse de la batterie. On procède donc pour cela à l'application d'un signal
VFAR à l'entrée d'une porte K réalisant une fonction Non-OUexclusif, qui reçoit à une autre entrée le signal donnant l'état du fusible de sélection (qui n'est pas encore claqué). La sortie de la porte K est reliée à l'entrée d'un décodeur DR qui permet en dehors des tests d'effectuer l'aigufflage vers un élément de redondance déterminé.
VFAR à l'entrée d'une porte K réalisant une fonction Non-OUexclusif, qui reçoit à une autre entrée le signal donnant l'état du fusible de sélection (qui n'est pas encore claqué). La sortie de la porte K est reliée à l'entrée d'un décodeur DR qui permet en dehors des tests d'effectuer l'aigufflage vers un élément de redondance déterminé.
Le masquage de l'état du fusible de sélection permet d'obtenir malgré tout un état déterminé, 1 par exemple, à la sortie de ce décodeur DR, dans la mesure où l'état des fusibles correspond bien à l'adresse Ai qui est appliquée. Ainsi le décodeur délivre un signal CR ayant l'état 1. L'état de ce signal est pris en compte dans une porte J réalisant une fonction ET, en même temps que l'état du signal de vérification
VFAR qui lors du test est à 1. La porte J délivre un signal transmis au testeur qui informe le testeur sur l'état de la batterie. Les deux entrées de la porte J sont à l lorsque l'on procède au test et que le test est positif, c'est-à-dire lorsque l'adresse d'un élément défectueux a bien été enregistré par la batterie. Lorsque la batterie est fonctionnelle, le testeur envoie un signal SER de commande de claquage du fusible de sélection.
VFAR qui lors du test est à 1. La porte J délivre un signal transmis au testeur qui informe le testeur sur l'état de la batterie. Les deux entrées de la porte J sont à l lorsque l'on procède au test et que le test est positif, c'est-à-dire lorsque l'adresse d'un élément défectueux a bien été enregistré par la batterie. Lorsque la batterie est fonctionnelle, le testeur envoie un signal SER de commande de claquage du fusible de sélection.
Sur ce schéma général on a envisagé de relier à un élément de redondance, une batterie ; ainsi chaque élément de redondance a sa batterie de fusibles à condition que la batterie soit fonctionnelle.
Tout en restant dans l'esprit de l'invention, il est également possible d'associer à chaque batterie plusieurs éléments de redondance; la liaison entre chaque batterie et un élément de redondance n'étant faite qu'après le test de la batterie et en fonction du résultat de ce test.
Selon une autre variante du procédé de test de l'invention, il peut être prévu, pour améliorer encore le test de rajouter un test portant sur les éléments redondants. Pour cela, une porte Non OU exclusif Q entourée par un cadre pointillé, permet lorsqu'un signal de vérification VER est envoyé par le testeur d'adresser un élément de redondance particulier. Pour cela, la porte Q reçoit à une entrée le signal
CR de sortie du décodeur et le signal VER. Pour effectuer le test d'un élément de redondance, le testeur n'envoie pas le signal SER de commande de claquage du fusible, mais le signal
VER qui, lorsqu'il est appliqué à une entrée de la porte Q permet à cette porte de délivrer un signal R dont l'état correspond à l'adressage d'un élément de redondance, quelque soit l'état du signal CR. La sortie R de la porte Q inhibe en même temps le décodeur DA.Si le test de l'élément de redondance est positif, c'est-à-dire, ai l'élément de redondance est fonctionnel, le testeur envoie le signal SER de commande de claquage du fusible de sélection. Ainsi on ne reliera un batterie à un élément de redondance que si la batterie et l'élément de redondance sont fonctionnels.
CR de sortie du décodeur et le signal VER. Pour effectuer le test d'un élément de redondance, le testeur n'envoie pas le signal SER de commande de claquage du fusible, mais le signal
VER qui, lorsqu'il est appliqué à une entrée de la porte Q permet à cette porte de délivrer un signal R dont l'état correspond à l'adressage d'un élément de redondance, quelque soit l'état du signal CR. La sortie R de la porte Q inhibe en même temps le décodeur DA.Si le test de l'élément de redondance est positif, c'est-à-dire, ai l'élément de redondance est fonctionnel, le testeur envoie le signal SER de commande de claquage du fusible de sélection. Ainsi on ne reliera un batterie à un élément de redondance que si la batterie et l'élément de redondance sont fonctionnels.
Sur la figure 2, on a représenté le schéma plus détaillé de l'ensemble formé par la batterie BA de fusibles pour la mémorisation d'une adresse Ai, le décodeur DR, l'élément de mémorisation comportant le fusible de sélection ES et la porte
K. La batterie comporte autant d'élément de mémorisation que de bit d'adressage. Ces éléments sont référencés E6 à E15 et correspondent donc aux entrées d'adressage A6mA15 de la mémoire.
K. La batterie comporte autant d'élément de mémorisation que de bit d'adressage. Ces éléments sont référencés E6 à E15 et correspondent donc aux entrées d'adressage A6mA15 de la mémoire.
L'élément de mémorisation ES supplémentaire qui comporte le fusible de sélection est donc prévu pour mémoriser l'information d'utilisation ou non de la redondance, c'est-à-dire pour effectuer ou ne pas effectuer une liaison entre la batterie de fusible testée et fonctionnelle, à un élément de redondance. Cet élément de mémorisation ES reçoit à son entrée d'adresse une tension Vcc.
Chaque élément ES, E6 - E15 comporte une entrée pour recevoir la tension de claquage VF et une entrée pour recevoir une tension de commande de claquage. Cette commande n'est pas la même pour l'élément ES et les éléments E6-E15. La commande de claquage se fait par le signal de tension SER pour l'élément
ES et par le signal de tension F pour les éléments E6-E15.
ES et par le signal de tension F pour les éléments E6-E15.
Le décodeur DR est constitué par un ensemble de transistors TS, T6-T15 qui ont leur grille reliée à une sortie d'un élément de mémorisation et les drains reliés entre eux pour former une seule sortie délivrant le signal CR. Les sources des transistors sont reliées à la masse.
Pour claquer les fusibles dans une batterie, c'est-à-dire pour mémoriser une adresse et pour sélectionner un élément de redondance, on applique un niveau bas sur toutes les entrées d'adresse de cette batterie puis on augmente la tension jusqu'à obtenir la tension de claquage VF, de 12 à 13 V généralement, puis on applique la tension de commande F, de O à 5 V généralement et on adresse successivement chaque élément. On utilise préférentiellement une seule source de tension VF pour toutes les batteries et pour les fusibles de sélection et une source de tension F pour chaque batterie.
Les entrées A6-A15 sont destinées à recevoir les signaux correspondant aux bits d'adresse en provenance des plots d'entrées-sorties E/S de la mémoire.
Le fusible de sélection reçoit au moment du claquage (à la place d un bit d'adresse) une tension Vcc de 5 V par exemple.
Lorsque l'on procède par la suite à une écriture puis à des lectures dans la mémoire, la sortie unique du décodeur DR obtenue à partir des sorties des éléments de mémorisation
E6-E15, est à 0 (ou à l) si l'adresse présentée à l'entrée de la batterie a été mémorisée par cette batterie. La sortie de chaque élément Ei a le même état que l'entrée (O ou 1) si le bit d'entrée correspond à l'état du fusible. Si c'est le cas et que le fusible de l'élément de sélection a été claqué, l'aiguillage est fait vers l'élément de redondance sélectionné.
E6-E15, est à 0 (ou à l) si l'adresse présentée à l'entrée de la batterie a été mémorisée par cette batterie. La sortie de chaque élément Ei a le même état que l'entrée (O ou 1) si le bit d'entrée correspond à l'état du fusible. Si c'est le cas et que le fusible de l'élément de sélection a été claqué, l'aiguillage est fait vers l'élément de redondance sélectionné.
Sur la figure 3, on a représenté un exemple détaillé de réalisation d'un élément Ei de mémorisation d'adresse ou de sélection donné à titre Indicatif et nullement limitatif.
L'élément Ei de mémorisation d'adresse comprend un circuit de programmation P qui reçoit le signal ai correspondant à un bit d'adresse Ai, la tension de commande de claquage F du fusible. Le circuit comporte une porte Non-ET, NE, et les transistors T19 à T23 et délivre un signal qui va provoquer un claquage (ou non) du fusible R par conduction (ou non) du transistor T19 à Vss. L'élément de mémorisation Ei comprend également un circuit de mémorisation ME proprement dit qui reçoit la tension de claquage VF pour claquer le fusible R sur commande du circuit P. Ce circuit ME comporte le fusible R, des transistors T24 à T27, un condensateur C et délivre pendant la lecture de l'état du fusible, un signal xi traduisant l'état du fusible.L'élément de mémorisation Ei comporte également un décodeur DEC qui reçoit également le signal ai d'entrée correspondant à un bit d'adresse et le signal lu xi dans l'élément de mémorisation ME. Ce circuit DEC permet de délivrer le signal de sortie Si dont l'état est soit ai si l'état xi du fusible correspond à l'état ai, soit ai (ai inversé) si l'état
Xi du fusible ne correspond pas à cet état. Le circuit DEC comporte un inverseur I, et les transistors T28 à T30. La sortie de ce circuit est reliée à un transistor Ti (T6, T7...T15) du décodeur d'adresse DR.
Xi du fusible ne correspond pas à cet état. Le circuit DEC comporte un inverseur I, et les transistors T28 à T30. La sortie de ce circuit est reliée à un transistor Ti (T6, T7...T15) du décodeur d'adresse DR.
Cet exemple particulier de circuit a été réalisé en technologie CMOS, les transistors T20, T23, Tel9, T24, T27,
T28, T29 étant des transistors à canal N et les transistors T21,
T22, T25, T30, étant des transistors à canal P.
T28, T29 étant des transistors à canal N et les transistors T21,
T22, T25, T30, étant des transistors à canal P.
Dans le cas d'un élement de sélection ES, le circuit est identique, seuls les signaux d'entrée sont différents puisque c'est une tension VCC qui est appliquée à l'entrée d'adresse (à la place d'un état ai), et c'est le signal VFAR qui est appliqué pour la commande de claquage.
Claims (8)
- REVENDICATIONS- à n'utiliser cette batterie pour l'associer à un élément de redondance remplaçant un élément défectueux que Si l'état de la batterie correspond à l'adresse de cet élément.- à comparer l'état de la batterie à l'adresse de l'élément défectueux correspondant, cette adresse étant présentée à l'entrée du décodeur d'adresse de la mémoire- à claquer des fusibles d'une batterie BA correspondant à l'adresse d'un élément défectueux- à tester d'une part les éléments mémoire (EM) pour définir les éléments défectueuxl Procédé de test d'une mémoire intégrée qui comporte un réseau d'éléments mémoire (EM), un décodeur d'adresse de ces éléments (DA) , des éléments redondants (RED) ainsi qu'au moins une batterie de fusibles (BA) permettant de définir par claquage de certains fusibles de chaque batterie une adresse d'un élément de mémoire défectueux à remplacer par un élément redondant, caractérisé en ce qu'il consiste
- 2. Procédé de test selon la revendication l, caractérisé en ce qu'il consiste à relier à chaque élément de redondance une batterie respective et à n'utiliser un couple élément de redondance-batterie que si l'état de la batterie correspond à l'adresse d'un élément défectueux.
- 3. Procédé de test selon la revendication l, caractérisé en ce qu'il consiste à associer à chaque batterie plusieurs éléments de redondance, la liaison entre une batterie et un de ces éléments de redondance n'est faite que si l'état de la batterie correspond à l'adresse d'un élément défectueux.
- 4. Procédé de test selon la revendication l, caractérisé en ce qu'il consiste en outre à tester les éléments de redondance et à n'utiliser que des couples batterie-élément de redondance fonctionnels.
- 5. Dispositif de test d'une mémoire intégrée qui comporte un réseau d'éléments mémoire (EM), un décodeur d'adresse (DA) de ces éléments, des éléments redondants (RED) ainsi qu'au moins une batterie de fusibles (BA) permettant de définir par claquage de certains fusibles de chaque batterie une adresse d'un élément de mémoire défectueux à remplacer par un élément redondant, caractérisé en ce qu'il comporte en outre- un décodeur (DR) pour la redondance qui reçoit les signaux de sortie de la batterie et qui délivre un signal (CR) dont l'état est soit haut, soit bas selon que l'adresse (Ai) appliquée à l'entrée de la batterie correspond à l'adresse qui a été mémorisée par cette batterie- une porte ET (J) qui reçoit un signal (VFAR) de commande de vérification de l'état de la batterie et le signal de sortie du décodeur (DR) pour la redondance et qui délivre (SGN) un signal dont l'état est soit haut, soit bas selon que la batterie est fonctionnelle ou non- un élément de mémorisation (ES) de l'état d'un fusible de sélection destiné à relier la batterie à un élément de redondance déterminé- une porte Non OU exclusif (K) qui reçoit le signal de commande de vérification de la batterie (VFAR) et le signal traduisant l'état du fusible de sélection et délivrant un signal appliqué à une entrée du décodeur (DR) pour la redondance pour masquer l'état du fusible lorsqu on effectue la vérification de l'état de la batterie.
- 6. Dispositif de test d'une mémoire intégrée selon la revendication 5, caractérisé en ce que l'élément de mémorisation (ES) de l'état du fusible de sélection reçoit un signal (SER) de commande de claquage du fusible indépendant du signal de commande de claquage des fusibles de la batterie, cette commande ayant lieu après le test de la batterie lorsque la batterie est fonctionnelle.
- 7. Dispositif selon la revendication 5 ou 6, caractérisé en ce que l'élément de mémorisation il comporte en outre une porte NON-OU-exclusif (Q) qui reçoit à l'une de ses entrées au moins un signal (VER) de commande de vérification de l'état d'au moins un élément de redondance et le signal de sortie du décodeur (DR) pour la redondance, le claquage du fusible de sélection n'ayant lieu que si l'élément de redondance testé et la batterie testée sont fonctionnels.
- 8. Dispositif selon l'une quelconque des revendications 5 à 7, caractérisé en ce que la batterie de fusible comporte un élément de mémorisation (E6-E15) pour chaque bit d'adresse et en ce que la sortie de chaque élément a le même état O (ou l) que l'entrée si le bit d'entrée correspond à l'état du fusible.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR8702552A FR2611401B1 (fr) | 1987-02-26 | 1987-02-26 | Procede de test d'adressage pour une memoire integree et dispositif de mise en oeuvre du procede |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR8702552A FR2611401B1 (fr) | 1987-02-26 | 1987-02-26 | Procede de test d'adressage pour une memoire integree et dispositif de mise en oeuvre du procede |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| FR2611401A1 true FR2611401A1 (fr) | 1988-09-02 |
| FR2611401B1 FR2611401B1 (fr) | 1989-05-05 |
Family
ID=9348344
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| FR8702552A Expired FR2611401B1 (fr) | 1987-02-26 | 1987-02-26 | Procede de test d'adressage pour une memoire integree et dispositif de mise en oeuvre du procede |
Country Status (1)
| Country | Link |
|---|---|
| FR (1) | FR2611401B1 (fr) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0482527A2 (fr) * | 1990-10-20 | 1992-04-29 | Fujitsu Limited | Système de commande de commutation de normal à réserve |
| EP0528744A2 (fr) * | 1991-08-20 | 1993-02-24 | International Business Machines Corporation | Test de fusibles de circuits intégrés personnalisés assisté par circuit de verrouillage |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1984004196A1 (fr) * | 1983-04-18 | 1984-10-25 | Advanced Micro Devices Inc | Circuit de memoire redondant et procede de programmation et de verification du circuit |
-
1987
- 1987-02-26 FR FR8702552A patent/FR2611401B1/fr not_active Expired
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1984004196A1 (fr) * | 1983-04-18 | 1984-10-25 | Advanced Micro Devices Inc | Circuit de memoire redondant et procede de programmation et de verification du circuit |
Non-Patent Citations (2)
| Title |
|---|
| IBM JOURNAL OF RESEARCH AND DEVELOPMENT, vol. 24, no. 3, mai 1980, pages 291-298, New York, US; B.F. FITZGERALD et al.: "Circuit implementation of fusible redundant addresses on RAMs for productivity enhancement" * |
| IEEE JOURNAL OF SOLID-STATE CIRCUITS, vol. SC-17, no. 5, octobre 1982, pages 863-871, IEEE, New York, US; R.I. KUNG et al.: "An 8K x 8 dynamic RAM with self-refresh" * |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0482527A2 (fr) * | 1990-10-20 | 1992-04-29 | Fujitsu Limited | Système de commande de commutation de normal à réserve |
| EP0482527A3 (en) * | 1990-10-20 | 1993-01-07 | Fujitsu Limited | A normal to spare switching control system |
| US5218606A (en) * | 1990-10-20 | 1993-06-08 | Fujitsu Limited | Current-spare switching control system |
| EP0528744A2 (fr) * | 1991-08-20 | 1993-02-24 | International Business Machines Corporation | Test de fusibles de circuits intégrés personnalisés assisté par circuit de verrouillage |
| EP0528744A3 (en) * | 1991-08-20 | 1993-06-30 | International Business Machines Corporation | Latch assisted fuse testing for customized integrated circuits |
Also Published As
| Publication number | Publication date |
|---|---|
| FR2611401B1 (fr) | 1989-05-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100418538B1 (ko) | 반도체 메모리 장치 및 반도체 메모리 장치 탑재 시스템 | |
| KR100396305B1 (ko) | 반도체 기억 장치 및 그 테스트 방법 | |
| US6392938B1 (en) | Semiconductor memory device and method of identifying programmed defective address thereof | |
| EP0282384B1 (fr) | Procédé d'adressage d'éléments redondants d'une mémoire intégrée et dispositif permettant de mettre en oeuvre le procédé | |
| JPH0645451A (ja) | 半導体記憶装置 | |
| US6788596B2 (en) | Failed cell address programming circuit and method for programming failed cell address | |
| FR2760888A1 (fr) | Circuit de lecture pour memoire adapte a la mesure des courants de fuite | |
| JPH07153294A (ja) | 集積回路メモリ | |
| JPS6337899A (ja) | 半導体記憶装置 | |
| JP3374162B2 (ja) | アンチヒューズ用の電荷共有検出回路 | |
| US5953273A (en) | Semiconductor integrated circuit device having confirmable self-diagnostic function | |
| US5471431A (en) | Structure to recover a portion of a partially functional embedded memory | |
| US5058069A (en) | Device for addressing of redundant elements of an integrated circuit memory | |
| FR2611301A1 (fr) | Memoire integree avec redondance de colonnes de donnees | |
| FR2611401A1 (fr) | Procede de test d'adressage pour une memoire integree et dispositif de mise en oeuvre du procede | |
| FR2611400A1 (fr) | Procede de test d'elements pour une memoire integree et dispositif de mise en oeuvre du procede | |
| EP0798727B1 (fr) | Architecture de gestion de chemin de lecture des données pour un dispositif de mémoire, en particulier pour mémoires non-volatiles | |
| US7301837B2 (en) | Error test for an address decoder of a non-volatile memory | |
| JP4541530B2 (ja) | 集積メモリ | |
| KR100504114B1 (ko) | 불량 셀 구제 기능을 갖는 롬 메모리 장치 및 불량 셀구제 방법 | |
| EP0675441A1 (fr) | Dispositif matriciel de fusibles de redondance pour mémoire intégrée et procédé de mise en oeuvre | |
| US6288939B1 (en) | Circuit configuration for monitoring states of a memory device | |
| JPH09185899A (ja) | マルチビットテスト回路及びそのテスト方法 | |
| FR2779251A1 (fr) | Redondance appliquee a des cellules dram a faible remanence | |
| JP3075169B2 (ja) | 半導体記憶装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| ST | Notification of lapse |