FR2602912A1 - Procede de realisation de circuits microelectriques - Google Patents
Procede de realisation de circuits microelectriques Download PDFInfo
- Publication number
- FR2602912A1 FR2602912A1 FR8611732A FR8611732A FR2602912A1 FR 2602912 A1 FR2602912 A1 FR 2602912A1 FR 8611732 A FR8611732 A FR 8611732A FR 8611732 A FR8611732 A FR 8611732A FR 2602912 A1 FR2602912 A1 FR 2602912A1
- Authority
- FR
- France
- Prior art keywords
- metallization
- substrate
- screen printing
- circuits
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 32
- 238000007650 screen-printing Methods 0.000 claims abstract description 20
- 239000000758 substrate Substances 0.000 claims abstract description 18
- 238000000151 deposition Methods 0.000 claims abstract description 13
- 238000004377 microelectronic Methods 0.000 claims abstract description 9
- 238000005520 cutting process Methods 0.000 claims abstract description 7
- 238000001465 metallisation Methods 0.000 claims description 19
- 238000005530 etching Methods 0.000 claims description 13
- 239000011347 resin Substances 0.000 claims description 10
- 229920005989 resin Polymers 0.000 claims description 10
- 238000004519 manufacturing process Methods 0.000 claims description 7
- 239000003795 chemical substances by application Substances 0.000 claims description 5
- 230000008021 deposition Effects 0.000 claims description 5
- 239000004744 fabric Substances 0.000 claims description 5
- PWIDFFRKCKLPNI-UHFFFAOYSA-M [I+].[I-] Chemical compound [I+].[I-] PWIDFFRKCKLPNI-UHFFFAOYSA-M 0.000 claims description 2
- 238000010304 firing Methods 0.000 claims description 2
- RBTARNINKXHZNM-UHFFFAOYSA-K iron trichloride Chemical compound Cl[Fe](Cl)Cl RBTARNINKXHZNM-UHFFFAOYSA-K 0.000 claims description 2
- 239000000126 substance Substances 0.000 claims description 2
- 238000005096 rolling process Methods 0.000 claims 1
- 238000001259 photo etching Methods 0.000 abstract description 2
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 4
- 229910052737 gold Inorganic materials 0.000 description 4
- 239000010931 gold Substances 0.000 description 4
- OKKJLVBELUTLKV-UHFFFAOYSA-N Methanol Chemical compound OC OKKJLVBELUTLKV-UHFFFAOYSA-N 0.000 description 3
- 238000010411 cooking Methods 0.000 description 3
- CSCPPACGZOOCGX-UHFFFAOYSA-N Acetone Chemical compound CC(C)=O CSCPPACGZOOCGX-UHFFFAOYSA-N 0.000 description 2
- 239000011230 binding agent Substances 0.000 description 2
- 238000004140 cleaning Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 239000002904 solvent Substances 0.000 description 2
- 238000005507 spraying Methods 0.000 description 2
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- QPLDLSVMHZLSFG-UHFFFAOYSA-N Copper oxide Chemical compound [Cu]=O QPLDLSVMHZLSFG-UHFFFAOYSA-N 0.000 description 1
- 239000005751 Copper oxide Substances 0.000 description 1
- SWJBITNFDYHWBU-UHFFFAOYSA-N [I].[I] Chemical compound [I].[I] SWJBITNFDYHWBU-UHFFFAOYSA-N 0.000 description 1
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 1
- 238000005119 centrifugation Methods 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 229910000431 copper oxide Inorganic materials 0.000 description 1
- 238000001035 drying Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- BVJUXXYBIMHHDW-UHFFFAOYSA-N iodane Chemical compound I.I BVJUXXYBIMHHDW-UHFFFAOYSA-N 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 238000010025 steaming Methods 0.000 description 1
- 238000007738 vacuum evaporation Methods 0.000 description 1
- 229910000859 α-Fe Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
- H01L21/4814—Conductive parts
- H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
- H01L21/4867—Applying pastes or inks, e.g. screen printing
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
- H05K3/06—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/09—Use of materials for the conductive, e.g. metallic pattern
- H05K1/092—Dispersed materials, e.g. conductive pastes or inks
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/07—Treatments involving liquids, e.g. plating, rinsing
- H05K2203/0779—Treatments involving liquids, e.g. plating, rinsing characterised by the specific liquids involved
- H05K2203/0783—Using solvent, e.g. for cleaning; Regulating solvent content of pastes or coatings for adjusting the viscosity
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
- H05K3/06—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
- H05K3/061—Etching masks
- H05K3/064—Photoresists
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Ceramic Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Manufacturing Of Printed Wiring (AREA)
- Manufacturing Of Printed Circuit Boards (AREA)
Abstract
L'INVENTION CONCERNE UN PROCEDE DE REALISATION DE CIRCUITS MICROELECTRONIQUES, QUI COMPORTE UNE ETAPE DE METALLISATION D'UN SUBSTRAT 2 PAR DEPOT DE COUCHE EPAISSE 1 OBTENU PAR SERIGRAPHIE ET QUI COMPORTE ENSUITE UNE ETAPE DE DECOUPE SELECTIVE PAR PHOTOGRAVURE DE LA COUCHE AINSI METALLISEE. APPLICATION AUX CIRCUITS MICROELECTRONIQUES NOTAMMENT AUX CIRCUITS ANALOGIQUES HYBRIDES ET AUX CIRCUITS HYPERFREQUENCES MICROSTRIPS ET COPLANAIRES.
Description
PROCEDE DE REALISATION DE CIRCUITS MICROELECTRIQUES
La présente invention concerne un procédé de réalisation dé circuits microélectroniques et plus particulièrement la réalisation de circuits analogiques hybrides, de circuits hyperfréquences microstrips et coplanaires.
La présente invention concerne un procédé de réalisation dé circuits microélectroniques et plus particulièrement la réalisation de circuits analogiques hybrides, de circuits hyperfréquences microstrips et coplanaires.
On réalise généralement de tels circuits microélectroniques par un procédé de sérigraphie. La sérigraphie consiste à déposer des couches de métallisation sur un substrat à l'aide d'écrans constitués par des toiles qui permettent de reproduire le motif désiré. Ce procédé permet d'obtenir le dépôt de couches épaisses, ce terme de couche épaisse s'opposant à celui de couches minces obtenues par des procédés tels que l'évaporation sous vide ou la pulvérisation cathodiques ou le dépôt électrolytique.
Le dépôt de couches épaisses est particulièrement adapté à la réalisation de circuits hyperfréquences. L'avantage du procédé de sérigraphie réside dans le fait qu'il est facilement mis en oeuvre et que par conséquent le coût de réalisation des circuits par ce procédé est relativement faible par rapport à des procédés de dépôt de couches minces.
L'inconvénient majeur du procédé de sérigraphie est qu'il est impossible de réaliser des lignes avec des intervalles inférieurs à 100 llm sans risque de court-circuit ou de mauvaise définition.
La présente invention permet de remédier à ces inconvénients et propose pour cela un procédé de réalisation de circuits microélectroniques qui comporte une étape de métallisation d'un substrat par dépôt de couche épaisse obtenu par sérigraphie et en ce qu'il comporte ensuite une étape de découpe sélective par photogravure de la couche métallisée.
Le procédé est également caractérisé en ce que l'étape de métallisation du substrat par sérigraphie, est réalisée au moyen d'une toile comportant une zone qui laisse traverser la pâte de produit de métallisation pour recouvrir la zone à métalliser du substrat sur la quelle sont effectuées les découpes.
L'invention sera mieux comprise à l'aide de la description détaillée faite à titre d'exemple non limitatif et illustrée par - la figure 1 qui représente le schéma d'une vue en perspective d'un substrat sur lequel on a procédé dans une première étape à une métallisation par sérigraphie; - les figures 2 à 6 représentent des coupes schématiques correspondant à chacune des étapes du procédé de réalisation d'un circuit microélectronique selon l'invention; - les figures 7 et 8, représentent la coupe d'une ligne de 1001lu obtenue respectivement par le procédé selon l'art antérieur et par le procédé selon l'invention.
L'invention consiste à réaliser des circuits microélectroniques par sérigravure, la sérigravure désignant le procédé selon l'invention qui est décrit ci-après.
La figure 1 représente le schéma d'une vue en perspective d'un circuit microélectronique après la première étape du procédé. Cette première étape consiste à déposer une couche épaisse de métallisation 1 sur un substrat 2 par un procédé classique de sérigraphie.
On utilise la technique de sérigraphie dans le procédé de sérigravure objet de l'invention uniquement pour faire le dépôt de la métallisation et non pour réaliser la totalité du circuit.
Il est rappelé que la technique de sérigraphie, d'une manière classique, consiste à utiliser un écran de toile fine constituée de fils entrecroisés. La toile est impreignée aux endroits que l'on veut cacher d'un produit photorésist. La couche que l'on dépose se présente sous forme d'une pâte que l'on étale sur l'écran.
Dans le procédé selon l'invention la toile permet d'obtenir la métallisation soit de toute la surface du substrat soit d'une partie.
On procède ensuite à un séchage aux rayons infrarouges préférentiellement à 650C pendant 20' dans un four à tapis, les rayons infrarouges étant émis par dessous le substrat pour mieux permettre l'évacuation des produits solvants contenus dans la pâte. La pâte est par exemple de l'or mélangé à des liants organiques.
Selon un premier mode de réalisation, on procède ensuite à une cuisson à haute température pour sublimer les liants organiques.
Cette cuisson se fait préférentiellement à une température de 8500C pendant 10'.
Pour densifier le grain de métallisation par sérigraphie on procède à un laminage de la couche métallisée.
L'invention consiste ensuite comme représenté sur la figure 2, à procéder à un dépôt de résine photosensible positive ou négative 3 par centrifugation sur toute la surface du substrat. On utilise par exemple la résine microposit 119 S de Shipley. On place sur cette résine un masque 4 comportant le motif du circuit à réaliser. Ce masque est classiquement appelé photomasque. On procède à un étuvage à S00C pendant 30 minutes pour sécher la résine. On place le circuit sous un rayonnement ultra-violet pour effectuer une insolation à travers le photomasque.
On développe la résine photosensible au moyen d'un développeur qui est préférentiellement composé de 50% de développer
AZ303 de Shipley et de 50% d'eau. Cette phase est représentée sur la figure 3.
AZ303 de Shipley et de 50% d'eau. Cette phase est représentée sur la figure 3.
On procède selon une quatrième étape représentée sur la figure 4, à une gravure à l'aide d'une attaque chimique qui atteint les parties de métallisation non protégées par la résine. La gravure est réalisée par projection d'iode iodure, l'iode iodure étant l'agent gravant. Les projections se font pendant 30 secondes à 400 C.
La gravure est finie selon la phase représentée sur la figure 5 par un agent gravant qui dissout l'oxyde de cuivre 5 qui s'est déposé sur le substrat après cuisson de la pâte or. Cet agent gravant est par exemple du perchlorure de fer, le circuit étant trempé pendant 10" dans l'agent gravant à 250 C. La dernière étape représentée sur la figure 6 consiste à nettoyer le circuit pour le débarasser de la résine photosensible (microposit ll9S). Ce nettoyage se fait pendant 10 à 20 secondes par exemple à l'aide d'acétone et de produit nettoyant "remover" de Shipley, mélangés à de l'eau.
Le circuit est pour finir rincé au méthanol puis séché.
Les découpes qui ont été réalisées à titre d'exemple représentent des lignes, se présentant sous la forme de couches épaisses métallisées de largeur de 100 llm et 70 iim de large et 10 um de hauteur. L'écartement entre ligne est de 50 llm. Le procédé permet d'obtenir des lignes dont la largeur peut atteindre 10 um à 20 um.
Selon un deuxième mode de réalisation la deuxième étape qui consiste, selon le premier mode de réalisation à cuire la pâte or, est reportée après la quatrième étape qui consiste à développer la résine. Ainsi la cuisson de la pâte s'effectue après étape de gravure. Cette étape de gravure est effectuée au moyen d'un solvant qui dissout les parties non protégées par la résine. Il n'est plus nécessaire d'effectuer la gravure par projection d'iode iodure car la métallisation est encore sous forme de pâte. Ce deuxième mode de réalisation présente l'avantage de pouvoir réaliser des circuits multicouches, car les gravures se réalise sans difficulté tant que la pâte or n'est pas cuite. Il est également possible de réaliser des puits pour la même raison.
Il est bien entendu que la pâte utilisée et déposée par sérigraphie peut également être du cuivre ou de l'argent. D'autre part le substrat est par exemple un substrat d'alumine A1203 ou une ferrite ou tout substrat tenant la température de cuisson soit 850 C.
Le dépôt par sérigraphie de la couche de métallisation est particulièrement adapté à fa production en masse, à un coût relativement peu élevé.
Sur les figures 5 et 6 on a représenté schématiquement deux coupes d'un circuit l'un (figure 5) réalisé entièrement par la technique de sérigraphie selon l'art antérieur et l'autre par le procédé selon l'invention c'estuaire par un dépôt de métallisation du substrat par sérigraphie puis photogravure de la couche épaisse de métal déposé.
Ces deux figures permettent de montrer un autre avantage du procédé selon l'invention, cet avantage étant d'obtenir une meilleure définition des lignes réalisées.
En réalisant des lignes plus fines (inférieures à 100 llm) avec une bonne définition, l'invention permet d'une part d'accroître la densité d'intégration des circuits analogiques hybrides et d'autre
part de réaliser des circuits hyperfréquences (lignes haute impé
dance, filtres, coupleurs) qui ne sont pas réalisables par une techni
que classique de sérigraphie.
part de réaliser des circuits hyperfréquences (lignes haute impé
dance, filtres, coupleurs) qui ne sont pas réalisables par une techni
que classique de sérigraphie.
Claims (9)
1. Procédé de réalisation de circuits microélectroniques, caractérisé en ce qu'il comporte une étape de métallisation d'un substrat (2) par dépôt de couche épaisse (1) obtenu par sérigraphie et en ce qu'il comporte ensuite une étape de découpe sélective par photogravure de la couche ainsi métallisée.
2. Procédé selon la revendication 1, caractérisé en ce que l'étape de métallisation du substrat par sérigraphie, est réalisée au moyen d'une toile comportant une zone qui laisse traverser la pâte de produit de métallisation pour recouvrir la zone à métalliser du substrat (2) sur laquelle sont effectuées les découpes.
3. Procédé selon la revendication 1 ou 2, caractérisé en ce que la découpe sélective par photogravure consiste à déposer une résine photosensible (3) sur la métallisation (1), à recouvrir cette résine d'un masque sélectif à procéder à une insolation puis à réaliser une découpe des zones de métallisation non protégées.
4. Procédé selon la revendication 1, caractérisé en ce qu'on procède à une cuisson de la couche de métallisation (1) après le dépôt de celle-ci.
5. Procédé selon les revendications 3 et 4, caractérisé en ce que la découpe sélective est réalisée par attaque chimique à l'iode iodure.
6. Procédé selon la revendication 2, caractérisé en ce qu'on procède à une cuisson de la couche de métallisation (1) après gravure de celle-ci.
7. Procédé selon les revendications 2 et 6, caractérisé en ce que la découpe sélective est réalisée par un agent gravant.
8. Procédé selon l'une quelconque des revendications précédentes, caractérisé en ce qu'on procède à des finitions de gravure au perchlorure de fer.
9. Procédé selon l'une quelconque des revendications précédentes, caractérisé en ce qu'on procède à un laminage de la couche métallisée après cuisson de celle-ci.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
FR8611732A FR2602912B1 (fr) | 1986-08-14 | 1986-08-14 | Procede de realisation de circuits microelectriques |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
FR8611732A FR2602912B1 (fr) | 1986-08-14 | 1986-08-14 | Procede de realisation de circuits microelectriques |
Publications (2)
Publication Number | Publication Date |
---|---|
FR2602912A1 true FR2602912A1 (fr) | 1988-02-19 |
FR2602912B1 FR2602912B1 (fr) | 1988-12-09 |
Family
ID=9338300
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
FR8611732A Expired FR2602912B1 (fr) | 1986-08-14 | 1986-08-14 | Procede de realisation de circuits microelectriques |
Country Status (1)
Country | Link |
---|---|
FR (1) | FR2602912B1 (fr) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO1997030571A1 (fr) * | 1996-02-13 | 1997-08-21 | Electra Technology Limited | Application d'un revetement suivant un motif |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0036113A1 (fr) * | 1980-03-17 | 1981-09-23 | International Business Machines Corporation | Solution pour dissoudre des alliages de métaux précieux contenant de l'étain et procédé de récupération par enlèvement de ces alliages d'un substrat |
-
1986
- 1986-08-14 FR FR8611732A patent/FR2602912B1/fr not_active Expired
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0036113A1 (fr) * | 1980-03-17 | 1981-09-23 | International Business Machines Corporation | Solution pour dissoudre des alliages de métaux précieux contenant de l'étain et procédé de récupération par enlèvement de ces alliages d'un substrat |
Non-Patent Citations (3)
Title |
---|
29TH ELECTRONIC COMPONENTS CONFERENCE, Cherry Hill, N.J., 14-16 mai 1979, pages 27-35, IEEE, New York, US; Y.WATANABE et al.: "Thick film fine pattern formation by a photolithographic process" * |
IBM TECHNICAL DISCLOSURE BULLETIN, vol. 23, no. 12, mai 1981, pages 5593-5594, New York, US; R.C.O'HANDLEY: "Near-eutectic alloy conductors for glass-ceramic-based MLC" * |
IEEE TRANSACTIONS ON PARTS, HYBRIDS, AND PACKAGING, vol. PHP-10, no. 3, septembre 1974, pages 165-168, New York, US; R.W.ILGENFRITZ et al.: "A high density thick film multilayer process for LSI circuits" * |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO1997030571A1 (fr) * | 1996-02-13 | 1997-08-21 | Electra Technology Limited | Application d'un revetement suivant un motif |
Also Published As
Publication number | Publication date |
---|---|
FR2602912B1 (fr) | 1988-12-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4115120A (en) | Method of forming thin film patterns by differential pre-baking of resist | |
DE2617914A1 (de) | Verfahren zum herstellen von mustern duenner filme unter verwendung von abloesbaren masken | |
EP0001030A1 (fr) | Procédé de fabrication d'un masque selon une configuration donnée sur un support | |
JPS5812344B2 (ja) | 銅を基材とする金属パタ−ンの形成方法 | |
DE1925760B2 (de) | Verfahren zum herstellen gemusterter duenner schichten aus metall oder metallverbindungen durch vakuumaufdampfen oder kathodenzerstaeuben | |
JPH0310089B2 (fr) | ||
US20040191423A1 (en) | Methods for the deposition of silver and silver oxide films and patterned films | |
NL8003539A (nl) | Werkwijze voor het fotoetsen. | |
RU2494492C1 (ru) | Способ создания токопроводящих дорожек | |
CA1219835A (fr) | Metallisation semiconductrice | |
FR2723254A1 (fr) | Anode d'ecran plat de visualisation | |
WO1993007306A1 (fr) | Revetement metallique adherent pour surfaces de nitrure d'aluminium | |
FR2602912A1 (fr) | Procede de realisation de circuits microelectriques | |
EP0188148B1 (fr) | Procédé de photolithographie d'une couche épaisse de pâte déposée sur un substrat | |
FR2785721A1 (fr) | Procede de fabrication d'une structure semi-conductrice | |
US6248958B1 (en) | Resistivity control of CIC material | |
JPH05502138A (ja) | 多層配線における相互接続部およびその形成方法 | |
EP0453382B1 (fr) | Procédé de réalisation de motifs métalliques en relief sur une surface vernissée et polie | |
FR2466103A1 (fr) | Procede de realisation d'un reseau d'interconnexion de composants electroniques a conducteurs en aluminium et isolant en alumine et reseau d'interconnexion obtenu par ce procede | |
AU618584B2 (en) | Process for making metallized holes in a dielectric substrate by vacuum deposition of metals and the product obtained thereby | |
US4703392A (en) | Microstrip line and method for fabrication | |
US5171608A (en) | Method of pattern transfer in photolithography using laser induced metallization | |
FR2498873A1 (fr) | Procede de fabrication de circuits imprimes | |
JPS58151023A (ja) | 多層よりなるレジスト層の形成方法 | |
GB2123615A (en) | Microstrip lines |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
ST | Notification of lapse |