FR2589009A1 - Ligne a retard electromagnetique realisable en boitier moule - Google Patents

Abstract

LA PRESENTE INVENTION CONCERNE LES LIGNES A RETARD ELECTROMAGNETIQUES, PASSIVES OU ACTIVES, A RETARD SIMPLE OU A RETARDS MULTIPLES. LES LIGNES A RETARDS SELON L'INVENTION SONT REALISEES PAR EMPILEMENT DE SUBSTRATS ISOLANTS 40 A 45 SUPPORTANT DES METALLISATIONS 51, 52, 53 PERMETTANT DE MATERIALISER DES COMPOSANTS CAPACITIFS, ET EVENTUELLEMENT INDUCTIFS, ET DE CONNECTER ENTRE EUX CES DIFFERENTS COMPOSANTS. APPLICATION AUX LIGNES A RETARD LIVREES EN BOITIERS MOULES.

Description

LIGNE A RETARD ELECTROMAGNETIQUE REALISABLE
EN BOITIER MOULE.

La présente invention se rapporte aux lignes à retard électromagnétiques du type à constantes localisées.

Les lignes à retard électromagnétiques connues sont de type à constantes réparties ou à constantes localisées. Dans ce dernier cas, les constantes selfiques et capacitives sont obtenues par des composants discrets connectés entre eux dans une configuration comparable à celle d'un filtre passe-bas. Dans cette configuration, les inductances sont disposées en série et sont souvent couplées magnétiquement entre elles. Les capacités sont disposées en parallèle.

Bien souvent, ces lignes à retard sont utilisées pour retarder des signaux logiques, ce qui signifie qu'elles se trouvent connectées généralement entre deux circuits actifs tels que des portes par exemple. C'est la raison pour laquelle on connais également des lignes à retards actives. Ces lignes à retard sont le plus souvent réalisées en boîtiers moulés par moulage transfert comme les circuits intégrés plastiques de type DIL (Dual In Line).

Les lignes à retard ainsi décrites peuvent être très performantes, mais lorsque le nombre de cellules élémentaires composant une ligne devient important (fréquemment 10 ou plus), le cablage des composants internes devient très malaisé, l'encombrement excessif et le court élevé. Pour réduire les dimensions, les constructeurs utilisent des composants passifs selfiques et capacitifs sous forme de chips, notamment de dimensions 3,2 x 1,6 x 1,2 mm et des composants actifs du type puces. L'encombrement reste toutefois important lorsque les composants sont nombreux, leur câblage devient de plus en plus délicat, le coût de fabrication s'accroît et le surmoulage de l'ensemble pose des problèmes de compatibilité chimique, mécanique ou thermique entre les différents composants internes.

Afin de pallier ces inconvénients, la présente invention propose une ligne à retard du type à constantes localisées qui peut être à retard simple ou à retards multiples, passive ou active, connectable en surface ou par insertion. Elle est réalisée en technologie multicouches obtenue par empilement de susbtrats isolants en céramique, alumine, film plastique ou autres, métallisés par sérigraphie, évaporation sous vide ou par d'autres procédés. Les substrats peuvent être partiellement démétallisés par voie chimique, par faisceau laser, etc.

L'invention a donc pour objet une ligne à retard électromagnétique du type à constantes localisées, caractérisée en ce que lesdites constantes sont obtenues à partir d'un empilement de substrats isolants supportant des métallisations matérialisant ou supportant des composants capacitifs et inductifs.

Les composants inductifs peuvent être obtenus par des métallisations déposées sur au moins un substrat pour former des pistes inductives. Ils peuvent être formés à partir d'une piste en spirale. Pour augmenter les valeurs des inductances, on peut déposer sur ces métallisations une pâte magnétique.

Les composants inductifs peuvent également être obtenus par bobinage d'un fil sur un noyau magnétique ou amagnétique.

La ligne à retard selon l'invention peut être rendue active par adjonction d'inverseurs logiques.

L'invention sera mieux comprise et d'autres avantages apparaîtront au moyen de la description qui va suivre et des figures annexées parmi lesqueiles:
- les figures 1 à 3 sont des schémas électriques de lignes à retard électromagnétiques selon l'art connu,
- la figure 4 est une vue du boîtier d'un circuit intégré,
- les figures 5 et 6 représentent des vues éclatée et d'ensemble d'un empilement de couches constituant une ligne à retard selon l'invention,
- les figures 7 à Il représentent des vues détaillées d'inductances sérigraphiées,
- la figure 12 représente une ligne à retard à inductances bobinées selon l'invention,
- la figure 13 est une vue de détail d'une inductance bobinée,
- la figure 14 est une vue a'une ligne à retard selon l'invention et prête à l'utilisation,
- la figure 15 est un schéma électrique d'une ligne à retard active >
- la figure 16 représente un circuit intégré sextuple inverseur,
- la figure 17 est une vue éclatée d'une ligne à retard active,
- les figures 18 et 19 représentent des variantes achevées de lignes à retard selon l'invention.

La figure 1 est un schéma électrique d'une ligne à retard électromagnétique classique. Elle est formée d'inductances L disposées en série entre ventrée E et la sortie S de la ligne, et de capacités C disposées en parallèle et qui ont toutes une électrode commune M, par exemple reliée à la masse. Un signal électrique appliqué à l'entrée E se trouve retardé à la sortie S d'un temps T tel que:

où n représente le nombre de cellules élémentaires. Celles-ci sont au nombre de 10 dans le cas de la figure 1. On remarque que chacune des cellules élémentaires introduit un retard élémentaire t tel que:

et que, de ce fait, une sortie intermédlaire peut être prévue sur chaque cellule. Ceci permet de réaliser une ligne à retards multiples.

La figure 2 est un schéma électrique d'une ligne à retard pour signaux logiques. Ce schéma représente une ligne à retard électromagnétique a constantes localisées telle que celle décrite précédemment et comportant des inductances L et des capacités C,une entrée E, une sortie S et une électrode commune M. Des prises de retards intermédiaires S1 à S4 sont également disponibles. Une porte inverseuse 21 est connectée à l'entrée E de façon qu'un signal logique appliqué à l'entrée E se trouve inversé à l'entrée de la ligne à retard proprement dite. Ce signal inversé se retrouve avec la même polarité, mais retardé à l'entrée d'une autre porte inverseuse 22.La sortie S de la porte 22 délivre, par une nouvelle inversion de polarité, un signal de même polarité qu'à l'entrée E, mais retardé de T=n

Dans l'exemple de la figure 2, n est égal à 5. Une résistance d'adaptation 23 et diaules portes inverseuses 24 à 27 dont les entrées sont connectes aux prises de retards intermédiaires complètent cet ensemble actif. Ce dispositif a l'avantage de pouvoir être utilisé tout comme un circuit intégré logique classique sans problème d'interface. Ensemble est alimenté en A par une tension continue souvent découplée par un condensateur 28 et permet de disposer de retards intermédiaires S1 à S4 également sans problème d'interface.

La figure 3 reprend le schéma électrique de la figure 1. C'est une ligne à retard électromagnétique passive à dix retards très courante. On retrouve les éléments L et C de la figure 1 et on a rajouté les nurnérotations 1 à 13 des connexions de sortie qui correspondent à une normalisation du marquage des composants électroniques.

La figure 4 est une vue de dessus d'un circuit intégré de type
DIL à 14 broches. Le composant 30 possède des connexions 31 numérotées 1 à 14 en sens inverse du sens de rotation des aiguilles d'une montre à partir d'un repère 32. En comparant les figures 3 et 4, on voit que la ligne à retard électromagnétique passive à 10 retards très courante possède une entrée E numérotée 2, une sortie
S numérotée 13, une masse commune M numérotée 1 et des prises de retards intermédiaires numérotées dans l'ordre des retards croissants 3, 4, 5, 6, 8, 9, 10, 11 et 12. A noter que les connexions 7 et 14 sont libres.

La figure 5 est une vue éclatée d'un empilement de couches diélectriques destinées à constituer une ligne à retard selon l'invention. Les couches peuvent être avantageusement choisies en céramique. Elles sont partiellement recouvertes de métallisations qui définiront les éléments selfiques et capacitifs ainsi que les contacts de sortie. Sur cette figure, les parties sombres représentent les métallisations réalisées préférentiellement à la pâte argentpalladium par sérigraphie. Les parties blanches sont constituées par les couches de céramique non recouvertes de métallisations. Sur cette figure, six couches ont été représentées qui portent les références 40 à 45. Leur nombre peut être beaucoup plus élevé.

Chaque couche peut comporter plusieurs substrats. La première couche repérée 40 comporte deux rangées de métallisations 50 qui serviront de plages de connexions extérieures. La seconde couche 41 comporte les mêmes métallisations 50 que l'on retrouvera sur toutes les autres couches et une large métallisation centrale 51 qui constituera l'armature commune à tous les condensateurs. La métallisation 51 est reliée à la connexion numérotée 1 ou masse. La troisième couche 42 comporte donc les mêmes plages métallisées 50, mais onze d'entre elles, repérées 52, sont plus allongées vers l'intérieur de la couche 42. Elles constitueront les onze armatures non communes des onze condensateurs C du schéma électrique de la figure 3. La quatrième couche 43 est identique à la couche 41.La cinquième couche 44 est déposée lorsqu'on a empilé suffisamment de couches de types 41 et 42 pour atteindre les valeurs de capacité C souhaitées. Elle comporte entre les plages de métallisation 2 et 3, 3 et 4, 4 et 5, 5 et 6, 6 et 8, 8 et 9, 9 et 10, 10 et 11, li et 12, 12 et 13 des inductances L obtenues par sérigraphie argent-palladium, par exemple, d'une piste 53. Cette couche 44 peut être répétée plusieurs fois de suite dans l'empilement de manière à mettre en parallèle autant de pistes d'inductances qu'il est nécessaire pour que la résistance ohmique R de ces pistes soit la plus basse possible de façon à ce que le rapport L/R soit très petit, ce qui améliore le coefficient de sur tension Q des cellules et conséquemment les performances de la ligne à retard. Enfin, la sixième couche 45 termine l'empilement.Elle comporte des plages de connexions 50 communes à toutes les couches et un repère 54 permettant d'orienter le branchement de l'ensemble.

La figure 6 représente la ligne à retard terminée après empilement de ses différentes couches 46. L'ensemble a une forme parallélépipédique. Un exemple de dimensions possibles est:
L = 18 mm, 1 = 7,62 mm et h = 3 mm. Les métallisations 50 possèdent un écartement régulier a, par exemple au pas normalisé de 2,54 mm. Ces métallisations peuvent être étamées pour faciliter l'opération de soudure en surface. Le marquage 54 permet d'identifier le brochage conforme au modèle de circuit intégré le plus courant. Les métallisations 50 étant déposées sur les deux faces de chaque couche, de même que sur sa tranche, la continuité électrique est assurée entre les différentes couches.

Les figures 7 à 1 1 représentent des vues détaillées de réalisation des inductances sérigraphiées connectées entre chacune des armatures non communes des condensateurs.

La figure 7 représente une inductance simple sous la forme d'une piste sinueuse 60, sérigraphiée à l'argent-palladium par exemple, entre les plages métallisées de connexions 50 sur un substrat 61 qui peut être en céramique. Un tel dessin ne permet pas d'atteindre des valeurs d'inductances élevées. La figure 8 représente une version améliorée de l'inductance précédente. Une couche 62 de pâte magnétique réalisée à partir de poudre de fer ou de ferrite mêlée à un liant isolant est déposée sur la piste inductive de manière à accroître la valeur d'inductance. Cette pâte étant choisie isolante ou de résistivité très élevée ne court-circuite pas les spires entre elles.

Les valeurs d'inductances sont encore améliorées dans la configuration représentée à la figure 9. La piste inductive 63 est enroulée en spirale sur elle-même de manière à accroître l'effet de self-induction. La traversée conductrice 64 permettant d'assurer la connexion entre l'extrémité interne de la spirale inductive est sérigraphiée sur un substrat isolant 65 qui peut être obtenu par un film également en céramique ou par oxydation, anodisation, etc., de la piste inductive sous la traversée 64 de manière à ne pas provoquer de court-circuit.

La figure 9 montre comment il est possible d'améliorer les performances d'une telle inductance sérigraphiée en Pincluant dans l'équivalent d'un pot fermé en ferrite. La piste sérigraphiée 63 est enfermée dans un cadre également sérigraphié en pâte magnétique 66 comportant un noyau central 67. En empilant de telles couches, on réalise une inductance dans un pot en ferrite ainsi qu'il apparaît figure 11 qui représente une coupe de l'empilage. On y reconnaît le cadre magnétique 66, son noyau 67 et la piste inductive 63. Des couches de terminaison 68 recouvertes de pâte magnétique sur la totalité de la largeur m (voir figure 10) terminent ltempilement sur ses deux faces. On réalise ainsi un circuit magnétique feuilleté parfaitement fermé permettant d'atteindre des inductances élevées et possédant de très bons coefficients de surtension Q.

I1 entre également dans le cadre de l'invention de réaliser des lignes à retard électrornagnétique en utilisant des inductances réalisées de façon classique par bobinage d'un fil isolé, un fil émaillé par exemple, sur un noyau magnétique OU amagnétique. La figure 12 représente une ligne à retard ainsi constituée. Elle comporte un bloc capacitif multicouche 70 réalisé de la même façon que la ligne à retard entièrement sérigraphiée et décrite précédemment. Cest-à- dire qu'elle est constituée de couches empilées 71 du type référencées 40 à 43 à la figure 5. Ces couches 71 sont en nombre suffisant pour obtenir les valeurs de capacités requises et possèdent des plages de connexions latérales 50. Les couches désignées par les références 44 et 45 ne sont pas glissées dans Pempilement mais remplacées par l'ensemble de bobinages 72 et par le couvercle 73.

Les bobinages 72 sont réalisés à partir de noyaux de bobinage 74 en matériau magnétique. ou non. Ces noyaux sont munis de plages de métallisation 75 sur une ou plusieurs faces des cloisons interbobinages 76. Les spires des enroulements de fil isolé 77 sont bobinées entre ces cloisons. Les entrées et les sorties de chacune de ces selfs sont connectées aux plages de métallisation 75 qui sont préférentiellement déposées sur deux faces seulement des cloisons ainsi qu'il apparaît sur la vue de détail constituée par la figure 13.

Sur cette figure, on reconnaît le noyau 74, les cloisons interbobinages 76, les spires de bobinage 77 dont les extrémités sont soudées en 78 sur des plages de métallisations latérales 75. Les faces métallisées inférieures 79 restent libres pour assurer leur connexion par soudure sur les plots métallisés 83 de la figure 12. Enfin, un couvercle 73; qui peut être en céramique, en alumine, en plastique ou métallique, est soude ou collé sur le bloc capacitif 70 pour terminer l'ensemble. I1 peut comporter des pistes conductrices 81 correspondant aux métallisations 50 ainsi qu'un repère 82.

Une variante de réalisation est représentée figure 14. Elle comporte des connexions 9û insérables sur une carte imprimée percée traditionnelle. Les connexions sont serties ou soudées sur les plages de connexion 50 du bloc capacitif multicouche 70 décrit plus haut. Ces connexions peuvent comporter des épaulements 91 permettant de ménager un pied de levage de hauteur e par rapport à la partie insérable 92. Un couvercle 93 muni d'un détrompeur 94 termine l'ensemble.

L'invention permet d'obtenir également des lignes à retard électromagnétiques actives dont le schéma électrique le plus courant est illustré figure 15. On remarque que les connexions externes de l'ensemble à réaliser sont celles d'un circuit intégré qui dans l'exemple représenté est un sextuple inverseur. Doivent être accessibles de l'extérieur les connexions qui sont numérotées de la façon suivante:
- en 1 : entrée de la ligne à retard et entrée d'une porte du sextuple inverseur,
- en 14 : alimentation en tension continue de la ligne à retard, nécessaire au fonctionnement des inverseurs, avec éventuellement un condensateur de découplage 96 connecté à la masse,
- en 12, 4, 10, 6 et 8 : cinq sorties de la ligne à retard correspondant à cinq sorties du sextuple inverseur,
- en 7 : connexion commune de masse du sextuple inverseur.

La figure 16 représente le brochage le plus habituel des circuits intégrés sextuples inverseurs que l'on peut employer pour réaliser de telles lignes à retard actives. Les connexions externes 100 numérotées de 1 à 14 correspondent aux entrées 101 des portes 102, à leur sortie 103, à la borne d'alimentation en tension continue
Vcc (connexion numérotée 14) et à la masse du circuit intégré (connexion numérotée 7).

La figure 17 est une vue éclatée qui permet de comprendre comment on peut réaliser une ligne à retard active à cinq sorties pour l'exemple choisi. Elle est réalisée sous la forme d'un empilement de substrats isolants métallisés multicouches. La couche 111 est identique à la couche 40 de la figure 5. On y retrouve des plages métallisées 120 de connexion qui se retrouveront également sur les autres couches 112 à 116. La couche 112 comporte une surface métallisée centrale 121 qui est connectée à la broche 14. Elle constitue l'armature reliée à l'alimentation Vcc du condensateur de découplage 96 de la figure 15. La couche 113 comporte une plage métallisée identique 122 qui est reliée à la connexion commune de masse 7 de tous les condensateurs.Sur la couche 114 sont déposées les armatures non communes 123 des condensateurs C de la ligne à retard et la résistance d'adaptation 124 en pâte résistive connectée entre les plots 7 et 9. Sur la couche 115 est sérigraphiée une inductance 125 comportant une entrée 126 connectée à la borne 2, une sortie 127 connectée à la borne 9 et les prises intermédiaires 128 connectées aux bornes 13, 3, 11, 5 et 9. On peut aussi utiliser, à la place des inductances sérigraphiées, des inductances bobinées classiques du type décrit précédemment. La dernière couche 116 comporte des plages métallisées 129 légèrement plus longues que les précédentes plages 120 de manière à pouvoir assurer la connexion électrique avec le circuit intégré 130 dont les pattes de connexion 131 sont soudées aux plages 129. Toutes ces couches sont empilées en nombre suffisant ainsi qu'il a déjà été décrit.Enfin un couvercle 132 identique à celui décrit figure 12 termine l'ensemble. Ce couvercle comprend un détrompeur 133 et des plages métallisées de connexion 134 assurant les liaisons électriques avec les plages 120 et 129 des autres couches.

On peut remarquer que dans une telle réalisation, toutes les connexions internes et externes de ia ligne à retard active sont accessibles de l'extérieur. Cela peut présenter des avantages, par exemple pour contrôler le fonctionnement de l'ensemble terminé. Si l'accès aux connexions internes se révèle gênant pour l'utilisateur, la ligne à retard peut être réalisée comme représentée aux figures 18 et 19..

La figure 18 représente une ligne à retard active du type chips et munie de plages de métallisation 140 destinées aux connexions externes et sérigraphiées sur toute l'épaisseur h du composant. Les connexions 141 auxquelles on ne désire pas accéder sont seulement déposées sur l'épaisseur i de l'empilement. On retrouve sous la référence 142 le détrompeur décrit plus haut.

La figure 19 décrit une autre variante qui est une ligne à retard active insérable à l'aide des connexions 145 et munie de son détrompeur 147. Les connexions insérables 145 sont disposées sur les seules plages de connexion 146 utiles de l'exterieur.

D'autres variantes de réalisation peuvent bien sûr être envisagées. Par exemple, les métallisations des substrats peuvent être obtenues par démétallisation de substrats initialement métallisés sur toute leur surface. Ces métallisations peuvent être réalisées sur une seule ou sur les deux faces des substrats.

Le circuit compact définitif, passif ou actif, peut être livré en boîtier moulé par moulage transfert comme les circuits intégrés plastiques du type DIL.

Claims (12)

REVENDICATIONS

1. Ligne à retard électromagnétique du type à constantes localisées, caractérisée en ce que lesdites constantes sont obtenues a partir d'un empilement de substrats isolants supportant des métallisations matérialisant ou supportant des composants capacitifs (C) et inductifs (L)

2. Ligne à retard selon la revendication 17 caractérisée en ce que lesdites métallisations sont réalisées en un alliage d'argent et de palladium.

3. Ligne à retard selon l'une des revendications 1 ou 2, caractérisée en ce que les métallisations sont obtenues par sérigraphie

4. Ligne à retard selon l'une quelconque des revendications 1 à 3, caractérisée en ce qu'au moins un desdits substrats (42, 43 > sert de diélectrique pour les composants capacitifs.

5. Ligne à retard selon l'une quelconque des revendications 1 à 4, caractérisée en ce qu'au moins l'un desdits substrats (41, 43) supporte une armature commune (513 auxdits composants capacitifs.

6. Ligne à retard selon lune quelconque des revendications 1 à 5, caractérisée en ce que les composants inductifs sont obtenus par des métallisations (53) déposées sur au moins un substrat.

7. Ligne à retard selon la revendication 6, caractérisée en ce qu'une couche de pâte magnétique (62) est déposée sur les composants inductifs.

8. Ligne à retard selon lune des revendications 6 ou 7, caracterisée en ce que les métallisations constituant les composants inductifs forment une piste en spirale (63).

9. Ligne à retard selon la revendication 8, caractérisée en ce que ladite piste en spirale est enfermée dans un cadre en pâte magnétique (66 > .

10. Ligne à retard selon l'une quelconque des revendications 1 à5, caractérisée en ce que les composants inductifs sont obtenus par bobinage d'un fil (77) sur un noyau (74).

I 1. Ligne à retard selon Fune quelconque des revendications précédentes, caractérisée en ce que les substrats (40 à 45) comportent également des métallisations (50) destinées à assurer les connexions électriques entre les composants des différents substrats et pour servir de plages de connexions extérieures, les liaisons électriques entre les substrats étant obtenues par réalisation de l'empilement.

12. Ligne à retard selon l'une queiconque des revendications 1 à Il, caractérisée en ce qu'elle est rendue active par incorporation d'inverseurs logiques.

13. Ligne à retard selon la revendication 12, caractérisée en ce que les inverseurs logiques font partie d'un circuit intégré sextuple inverseur (130) qui se superpose à l'empilement des substrats isolants (111 à 116) de - façon a fournir un circuit compact à 14 broches.