FR2582151A1 - Dispositif a semiconducteur du type transistor bipolaire - Google Patents
Dispositif a semiconducteur du type transistor bipolaire Download PDFInfo
- Publication number
- FR2582151A1 FR2582151A1 FR8519138A FR8519138A FR2582151A1 FR 2582151 A1 FR2582151 A1 FR 2582151A1 FR 8519138 A FR8519138 A FR 8519138A FR 8519138 A FR8519138 A FR 8519138A FR 2582151 A1 FR2582151 A1 FR 2582151A1
- Authority
- FR
- France
- Prior art keywords
- region
- layer
- semiconductor
- type
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 59
- 239000000758 substrate Substances 0.000 claims abstract description 22
- 239000007789 gas Substances 0.000 claims abstract description 8
- 239000012535 impurity Substances 0.000 claims abstract description 6
- 229910001218 Gallium arsenide Inorganic materials 0.000 claims description 35
- 239000000969 carrier Substances 0.000 claims description 3
- 239000000203 mixture Substances 0.000 claims description 2
- 230000027455 binding Effects 0.000 claims 1
- 238000009739 binding Methods 0.000 claims 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 9
- 230000005533 two-dimensional electron gas Effects 0.000 description 9
- 230000006798 recombination Effects 0.000 description 7
- 238000005215 recombination Methods 0.000 description 7
- 229910017401 Au—Ge Inorganic materials 0.000 description 5
- 229910045601 alloy Inorganic materials 0.000 description 3
- 239000000956 alloy Substances 0.000 description 3
- 238000000034 method Methods 0.000 description 3
- 229920002120 photoresistant polymer Polymers 0.000 description 3
- 230000008569 process Effects 0.000 description 3
- 230000008859 change Effects 0.000 description 2
- 238000002347 injection Methods 0.000 description 2
- 239000007924 injection Substances 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 238000001451 molecular beam epitaxy Methods 0.000 description 2
- 229910000530 Gallium indium arsenide Inorganic materials 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 239000006063 cullet Substances 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000005137 deposition process Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 238000002488 metal-organic chemical vapour deposition Methods 0.000 description 1
- 230000005012 migration Effects 0.000 description 1
- 238000013508 migration Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 238000002161 passivation Methods 0.000 description 1
- 230000010287 polarization Effects 0.000 description 1
- 238000005036 potential barrier Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 239000012808 vapor phase Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/1004—Base region of bipolar transistors
- H01L29/1008—Base region of bipolar transistors of lateral transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/73—Bipolar junction transistors
- H01L29/735—Lateral transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Bipolar Transistors (AREA)
Abstract
UN DISPOSITIF A SEMICONDUCTEUR DE L'INVENTION COMPREND: UN SUBSTRAT SEMICONDUCTEUR 1; UNE PREMIERE COUCHE SEMICONDUCTRICE 12 DE FAIBLE CONCENTRATION EN IMPURETES; UNE SECONDE COUCHE SEMICONDUCTRICE 13 D'UN PREMIER TYPE DE CONDUCTIVITE, FORMANT AVEC LA PREMIERE COUCHE UNE HETEROJONCTION 18; DES REGIONS D'EMETTEUR 2 ET DE COLLECTEUR 3 FORMEES DANS LES PREMIERE ET SECONDE COUCHES; ET UNE REGION SEMICONDUCTRICE 4 D'UN SECOND TYPE DE CONDUCTIVITE FORMEE DANS AU MOINS LA SECONDE COUCHE. DES COUCHES BIDIMENSIONNELLES DE GAZ D'ELECTRONS 19A, 19B, INDUITES DANS LA PREMIERE COUCHE AU VOISINAGE DE L'HETEROJONCTION, SERVENT DE CHEMINS DE COURANT ENTRE LA REGION D'EMETTEUR ET UNE REGION DE BASE 7, ET ENTRE LA REGION DE BASE ET LA REGION DE COLLECTEUR. CE DISPOSITIF A UN FONCTIONNEMENT RAPIDE ET UN BON GAIN EN COURANT, INDEPENDANTS D'UNE VARIATION DE DISTANCE ENTRE LA REGION D'EMETTEUR ET LA REGION DE BASE. APPLICATION AUX TRANSISTORS BIPOLAIRES.
Description
82151
La présente invention concerne un dispositif à semiconduc-
teur et, plus particulièrement, un dispositif à semiconducteur mis
en fonctionnement dans un mode de fonctionnement de transistor bi-
polaire. Un transistor bipolaire latéral à GaAs classique est décrit, par exemple, dans la publication faite dans Proceedings of the 45th
Meeting on Japan Society of Applied Physics, Lecture N 15a-H-9(1984).
Dans ce transistor bipolaire latéral à GaAs, une région d'émetteur 2 de type n et une région de collecteur 3 de type n sont ensevelies dans un substrat 1 de GaAs semi-isolant à une distance prédéterminée comme le montre la Figure 1 des dessins annexés. Une région 4 de type p (injecteur de trous) est formée dans le substrat 1 de GaAs entre la région d'émetteur 2 et la région de collecteur 3. Un film de Si3N4 servant de film de passivation est formé sur le substrat 1 de GaAs. Une électrode d'émetteur 6, une électrode de base 7, et une électrode de collecteur 8 sont formées respectivement dans des
trous 5a à 5c du film 5 de Si3N4.
Dans le transistor bipolaire latéral à GaAs représenté sur la Figure 1, quand on applique une tension de polarisation directe entre la région d'émetteur 2 et la région 4 de type p, une région de base virtuelle 9 est formée par l'injection de trous (porteurs
majoritaires) de la région 4 de type p dans le substrat 1 de GaAs.
La région de base virtuelle 9 accélère l'injection d'électrons de
la région d'émetteur 2 dans le substrat 1 de GaAs. Ainsi, le fonc-
tionnement du transistor bipolaire est validé, de sorte que les élec-
trons injectés atteignent la région de collecteur 3 à travers la région de base virtuelle 9, comme on l'a indiqué par une flèche A. Le transistor bipolaire latéral à GaAs classique représenté sur la Figure 1 a les inconvénients suivants. Premièrement, il est difficile d'augmenter suffisamment le gain en courant continu hFE à cause d'un grand courant de recombinaison dû à la recombinaison se produisant o sont présents les défauts sur une surface la du substrat 1 de GaAs entre la région d'émetteur 2 et la région 4 de type p. Deuxièmement, puisqu'on adopte une structure latérale, la distance entre la région de base virtuelle 9 et la région de
82151
collecteur 3 est grande. Pour cette raison, puisque la vitesse de recombinaison des électrons dans une masse (le substrat 1 de GaAs)
est élevée, le courant de recombinaison passe également dans la mas-
se. Troisièmement, les caractéristiques du transistor varient lar-
gement en raison des variations de distance entre la région d'émet- teur 2 et la région 4 de type p. Quatrièmement, si on utilise un
substrat i de GaAs différent, puisque l'influence du piégeage dif-
fère, les caractéristiques du transistor peuvent varier largement
selon le substrat de GaAs utilisé.
Un but de la présente invention est de fournir un dispositif
à semiconducteur qui soit exempt des inconvénients mentionnés ci-
dessus de l'art antérieur.
Un dispositif à semiconducteur selon la présente invention
comprend: une première couche semiconductrice de faible concentra-
tion en impuretés formée sur un substrat semiconducteur; une secon-
de couche semiconductrice d'un premier type de conductivité formée sur la première couche semiconductrice et formant une hétérojonction avec celleci; une région d'émetteur et une région de collecteur formées dans les première et seconde couches semiconductrices; et une région semiconductrice d'un second type de conductivité formée au moins dans la seconde couche semiconductrice, entre la région
d'émetteur et la région de collecteur, dans lequel des couches bi-
dimensionnelles de gaz d'électrons, induites dans une partie de la première couche semiconductrice voisine de l'hétérojonction et entre la région d'émetteur et la région semiconductrice et entre la région de collecteur et la région semiconductrice, sont utilisées comme des chemins de courant, et dans lequel une région de base virtuelle est
formée dans la première couche semiconductrice au-dessous de la ré-
gion semiconductrice par l'injection de porteurs majoritaires de la région semiconductrice dans la première couche semiconductrice
en polarisant en direct la région d'émetteur et la région semicon-
ductrice, ce qui permet un fonctionnement de transistor bipolaire.
Avec la structure ci-dessus, les couches bidimensionnelles de gaz d'électrons sont présentes dans des parties de la première
couche semiconductrice voisines de l'hétérojonction, et elles ser-
vent de chemins de courant entre l'émetteur et la base et entre la
82151
base et le collecteur. Avec cette structure, on peut obtenir un dispositif à semiconducteur rapide, et on peut régler le gain en courant pour qu'il soit supérieur à celui d'un dispositif classique car il ne se produit presque pas de courant de recombinaison à la surface de la seconde couche semiconductrice ou dans le substrat
semiconducteur. De plus, les caractéristiques du dispositif à semi-
conducteur ne changent pas en raison de variations de distance entre
l'émetteur et la base. En outre, on peut faire en sorte que la ré-
sistance parasite entre l'émetteur et la base et entre la base et
le collecteur soit réglée pour qu'elle soit très faible en comparai-
son du dispositif classique.
D'autres caractéristiques et avantages de la présente inven-
tion seront mis en évidence dans la description suivante, donnée à
titre d'exemple non limitatif, en référence aux dessins annexés dans lesquels: la Figure 1 est une vue en coupe d'un transistor bipolaire latéral à GaAs classique; et les Figures 2A à 2F sont des vues en coupe représentant en séquence un procédé de fabrication d'un dispositif à semiconducteur
selon un exemple de réalisation de la présente invention.
On va décrire un dispositif à semiconducteur selon un exem-
ple de réalisation de la présente invention en se référant aux des-
sins annexés.
On va maintenant décrire un procédé de fabrication du dispo-
sitif à semiconducteur selon cet exemple de réalisation.
Comme le montre la Figure 2A, une couche 11 de AlxGal xAs (x = 0,3) non dopé, une cduche 12 de GaAs non dopé, et une couche
13 de AlxGal xAs (x = 0,3) de type n, dans laquelle on fait un do-
page avec une quantité prédéterminée d'impuretés de type n, sont formées séquentiellement par croissance épitaxiale sur un substrat
1 de GaAs semi-isolant, par exemple, par épitaxie par jets molécu-
laires (MBE) ou par un procédé de dépôt chimique en phase vapeur
(MOCVD).
On dépose ensuite un film 14 de Si3N4 sur la couche 13 de AlxGal xAs (x =0,3) de type n, par exemple, par un procédé de dépôt
chimique en phase vapeur (CVD), comme le montre la Figure 2B.
82151
Ensuite, on forme un trou 14a dans le film 14 de Si3N4 et on dif-
fuse ensuite thermiquement des impuretés de type p (par exemple,Zn) dans le trou 14a, en formant une région 4 de type p qui atteint la
couche 12 de GaAs.
Après avoir retiré le film 14 de Si3N4, on dépose un autre film 15 de Si3N4 sur la couche 13 de AlxGal xAS de type n, comme le montre la Figure 2C. On forme ensuite une couche photorésistante 16
d'un dessin prédéterminé sur le film 15 de Si3N4.
Le film 15 de Si3N4 est attaqué sélectivement en utilisant la couche photorésistante 16 comme masque de manière à former des trous 15a et 15b, comme le montre la Figure 2D. Ensuite, on dépose Au-Ge/Ni sur toute la surface de la structure sous la forme d'un film 17 de Au-Ge/Ni, en formant ainsi une électrode d'émetteur 6 et une électrode de collecteur 8 de Au-Ge/Ni. Le film 17 de Au-Ge/Ni formé sur la couche photorésistante 16 est retiré avec celle-ci par
un procédé de décollage.
La structure résultante est soumise à un traitement thermi-
que (alliage) prédéterminé, de sorte que le film de Au-Ge/Ni consti-
tuant l'électrode d'émetteur 6 et l'électrode de collecteur 8, est formé en alliage avec la couche 13 de AlxCal xAs de type-n et la couche 12 de GaAs, ce qui permet de former une région d'émetteur 2 et une région de collecteur 3, qui sont constituées des couches
d'alliages, comme le montre la Figure 2E.
Comme le montre la Figure 2F, après avoir formé un trou 15c dans le film 15 de Si3N4, on dépose une électrode de base 7 de Ti/ Pt/Au sur la région 4 de type p dans le trou 15c de la même manière que pour l'électrode d'émetteur 6 et l'électrode de collecteur 8, ce qui termine le dispositif à semiconducteur de cet exemple de réalisation. Dans le dispositif à semiconducteur de la Figure 2F selon cet exemple de réalisation, des couches bidimensionnelles de gaz d'électrons 19a et 19b sont induites entre la région d'émetteur 2 et la région 4 de type p et entre la région de collecteur 3 et la
région 4 de type p de la couche 12 de GaAs voisine d'une hétérojonc-
tion 18 située entre la couche 12 de GaAs et la couche 13 de
AlxGal xAs de type n. Les couches bidimensionnelles de gaz d'élec-
82151
trons 19a et 19b servent de chemins de courant entre la région d'émetteur 2 et la région 4 de type p, et entre la région 4 de type p et la région de collecteur 3. Plus
spécifiquement, quand on applique une tension de polarisation di-
recte entre la région d'émetteur 2 et la région 4 de type p, c'est- àdire, entre la couche bidimensionnelle de gaz d'électrons l9a et la région 4 de type p, des trous sont injectés de la région 4 de type p dans la couche 12 de GaAs, et une région de base virtuelle 9 est ainsi formée dans la couche 12 de GaAs au-dessous de la région 4 de type p. Les électrons envoyés de la région d'émetteur 2 dans la couche bidimensionnelle de gaz d'électrons 19a migrent jusqu'à la région 4 de type p à travers la couche bidimensionnelle de gaz
d'électrons 19a, et ils migrent ensuite jusqu'à la couche bidimen-
sionnelle de gaz d'électrons 19b à travers la région de base vir-
tuelle 9. On applique d'une manière continue une tension de polari-
sation inverse entre la couche bidimensionnelle de gaz d'électrons 19b et la région de collecteur 3 et les électrons ayant migré dans la couche bidimensionnelle de gaz d'électrons 19b atteignent ensuite la région de collecteur 3 à travers la couche bidimensionnelle de gaz d'électrons 19b, ce qui permet un fonctionnement de transistor bipolaire. Selon l'exemple de réalisation mentionné plus haut, on forme séquentiellement la couche 12 de GaAs et la couche 13 de A lxGa lxAs de type n sur la couche 11 de AlxGal xAs, et on forme la région 4 de type p, la région d'émetteur 2, et la région de collecteur 3 dans la couche 13 de AlxGal xAs de type n et la couche 12 de GaAs, ce
qui donne les avantages suivants. Puisque les couches bidimensionnel-
les de gaz d'électrons 19a et 19b sont présentes dans la couche 12 de GaAs, voisine de l'hétérojonction 18, entre la région d'émetteur 2 et la région 4 de type p, et entre la région 4 de type p et la région de collecteur 3, ces couches 19a et 19b servent de chemins de courant entre la région d'émetteur 2 et la région 4 de type p, et entre la région de collecteur 3 et la région 4 de type p. Puisque la mobilité électronique dans les couches bidimensionnelles
de gaz d'électrons 19a et 19b est extrêmement élevée, on peut obte-
nir un dispositif à semiconducteur mis en fonctionnement dans un
82151
mode de fonctionnement de transistor bipolaire avec une vitesse de fonctionnement supérieure à celle du dispositif classique. En outre, puisqu'une région de mobilité électronique est limitée à la couche bidimensionnelle de gaz d'électrons 19a située entre la région d'émetteur 2 et la région 4 de type p, les électrons envoyés de la région d'émetteur 2 n'ont pas la possibilité de se recombiner sur une surface 13a de la couche 13 de AlxGal xAs de type n, ce qui
améliore le gain hFE en comparaison du dispositif classique.
Comme on l'a décrit plus haut, puisque la région de mobili-
té électronique est limitée à la couche bidimensionnelle de gaz d'électrons 19a, si la distance entre la région d'émetteur 2 et la région 4 de type p varie, les caractéristiques du transistor ne changent pas. De plus, puisque la barrière de potentielAEc/q=0,3 V (&Ec: différence entre les limites de bande de conduction E de la c C
couche 13 de AlxGai xAs de type n et la couche 12 de GaAs à l'hété-
rojonction 18) est présente à l'hétérojonction 18, les électrons
provenant de la région d'émetteur 2 n'ont pas la possibilité de mi-
grer dans le substrat 1 de GaAs. Par conséquent, on peut réduire le courant de recombinaison dans la masse à pratiquement 0. En outre, puisqu'on empêche la migration des électrons dans le substrat 1 de GaAs comme on l'a décrit plus haut, si la distance entre la région de base virtuelle 9 et la région de collecteur 3 est grande, le
courant de recombinaison ne passe pas dans la masse, et les carac-
téristiques du dispositif à semiconducteur ne sont pas influencées
par l'utilisation de substrats 1 de GaAs différents.
En outre, puisque les couches bidimensionnelles de gaz d'électrons 19a et 19b sont présentes entre la région d'émetteur 2 et la région 4 de type p et entre la région 4 de type p et la région
de collecteur 3, la résistance parasite est très faible en comparai-
son du dispositif classique.
On a décrit ci-dessus l'exemple de réalisation de la présen-
te invention. Cependant, la présente invention n'est pas limitée à l'exemple de réalisation ci-dessus, et différents changements et
modifications peuvent être faits dans l'esprit et le cadre de l'in-
vention. Par exemple, le rapport de composition de la couche 11 de AlxGal xAs et de la couche 13 de AlxGal xAs de type n, x, est égal
82151
à 0,3. Cependant, ce rapport n'est pas limité à la valeur 0,3, mais il peut avoir une valeur autre que 0,3. En outre, on peut utiliser un substrat de InP, une couche de GaInAs, et une couche de AlxInl xAs respectivement à la place du substrat 1 de GaAs, de la couche 2 de GaAs et de la couche 13 de AlxGa xAs de type n, comme il faut. Dans l'exemple de réalisation ci-dessus, la couche 2 de
GaAs et la couche il de AlxGal xAs ne sont pas dopées avec des im-
puretés. Cependant, elles peuvent avoir une faible concentration en impuretés, comme il faut. On peut omettre la couche ll de AlxGal xAs
lO si on le souhaite. Dans l'exemple de réalisation ci-dessus, on for-
me la région 4 de type p par un procédé de diffusion thermique, mais
on peut la former par un procédé d'implantation ionique.
82151
Claims (6)
1. Dispositif à semiconducteur, caractérisé en ce qu'il
comprend: une première couche semiconductrice (12) de faible con-
centration en impuretés formée sur un substrat semiconducteur (1);
une seconde couche semiconductrice (13) d'un premier type de conduc-
tivité formée sur la première couche semiconductrice (12) et cons-
tituant une hétérojonction (18) avec celle-ci; une région d'émet-
teur (2) et une région de collecteur (3) formées dans les première
et seconde couches semiconductrices (12,13); et une région semicon-
ductrice (4) d'un second type de conductivité formée dans au moins la seconde couche semiconductrice (13) entre la région d'émetteur
(2) et la région de collecteur (3), dans lequel des couches bidimen-
sionnelles de gaz d'électrons (19a, 19b), induites dans les parties
de la première couche semiconductrice (12) voisines de l'hétérojonc-
tion (18) et entre la région d'émetteur (2) et la région semiconduc-
trice (4) et entre la région de collecteur (3) et la région semicon-
ductrice (4), sont utilisées comme chemins de courant, et dans le-
quel une région de base virtuelle (9) est formée dans la première couche semiconductrice (12) au-dessous de la région semiconductrice
(4) par l'injection de porteurs majoritaires de la région semicon-
ductrice (4) dans la première couche semiconductrice (12) en pola-
risant en directe la région d'émetteur (2) et la région semiconduc-
trice (4), ce qui permet un fonctionnement de transistor bipolaire.
2. Dispositif à semiconducteur selon la revendication 1, caractérisé en ce que la première couche semiconductrice (12) est
une couche de GaAs non dopé et en ce que la seconde couche semicon-
ductrice (13) est une couche de AlxGal xAs de type n.
3. Dispositif à semiconducteur selon la revendication 2, caractérisé en ce que le rapport de composition x de la couche de
AlxGal xAs de type n est égal à 0,3.
4. Dispositif à semiconducteur selon l'une quelconque des
revendications 1 à 3, caractérisé en ce que la région d'émetteur(2)
et la région de collecteur (3) sont constituées de couches d'al-
liages.
5. Dispositif à semiconducteur selon l'une quelconque des
revendications 2 à 4, caractérisé en ce qu'une couche ll de
AlxGal xAs est prévue entre le substrat semiconducteur (1) et la
couche de GaAs.
6. Dispositif à semiconducteur selon l'une quelconque des
revendications 1 à 5, caractérisé en ce que le substrat semiconduc-
teur (1) est un substrat de GaAs.
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59277893A JPS61150372A (ja) | 1984-12-25 | 1984-12-25 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| FR2582151A1 true FR2582151A1 (fr) | 1986-11-21 |
| FR2582151B1 FR2582151B1 (fr) | 1989-03-24 |
Family
ID=17589752
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| FR858519138A Expired FR2582151B1 (fr) | 1984-12-25 | 1985-12-24 | Dispositif a semiconducteur du type transistor bipolaire |
Country Status (8)
| Country | Link |
|---|---|
| US (1) | US4772932A (fr) |
| JP (1) | JPS61150372A (fr) |
| KR (1) | KR940006690B1 (fr) |
| CA (1) | CA1237538A (fr) |
| DE (1) | DE3545435A1 (fr) |
| FR (1) | FR2582151B1 (fr) |
| GB (1) | GB2168848B (fr) |
| NL (1) | NL8503532A (fr) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE3639433A1 (de) * | 1986-11-18 | 1988-05-26 | Licentia Gmbh | Halbleiteranordnung |
| US5063427A (en) * | 1987-10-13 | 1991-11-05 | Northrop Corporation | Planar bipolar transistors including heterojunction transistors |
| EP0366861A1 (fr) * | 1988-10-20 | 1990-05-09 | International Business Machines Corporation | Transistor balistique semi-conducteur |
| DE4101167A1 (de) * | 1991-01-17 | 1992-07-23 | Daimler Benz Ag | Anordnung und verfahren zur herstellung komplementaerer feldeffekttransistoren |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0131111A2 (fr) * | 1983-05-16 | 1985-01-16 | Hitachi, Ltd. | Dispositif semi-conducteur ayant une hétéro-jonction |
| EP0184827A2 (fr) * | 1984-12-12 | 1986-06-18 | Nec Corporation | Transistor de puissance à haute vitesse |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57178374A (en) * | 1981-04-27 | 1982-11-02 | Sumitomo Electric Ind Ltd | Junction type field-efect transistor and its manufacture |
| JPS5893380A (ja) * | 1981-11-30 | 1983-06-03 | Fujitsu Ltd | 半導体装置 |
-
1984
- 1984-12-25 JP JP59277893A patent/JPS61150372A/ja active Pending
-
1985
- 1985-12-14 KR KR1019850009406A patent/KR940006690B1/ko not_active IP Right Cessation
- 1985-12-20 NL NL8503532A patent/NL8503532A/nl not_active Application Discontinuation
- 1985-12-20 GB GB08531442A patent/GB2168848B/en not_active Expired
- 1985-12-20 DE DE19853545435 patent/DE3545435A1/de not_active Ceased
- 1985-12-23 US US06/812,377 patent/US4772932A/en not_active Expired - Fee Related
- 1985-12-24 CA CA000498553A patent/CA1237538A/fr not_active Expired
- 1985-12-24 FR FR858519138A patent/FR2582151B1/fr not_active Expired
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0131111A2 (fr) * | 1983-05-16 | 1985-01-16 | Hitachi, Ltd. | Dispositif semi-conducteur ayant une hétéro-jonction |
| EP0184827A2 (fr) * | 1984-12-12 | 1986-06-18 | Nec Corporation | Transistor de puissance à haute vitesse |
Non-Patent Citations (2)
| Title |
|---|
| IEDM, 1984, pages 201-204, IEDM; K. TAIRA et al.: "New lateral GaAs transistor" * |
| IEEE ELECTRON DEVICE LETTERS, vol. EDL-3, no. 10, octobre 1982, pages 315-317, IEEE, New York, US; H. KR[UTLE et al.: "Lateral PNP GaAs bipolar transistor with minimized substrate current" * |
Also Published As
| Publication number | Publication date |
|---|---|
| DE3545435A1 (de) | 1986-06-26 |
| GB8531442D0 (en) | 1986-02-05 |
| GB2168848A (en) | 1986-06-25 |
| KR940006690B1 (ko) | 1994-07-25 |
| GB2168848B (en) | 1988-04-20 |
| KR860005449A (ko) | 1986-07-23 |
| CA1237538A (fr) | 1988-05-31 |
| US4772932A (en) | 1988-09-20 |
| JPS61150372A (ja) | 1986-07-09 |
| FR2582151B1 (fr) | 1989-03-24 |
| NL8503532A (nl) | 1986-07-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| FR2593966A1 (fr) | Structure semi-conductrice monolithique d'un transistor bipolaire a heterojonction et d'un laser | |
| FR2764118A1 (fr) | Transistor bipolaire stabilise avec elements isolants electriques | |
| JPS6353710B2 (fr) | ||
| FR2477777A1 (fr) | Transistor bipolaire de puissance | |
| JPH06224409A (ja) | 半導体デバイスへの電極 | |
| US5942771A (en) | Semiconductor photodetector | |
| EP0575247B1 (fr) | Procédé de réalisation de transistor bipolaire à hétérojonction et transistor obtenu | |
| EP0322960A1 (fr) | Procédé de réalisation d'un dispositif semi-conducteur incluant au moins un transistor bipolaire à hétérojonction | |
| FR2582151A1 (fr) | Dispositif a semiconducteur du type transistor bipolaire | |
| FR2494044A1 (fr) | Phototransistor a heterojonction en technologie planar et procede de fabrication d'un tel phototransistor | |
| US5162891A (en) | Group III-V heterostructure devices having self-aligned graded contact diffusion regions and method for fabricating same | |
| EP0744773B1 (fr) | Procédé de fabrication d'un dispositif semi-conducteur avec une couche traitée par plasma | |
| FR2724068A1 (fr) | Dispositif laser a semi-conducteur et procede de fabrication du dispositif laser a semi-conducteur | |
| JP2671562B2 (ja) | ガリウム砒素とゲルマニウムとからなるフォトトランジスタ | |
| EP0135559A1 (fr) | Structure integree de thyristor a auto-allumage pour commutation par tout ou rien de courants forts, et son circuit de commande | |
| FR2556504A1 (fr) | Dispositif de commutation a semi-conducteur | |
| FR2582152A1 (fr) | Dispositif a semiconducteur de type transistor a effet de champ | |
| JP3348015B2 (ja) | ノンアロイ用電極コンタクト層の作製方法 | |
| FR2471050A1 (fr) | Dispositifs semi-conducteurs a effet de champ | |
| FR2646290A1 (fr) | Composant semiconducteur de type mesfet a heterojonction pseudomorphique | |
| JP3948521B2 (ja) | ヘテロ接合バイポーラトランジスタ集積化受光回路の製造方法 | |
| FR2555814A1 (fr) | Composant semi-conducteur fonctionnant comme un transistor bipolaire destine a un circuit imprime | |
| JP2708492B2 (ja) | 半導体装置の製造方法 | |
| JPH1154522A (ja) | ヘテロ接合バイポーラトランジスタの製造方法 | |
| JP2001111095A (ja) | ヘテロ接合バイポーラトランジスタ集積化受光回路及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| ST | Notification of lapse |