FR2565031A1 - Procede de realisation d'un blindage entre deux sous-ensembles d'un microcircuit et application de ce procede a la realisation d'un circuit integre monolithique comprenant deux sous-ensembles ainsi isoles - Google Patents
Procede de realisation d'un blindage entre deux sous-ensembles d'un microcircuit et application de ce procede a la realisation d'un circuit integre monolithique comprenant deux sous-ensembles ainsi isoles Download PDFInfo
- Publication number
- FR2565031A1 FR2565031A1 FR8408254A FR8408254A FR2565031A1 FR 2565031 A1 FR2565031 A1 FR 2565031A1 FR 8408254 A FR8408254 A FR 8408254A FR 8408254 A FR8408254 A FR 8408254A FR 2565031 A1 FR2565031 A1 FR 2565031A1
- Authority
- FR
- France
- Prior art keywords
- assemblies
- sub
- substrate
- rear face
- integrated circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000429 assembly Methods 0.000 title claims abstract description 25
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 13
- 238000000034 method Methods 0.000 title claims abstract description 13
- 239000000758 substrate Substances 0.000 claims abstract description 31
- 238000005530 etching Methods 0.000 claims abstract description 8
- 238000001465 metallisation Methods 0.000 claims abstract description 8
- 229910052751 metal Inorganic materials 0.000 claims abstract description 6
- 239000002184 metal Substances 0.000 claims abstract description 6
- 239000004065 semiconductor Substances 0.000 claims abstract description 3
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 claims description 7
- FHUGMWWUMCDXBC-UHFFFAOYSA-N gold platinum titanium Chemical compound [Ti][Pt][Au] FHUGMWWUMCDXBC-UHFFFAOYSA-N 0.000 claims description 3
- 238000004544 sputter deposition Methods 0.000 claims description 3
- 229910045601 alloy Inorganic materials 0.000 claims description 2
- 239000000956 alloy Substances 0.000 claims description 2
- 238000002360 preparation method Methods 0.000 claims description 2
- 229910018885 Pt—Au Inorganic materials 0.000 claims 1
- 239000004922 lacquer Substances 0.000 description 5
- 229910001020 Au alloy Inorganic materials 0.000 description 2
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 2
- 239000003353 gold alloy Substances 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 2
- 229910017401 Au—Ge Inorganic materials 0.000 description 1
- BYDQGSVXQDOSJJ-UHFFFAOYSA-N [Ge].[Au] Chemical compound [Ge].[Au] BYDQGSVXQDOSJJ-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 238000003486 chemical etching Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 238000009776 industrial production Methods 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
- H01L27/0605—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits made of compound material, e.g. AIIIBV
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
- H01L23/585—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries comprising conductive layers or plates or strips or rods or rings
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
PROCEDE DE REALISATION D'UN BLINDAGE ENTRE DEUX SOUS-ENSEMBLES D'UN MICROCIRCUIT, CARACTERISE EN CE QU'IL COMPREND LES ETAPES DE : A.PREPARATION D'UN SUBSTRAT MONOCRISTALLIN SEMI-CONDUCTEUR, DESTINE A RECEVOIR UN CIRCUIT INTEGRE MONOLITHIQUE FORME DE PLUSIEURS SOUS-ENSEMBLES; B.DELIMITATION D'UNE ZONE DE MASSE EN SURFACE DU SUBSTRAT ENTRE LES SOUS-ENSEMBLES DEVANT ETRE ISOLES PAR BLINDAGE; C.REALISATION D'UNE GRAVURE SUR LA FACE ARRIERE DU SUBSTRAT DE MANIERE A DIMINUER L'EPAISSEUR DE CE DERNIER DANS UNE ZONE CORRESPONDANT SUR LA FACE ARRIERE AU MOINS A LA ZONE DE MASSE DEFINIE SUR LA FACE AVANT; D.REALISATION PAR GRAVURE DE LA FACE ARRIERE DE PASSAGES FAISANT COMMUNIQUER LA FACE ARRIERE ET LA FACE AVANT DU SUBSTRAT, DANS LA ZONE D'EPAISSEUR REDUITE; E.METALLISATION, PAR UN METAL CONVENANT A FORMER UN PLAN DE MASSE, DE LA ZONE DELIMITEE A CET EFFET SUR LA FACE AVANT, DE TOUT OU PARTIE DE LA FACE ARRIERE INCLUANT LA ZONE D'EPAISSEUR REDUITE, AINSI QUE DES PAROIS DES PASSAGES, DE MANIERE A OBTENIR LA LIAISON ELECTRIQUE ENTRE LE PLAN DE MASSE DE LA FACE AVANT ET LA METALLISATION ARRIERE; F.UTILISATION DE CE PLAN DE MASSE COMME MASSE DES SOUS-ENSEMBLES DU CIRCUIT INTEGRE. APPLICATION : REALISATION D'UNE TETE DE RECEPTION D'ANTENNE HYPERFREQUENCE MONOLITHIQUEMENT INTEGREE.
Description
PROCEDE DE REALISATION D'UN BLINDAGE ENTRE DEUX SOUS-ENSEMBLES D'UN
MICROCIRCUIT ET APPLICATION DE CE PROCèDE A LA REALISATION D'UN CIRCUIT
INTEGRE MONOLITHIQUE COMPRENANT DEUX SOUS-ENSEMBLES AINSI ISOLES
L'invention concerne un procédé de réalisation d'un blindage entre deux sous-ensembles d'un microcircuit.
MICROCIRCUIT ET APPLICATION DE CE PROCèDE A LA REALISATION D'UN CIRCUIT
INTEGRE MONOLITHIQUE COMPRENANT DEUX SOUS-ENSEMBLES AINSI ISOLES
L'invention concerne un procédé de réalisation d'un blindage entre deux sous-ensembles d'un microcircuit.
L'invention concerne également un microcircuit comprenant au moins deux sous-ensembles réalisés sous forme de circuits intégrés, ces sous-ensembles étant isolés l'un de l'autre (ou les uns des autres) par un blindage ainsi constitué.
L'invention trouve son application dans la réalisation d'un dispositif hyperfréquences monolithiquement intégré formant une tête de réception d'antenne pour transmission d'émissions télévisées par satellite artificiel (en anglais : Direct Broadcasting Satellite
Receiver = D B S R).
Receiver = D B S R).
Un tel dispositif comprenant plusieurs sous-ensembles dont chacun forme un circuit intégré sur un substrat en arséniure de gallium (GaAs) est connu de l'art antérieur par-la publication de SHIGERAZU HORI et alii dans "1983 IEEE MTT-S Digest, A-5, pages 59 à 63", intitulée "GaAs Monolithic MICs for Direct Broadcast Satellite Receiver".
Le dispositif décrit dans le document cité comprend entre autres, tels que représentés sur la figure 1 de ce document, un amplificateur bas-bruit à 12 GHz (noté L N A), un oscillateur local a' 11 GHz (noté L O), dont les niveaux de puissance en sortie sont très différents.
Ces deux types de circuit sont donc intégrés sur des substrats différents afin d'en permettre le blindage.
Or il est impératif que ces circuits, du fait qu'ils ont trait à la télévision, soient réalisés en grande série avec un coût de fabrication réduit
Le problème technologique posé est donc de réaliser tous les sous-ensembles formant la tête de réception d'antenne sous la forme d'un seul microcircuit monolithiquement intégré.
Le problème technologique posé est donc de réaliser tous les sous-ensembles formant la tête de réception d'antenne sous la forme d'un seul microcircuit monolithiquement intégré.
En effet, la résolution de ce problème permettrait de résoudre les problèmes d'interconnexion entre les sous-ensembles et d'amêliorer le rendement de fabrication.
Mais on ne peut résoudre le problème d'une telle intégration monolithique que si l'on parvient à résoudre le problème du blindage de deux sous-ensembles de circuit intégré l'un par rapport à l'autre sur le même substrat.
C'est pourquoi la présente invention propose un procédé de blindage tel que défini dans le préambule remarquable en ce qu'il comprend les étapes de :
a) préparation d'un substrat monocristallin semi-conducteur destiné à recevoir un circuit intégré monolithique formé de plusieurs sous-ensembles ;
b) délimitation d'une zone de masse en surface du substrat entre les sous-ensembles devant être isolés par blindage
c) réalisation d'une gravure sur la face arrière du substrat de manière à diminuer l'épaisseur de ce dernier dans une zone correspondant sur la face arrière au moins à la zone de masse définie sur la face avant ;;
d) réalisation par gravure de la face arrière de passages faisant communiquer la face arrière et-la face avant du substrat dans la #one d'épaisseur réduite
e) métallisation, par un métal convenant à former un. plan de masse, de la zone délimitée à cet effet sur la face avant, de tout ou partie de la face arrière incluant la zone d'épaisseur réduite, ainsi que des parois des passages, de manière à obtenir la liaison électrique entre le plan de masse de la face avant et la métallisation arrière ;
f) utilisation de ce plan de masse comme masse des sous-ensembles du circuit intégré.
a) préparation d'un substrat monocristallin semi-conducteur destiné à recevoir un circuit intégré monolithique formé de plusieurs sous-ensembles ;
b) délimitation d'une zone de masse en surface du substrat entre les sous-ensembles devant être isolés par blindage
c) réalisation d'une gravure sur la face arrière du substrat de manière à diminuer l'épaisseur de ce dernier dans une zone correspondant sur la face arrière au moins à la zone de masse définie sur la face avant ;;
d) réalisation par gravure de la face arrière de passages faisant communiquer la face arrière et-la face avant du substrat dans la #one d'épaisseur réduite
e) métallisation, par un métal convenant à former un. plan de masse, de la zone délimitée à cet effet sur la face avant, de tout ou partie de la face arrière incluant la zone d'épaisseur réduite, ainsi que des parois des passages, de manière à obtenir la liaison électrique entre le plan de masse de la face avant et la métallisation arrière ;
f) utilisation de ce plan de masse comme masse des sous-ensembles du circuit intégré.
Dans une réalisation de l'invention, ce procédé est remarquable en ce qu'il s'applique à un substrat en arséniure de gallium (GaAs) de 330 Vm d'épaisseur initiale, dont l'épaisseur finale est de 300 pm, alors que la zone de masse présente une épaisseur réduite à 150 pm, en ce que les passages métallisés ont un diamètre de 100 pm, et en ce que le métal formant le plan-de masse sur les.faces avant, arrière et dans les passages, est un alliage titane-platine-or (Ti Pt -Au) d'épaisseur 1 pm réalisé -par #exemple par pulvérisation cathodique.
Une mise en oeuvre du procédé selon la réalisation précédente peut être appliquée à la fabrication d'un circuit monolithiquement intégré de tête d'antenne hyperfréquences, remarquable en ce que les circuits d'amplificateur bas-bruit et d'oscillateur local sont isolés par un tel plan de masse.
L'invention sera mieux comprise à l'aide de la description suivante illustrée par les figures annexées dont
- la figure 1 qui représente schématiquement les différents sous-ensembles de circuit formant une tête de réception d'antenne hyperfréquences ;
- la figure 2a qui représente en coupe un substrat présentant un plan de masse réalisé par le. procédé selon l'invention, et supportant un élément de circuit intégré
- la figure 2b qui représente un tel substrat vu du dessus.
- la figure 1 qui représente schématiquement les différents sous-ensembles de circuit formant une tête de réception d'antenne hyperfréquences ;
- la figure 2a qui représente en coupe un substrat présentant un plan de masse réalisé par le. procédé selon l'invention, et supportant un élément de circuit intégré
- la figure 2b qui représente un tel substrat vu du dessus.
Tel que représenté sur la figure 1, un circuit de tête de réception d'antenne hyperfréquences, décrit à titre d'exemple de réalisation d'un circuit comportant un blindage réalisé selon l'invention, comprend plusieurs sous-ensembles. Le signal å 12 GHz recueilli par l'antenne est appliqué à l'entrée d'un amplificateur bas-bruit formé de plusieurs étages, par exemple trois, notés 1, 2 et 3. Un oscillateur local s fournit un signal stable à 11 GHz. Un mélangeur 5, qui reçoit en entrées les signaux issus de l'amplificateur bas-bruit et de l'oscillateur local fournit en sortie un signal à 1 GHz compatible avec les récepteurs de télévision. Ce dernier signal, à une fréquence dite intermédiaire, est traité en sortie par l'amplificateur 7.
Jusqu'à ce jour, les différents sous-ensembles constituant le circuit complet de tête de réception d'antenne, ont été intégrés séparément sur des substrats indépendants dans le but de permettre le blindage d'éléments tels que l'amplificateur bas-bruit et l'oscillateur local dont les niveaux de puissance en sortie sont très différents.
Mais les impératifs de la réalisation industrielle rendent obligatoire l'intégration monolithique de ces différents sous-ensembles
Le substrat choisi pour l'application décrite ici à titre d'exemple est un matériau semi-isolant tel que l'arséniure de gallium (GaAs), qui présentant une mobilité électronique élevée, est particulièrement bien adapté aux applications en hyperfréquences.
Le substrat choisi pour l'application décrite ici à titre d'exemple est un matériau semi-isolant tel que l'arséniure de gallium (GaAs), qui présentant une mobilité électronique élevée, est particulièrement bien adapté aux applications en hyperfréquences.
Tel que représenté sur la figure 2, un circuit réalisé selon la présente invention comporte donc un plan de masse 12, formé à la surface d'un substrat 1, et isolant le sous-ensemble 20 du sous-ensemble 30.
Un procédé de réalisation a été développé pour former ce plan de masse. La zone 12 d'implantation de ce dernier est d'abord définie sur la face avant du substrat 1 poli à une épaisseur initiale de 330 pm. Puis sur la face arrière du substrat une zone de grande surface 10, de l'ordre de 400 x 1200 pm, centrée sur la zone 12, est délimitée, par exemple par une fenêtre pratiquée dans une laque photosensi ble formant masque. Une gravure chimique permet d'obtenir dans la fenêtre 10, une cuvette en sorte que dans le fond de cette cuvette, l'épaisseur du substrat se trouve réduit a environ 150 um.
Durant cette opération, la face avant du substrat peut être protégée par une couche de laque appropriée.
Puis la laque protégeant la face arrière est retirée et une gravure uniforme est pratiquée da manière à arrondir les bords de la cuvette et à amener le substrat à une épaisseur finale de 300 pm.
Enfin une nouvelle couche de laque photosensible est déposée sur cette face arrière du substrat dans le but de déterminer des ouvertures réparties dans le fond de la cuvette sur la surface correspondant au plan de masse. Par ces ouvertures, une nouvelle gravure du matériau du substrat permet de former des passages 11 entre la face avant et la face arrière de ce dernier. Une gravure ne formant jamais des parois perpendiculaires aux faces avant ou arrière, mais au contraire des sortes de cratères de forme à peu près tronconique, la réduction de l'épaisseur intiale du substrat est rendue nécessaire, pour dominer la forme et la dimension finales des passages 11, dont le diamètre est choisi ici d'environ 100 pm.
Une métallisation convenable pour former le contact de masse est réalisée sur la face avant dans la zone 12, et sur la face arrière, sur tout ou partie de cette dernière incluant au moins la cuvette 12, ainsi que sur les parois des passages 11, en sorte que les métallisations avant et arrière se trouvent électriquement reliées par l'intermédiaire de ceux-ci. On peut utiliser à cet effet un alliage de titane-platine-or (Ti-Pt-Au) de 1 Vm d'épaisseur par exemple, déposé par pulvérisation cathodique.
Les figures 2a et 2b montrent en outre quelques éléments de circuit typiques de ceux que l'on peut intégrer sur un substrat en arséniure de gallium (GaAs), réalisés à titre d'exemple.
La figure 2a montre en coupe transversale les différentes couches formant ces éléments. Un transistor à effet de champ T est formé sur une couche active 2 d'arséniure de gallium dopée n, de deux contacts ohmiques 3 formant la source et le drain, entre lesquels un contact métallique 9 réalise l'électrode de grille de type Schottky. Une capacité C peut être formée par une couche diélectrique 7 réalisée entre deux couches métalliques 6 et 8. Une résistance R est formée par une zone de type 2 à chaque extrémité de laquelle sont pris des contacts de type 3.
Les lignes L1, L2, L3 de transmission sont formées par des métallisations 4 de 2,5 pm d'épaisseur, ainsi que l'électrode supérieure des capacités.
Les couches actives 2 de type n peuvent être réalisées par implantation ionique. Les contacts ohmiques 3 peuvent être un alliage or-germanium (Au-Ge). Les contacts schottky 9 peuvent être en aluminium recouvert de platine.
Une couche de laque 5 peut être utilisée pour obtenir l'isolation entre le premier et le second niveau d'interconnexion.
Par une méthode d'auto- alignement, les transistor à effet de champ T utilisés peuvent présenter une longueur de grille de 0,7 pm dans un espace drain-source-de 2 pin, le facteur de bruit d'un transistor étant alors d'environ 2,5 dB.
Par le blindage 12 selon l'invention, le sous-ensemble de circuit 20 se trouve être suffisamment isolé du sous-ensemble de circuit 30. Ce plan de masse 12 peut servir de masse à tous les sousensembles du circuit total et être raccordé au plot de circuit de masse du boîtier.
Il est évident que de nombreuses variantes sont possibles dans la mise en oeuvre et dans l'application du procédé selon l'invention sans pour autant sortir du cadre de la présente invention tel que défini par les revendications ci-après annexées.
Claims (3)
1. Procédé de réalisation d'un blindage entre deux sous-ensembles d'un microcircuit, caractérisé en ce qutil comprend les étapes de :
a) préparation d'un substrat monocristallin semi-conducteur, destiné à recevoir un circuit intégré monolithique formé de plusieurs sous-ensembles ;
b) délimitation d'une zone de masse en surface du substrat entre les sous-ensembles devant être isolés par blindage ;
c) réalisation d'une gravure sur la face arrière du substrat de manière à diminuer l'épaisseur de ce dernier dans une zone correspondant sur la face arrière au moins à la zone de masse définie sur la face avant ;
d) réalisation par gravure de la face arrière de passages faisant communiquer la face arrière et la face avant du substrat, dans la zone d'épaisseùr réduite ;;
e) métallisation, par un métal convenant à former un plan de masse, de la zone délimitée à cet effet sur la face avant, de tout ou partie de la face arrière incluant la zone d'épaisseur réduite, ainsi que des parois des passages, de manière à obtenir#1a liaison électrique entre le plan de masse de la face avant et- la métallisation arrière ;
f) utilisation de ce plan de masse comme masse des sous-ensembles du circuit intégré.
2. Procédé selon la revendication 1, caractérisé en ce que le substrat est en arséniure de gallium (GaAs) de 330 pin d'épaisseur initiale, dont l'épaisseur finale est de 300 pin, alors que la zone de masse présente une épaisseur réduite à 150 pin, en ce que les passages métallisés ont un diamètre de 100 pin, et en ce que le métal formant le plan de masse sur les faces avant, arrière et dans les passages, est un alliage de titane-platine-or (Ti-Pt-Au) d'épaisseur 1 pin réalisé par exemple par pulvérisation cathodique.
3. Procédé selon la revendication 2, caractérisé en ce qu'il s'applique à la fabrication d'un circuit monolithiquement intégré de tête d'antenne hyperfréquences dont les sous-ensembles constitués par les circuits d'amplificateur bas-bruit et d'oscillateur local sont isolés par un tel plan de masse.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR8408254A FR2565031B1 (fr) | 1984-05-25 | 1984-05-25 | Procede de realisation d'un blindage entre deux sous-ensembles d'un microcircuit et application de ce procede a la realisation d'un circuit integre monolithique comprenant deux sous-ensembles ainsi isoles |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR8408254A FR2565031B1 (fr) | 1984-05-25 | 1984-05-25 | Procede de realisation d'un blindage entre deux sous-ensembles d'un microcircuit et application de ce procede a la realisation d'un circuit integre monolithique comprenant deux sous-ensembles ainsi isoles |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| FR2565031A1 true FR2565031A1 (fr) | 1985-11-29 |
| FR2565031B1 FR2565031B1 (fr) | 1986-09-05 |
Family
ID=9304417
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| FR8408254A Expired FR2565031B1 (fr) | 1984-05-25 | 1984-05-25 | Procede de realisation d'un blindage entre deux sous-ensembles d'un microcircuit et application de ce procede a la realisation d'un circuit integre monolithique comprenant deux sous-ensembles ainsi isoles |
Country Status (1)
| Country | Link |
|---|---|
| FR (1) | FR2565031B1 (fr) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2682836A1 (fr) * | 1991-10-18 | 1993-04-23 | Philips Electronique Lab | Circuit integre monolithique incluant plusieurs blocs fonctionnels couples entre eux, en hautes et/ou hyperfrequences, et une ligne de distribution de tension continue. |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE2656489A1 (de) * | 1976-12-14 | 1978-06-15 | Standard Elektrik Lorenz Ag | Leiterplatte fuer eine hochfrequenz- schaltungsanordnung |
| EP0079775A2 (fr) * | 1981-11-13 | 1983-05-25 | Fujitsu Limited | Protection contre la génération de signaux faux dans des dispositifs semi-conducteurs |
-
1984
- 1984-05-25 FR FR8408254A patent/FR2565031B1/fr not_active Expired
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE2656489A1 (de) * | 1976-12-14 | 1978-06-15 | Standard Elektrik Lorenz Ag | Leiterplatte fuer eine hochfrequenz- schaltungsanordnung |
| EP0079775A2 (fr) * | 1981-11-13 | 1983-05-25 | Fujitsu Limited | Protection contre la génération de signaux faux dans des dispositifs semi-conducteurs |
Non-Patent Citations (2)
| Title |
|---|
| ELECTRONIC DESIGN, vol. 32, no. 2, 26 janvier 1983, pages 37,38, Waseca, MN, Denville, N.J., US; D. BURSKY: "GaAs process delivers 100-ps gate delays for digital, analog ICs" * |
| IBM TECHNICAL DISCLOSURE BULLETIN, vol. 18, no. 7, décembre 1975, pages 2220-2221, New York, US; D.E. DeBAR et al.: "Module spark gap" * |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2682836A1 (fr) * | 1991-10-18 | 1993-04-23 | Philips Electronique Lab | Circuit integre monolithique incluant plusieurs blocs fonctionnels couples entre eux, en hautes et/ou hyperfrequences, et une ligne de distribution de tension continue. |
| WO1993008648A1 (fr) * | 1991-10-18 | 1993-04-29 | N.V. Philips' Gloeilampenfabrieken | Dispositif semi-conducteur incluant plusieurs blocs fonctionnels avec chacun une ligne de distribution de tension continue |
| US5551075A (en) * | 1991-10-18 | 1996-08-27 | U.S. Philips Corporation | Semiconductor device including a plurality of interconnected functional integrated circuit blocks operating at high and ultrahigh frequencies, each having a DC distribution line |
Also Published As
| Publication number | Publication date |
|---|---|
| FR2565031B1 (fr) | 1986-09-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0627765B1 (fr) | Dispositif semiconducteur incluant un élément semiconducteur du type "FLIP-CHIP" | |
| EP0123350B1 (fr) | Antenne plane hyperfréquences à réseau de lignes microruban complètement suspendues | |
| CA2004870C (fr) | Dispositif rayonnant multifrequence | |
| EP0342094B1 (fr) | Circuit intégré hyperfréquence de type planar, comportant au moins un composant mesa, et son procédé de fabrication | |
| EP0459571B1 (fr) | Ligne de transmission en mode à ondes lentes, du type microruban et circuit incluant une telle ligne | |
| FR2744835A1 (fr) | Circuit integre de puissance haute tension avec fonctionnement a decalage de niveau et sans traversee metallique | |
| FR2652197A1 (fr) | Transformateurs du type symetrique-dissymetrique perfectionnes. | |
| EP1428294B1 (fr) | Antenne a couplage reactif comportant deux elements rayonnants | |
| FR2645346A1 (fr) | Dispositif semi-conducteur a trous de traversee d'interconnexion et son procede de fabrication | |
| FR2553583A1 (fr) | Limiteur de puissance elevee a diodes pin pour ondes millimetriques et procede de realisation des diodes | |
| EP0461967A2 (fr) | Composant semiconducteur à jonction Schottky pour amplification hyperfréquence et circuits logiques rapides, et procédé de réalisation d'un tel composant | |
| FR2624654A1 (fr) | Circuit integre monolithique micro-ondes et procede de fabrication | |
| EP0300893B1 (fr) | Dispositif de retard hyperfréquence | |
| EP0087841B1 (fr) | Utilisation d'un transistor à effet de champ, du type à double grille et île ohmique intercalée, en vue de la réjection d'une bande de fréquences | |
| FR2636473A1 (fr) | Transistor a effet de champ pour montage micro-bande et structure a transistors de type micro-bande | |
| EP1617503A1 (fr) | Filtre fréquentiel et son procédé de réalisation | |
| EP0149390B1 (fr) | Transistor à effet de champ, de structure verticale submicronique, et son procédé de réalisation | |
| FR2801729A1 (fr) | Reflecteur hyperfrequence actif a balayage electronique | |
| FR2565031A1 (fr) | Procede de realisation d'un blindage entre deux sous-ensembles d'un microcircuit et application de ce procede a la realisation d'un circuit integre monolithique comprenant deux sous-ensembles ainsi isoles | |
| FR2638569A1 (fr) | Transistor josephson du type a effet de champ et procede de fabrication d'une jonction josephson | |
| EP0158550B1 (fr) | Dispositif semiconducteur hyperfréquence à connexions externes prises au moyen de poutres | |
| FR2556916A1 (fr) | Procede pour fabriquer un substrat de circuit electronique presentant une ou plusieurs ouvertures traversantes | |
| EP0204387B1 (fr) | Dispositif semiconducteur pour la réalisation des capacités de découplage placées entre l'alimentation et la masse des circuits intégrés | |
| EP1017101B1 (fr) | Circuit intégré incluant un réseau capacitif à faible dispersion | |
| EP0081259B1 (fr) | Combineur-mélangeur à transistor double source |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| ST | Notification of lapse |