FR2552902A1 - Dispositif graphique de visualisation et de commandes - Google Patents
Dispositif graphique de visualisation et de commandes Download PDFInfo
- Publication number
- FR2552902A1 FR2552902A1 FR8315950A FR8315950A FR2552902A1 FR 2552902 A1 FR2552902 A1 FR 2552902A1 FR 8315950 A FR8315950 A FR 8315950A FR 8315950 A FR8315950 A FR 8315950A FR 2552902 A1 FR2552902 A1 FR 2552902A1
- Authority
- FR
- France
- Prior art keywords
- signal
- modification
- memory
- time
- display
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
- G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
- G06F3/033—Pointing devices displaced or positioned by the user, e.g. mice, trackballs, pens or joysticks; Accessories therefor
- G06F3/038—Control and interface arrangements therefor, e.g. drivers or device-embedded control circuitry
- G06F3/0386—Control and interface arrangements therefor, e.g. drivers or device-embedded control circuitry for light pen
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
- G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
- G06F3/033—Pointing devices displaced or positioned by the user, e.g. mice, trackballs, pens or joysticks; Accessories therefor
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Human Computer Interaction (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Abstract
L'INVENTION CONCERNE UN DISPOSITIF GRAPHIQUE DE VISUALISATION ET DE COMMANDES DE MODIFICATION DE GRANDEURS NUMERIQUES A VALEURS DISCRETES ET FINIES. ELLE COMPORTE, OUTRE UNE MATRICE DE SOURCES LUMINEUSES PONCTUELLES ET SON ELECTRONIQUE DE PUISSANCE ASSOCIEE, UN STYLET SE TERMINANT PAR UN DISPOSITIF A PHOTO-TRANSISTOR "LIGHT-PEN", ET LE TRANSDUCTEUR LOGIQUE ASSOCIE, UNE MEMOIRE DES GRANDEURS A VISUALISER ET A MODIFIER, UN DISPOSITIF D'INTERPRETATION DE DEMANDE DE MODIFICATION ET DE PREPARATION DE VISUALISATION, UN DISPOSITIF DE MODIFICATION DES GRANDEURS MEMORISEES, UN DISPOSITIF DE SEQUENCEMENT DE L'ENSEMBLE. ELLE PERMET LA REPRESENTATION GRAPHIQUE D'UN GRAND NOMBRE DE GRANDEURS, AVEC POSSIBILITE DE CHOIX DE LA PRECISION D'AFFICHAGE ET DU GRAPHISME, ET LA MODIFICATION DE CES GRANDEURS PAR SIMPLE "DESSIN" OU DESIGNATION SUR LA MATRICE DE VISUALISATION A L'AIDE DU "LIGHT-PEN". APPLICATION AUX DISPOSITIFS DE COMMANDES DE FILTRES, DE MATRICES DE COMMUTATION, D'ADDITION, ETC.
Description
La présente invention concerne un système de visualisation
et de modification graphique de grandeurs numériques à valeurs discrètes et finies.
et de modification graphique de grandeurs numériques à valeurs discrètes et finies.
La représentation de toute grandeur numérisable peut se faire de manières très diverses:
1-par l'affichage d'un nombre lié à cette grandeur,
2-par la position d'une aiguille sur un cadran,
3-par la position d'un curseur sur une réglette de guidage,
4-par un bouton rotatif comportant un repere de rotation,
5-par un diagramme sur un écran de télévision,
6-par une échelle de diodes électroluminescentes,ou autres sources lumineuses ponctuelles.
1-par l'affichage d'un nombre lié à cette grandeur,
2-par la position d'une aiguille sur un cadran,
3-par la position d'un curseur sur une réglette de guidage,
4-par un bouton rotatif comportant un repere de rotation,
5-par un diagramme sur un écran de télévision,
6-par une échelle de diodes électroluminescentes,ou autres sources lumineuses ponctuelles.
Lorsque plusieurs grandeurs du mênae type doivent dtre visualiséeseil est souvent utile d'apprécier d'un coup deoeil 1tensemble de ces grandeurs,une à une et les unes par rapport aux autres.Dans ce cas, 3,5 et 6 les représentations "graphiques"/sont es plus appréciées.par exem- le, les filtres égualiseurs sont appelés "graphiques" car ils utilisent souvent la représention 3,et depuis peu 6,pour visualiser le
niveau de chaque bande de filtrage et,ensemble,la courbe de réponse
amplitude/fréquence du filtre.
niveau de chaque bande de filtrage et,ensemble,la courbe de réponse
amplitude/fréquence du filtre.
Lorsque ces grandeurs doivent aussi titre modifiées, il est souvent
necessaire d'ajouter des boutons de commandes1 les éléments de visu- alisation ne permettant pas de transmettre la moindre commande.
necessaire d'ajouter des boutons de commandes1 les éléments de visu- alisation ne permettant pas de transmettre la moindre commande.
Seules les représentations 3 et 4 peuvent,en m#me temps servir à modifier ces grandeurs.Le mode 3 de représentation par position de curseurs des grandeurs et des commandes de celles-ci est de ce point de vue le plus attrayant, puisqu'il concilie, sous un faible volume et
avec un nombre de composants restreint,un mode de représentation graphique, servant d'organe de commandes a un grand nombre de grandeurs.De plus, ces grandeurs peuvent être modifiées rapidement.
avec un nombre de composants restreint,un mode de représentation graphique, servant d'organe de commandes a un grand nombre de grandeurs.De plus, ces grandeurs peuvent être modifiées rapidement.
Par contre, du fait de la faible course des curseurs, la précision de réglage et visualisation est assez médiocre et requiert du dolté pour les réglages .Le mode 6 de représentation est certainement plus attrayant visuellement que le mode 3.Par contre,actuellement1la modification des grandeurs représentées ne peut se faire que ,par
exemple,l'ajout de 2 boutons "plus" et"moins" pour chaque grandeur
pour augmenter ou diminuer celles-ci.Un inconvénient commun à tous ces types de représentation et de commandes est le nombre de liaisons #ecessaires,proportionnel au moins au nombre de grandeurs à visuali viser et à modifier.
exemple,l'ajout de 2 boutons "plus" et"moins" pour chaque grandeur
pour augmenter ou diminuer celles-ci.Un inconvénient commun à tous ces types de représentation et de commandes est le nombre de liaisons #ecessaires,proportionnel au moins au nombre de grandeurs à visuali viser et à modifier.
La présente invention a pour objet un dispositif de visualisation et de commandes d'un grand nombre de grandeurs ayant les avantages suivants:
-peu de connectique p,
-grande précision possible de visualisation et de réglage (précision parametrable),
-choix du graphisme de visualisation,
-grande facilité et rapidité d'utilisation par simple "dessin" sur le panneau d'affichage à l'aide d'un light-pen de la courbe souhaitée, sans autre intervention manuelle par le biais de boutons-poussoirs, etc..
-peu de connectique p,
-grande précision possible de visualisation et de réglage (précision parametrable),
-choix du graphisme de visualisation,
-grande facilité et rapidité d'utilisation par simple "dessin" sur le panneau d'affichage à l'aide d'un light-pen de la courbe souhaitée, sans autre intervention manuelle par le biais de boutons-poussoirs, etc..
Selon l'invention1 un dispositif graphique de visualisation et de commandes comportant une matrice de sources lumineuses ponctuelles de m lignes et n colonnes visualisant une grandeur par colon he,chacue ligne et chaque colonne étant commandée par des éléments electroniques de puissance, et un dispositif de commandes de visualisation est caractérisé en ce qu'il comporte en outre::
-un stylet se terminant par un dispositif à photo-transis tor avec un système transducteur délivrant une impulsion logique pendant le temps de détection d'une impulsion lumineuse,
-une mémoire des grandeurs à visualiser et à modifier de capacité au moins égale au nombre de grandeurs à visualiser,
- un dispositif d'interprétation de demande de modification et de préparation de visualisation,
-un dispositif de modification des grandeurs mémorisées,
-un dispositif de séquencement de l'ensemble.
-un stylet se terminant par un dispositif à photo-transis tor avec un système transducteur délivrant une impulsion logique pendant le temps de détection d'une impulsion lumineuse,
-une mémoire des grandeurs à visualiser et à modifier de capacité au moins égale au nombre de grandeurs à visualiser,
- un dispositif d'interprétation de demande de modification et de préparation de visualisation,
-un dispositif de modification des grandeurs mémorisées,
-un dispositif de séquencement de l'ensemble.
L'invention sera mieux comprise et d'autres caractéristiques apparaitront à l'aide de la description ci-après et des dessins
s'y rapportant sur lesquels:
-la figure 1 représente un exemple d'un schéma du dispositif graphique de visualisation et de commandes,
-la figure 2 représente un mode de réalisation du dispositif
de séquencement, -la figure 3 représente un mode de réalisation du dispositif
de prise en compte de demandes de modification et de préparation de visualisation, i -la figure 4 représente un mode de réalisation du dispositif de mocification des grandeurs mémorisées.
s'y rapportant sur lesquels:
-la figure 1 représente un exemple d'un schéma du dispositif graphique de visualisation et de commandes,
-la figure 2 représente un mode de réalisation du dispositif
de séquencement, -la figure 3 représente un mode de réalisation du dispositif
de prise en compte de demandes de modification et de préparation de visualisation, i -la figure 4 représente un mode de réalisation du dispositif de mocification des grandeurs mémorisées.
Sur la figure l,l'ensemble 1 est formé de la matrice de
diodes 11 sur m lignes et n colonnes,du circuit 12,ensemble de m amplificateurs inverseurs recevant le signal 61 sur m conducteurs, et commandant les m lignes de la matrice, du circuit 13,ensemble de n amplificateurs inverseurs recevant le signal 41 sur n conducteurs et commandant les n colonnes de la matrice, une diode étant lumineuse si et seulement si,du fait des amplificateurs lignes et colonnes, le conducteur correspondant du signal 61 est au niveau logique 0 et le conducteur correspondant du signal 41 est au niveau logique 1, les circuits 2,4 et 6 composent le dispositif de séquencement de l'ensemble qui,cycliquement pour chaque ligne de la matrice de diodes,divise les actions en 3 temps,notés ci-après T1 T2 T3,le temps Tl étant celui de la détection de commande, le temps T2 étant celui de la préparation d'affichage, le temps T3 étant celui de l'affichage et de la modification d'une grandeur, et qui fournit pour celà le signal 26,sur plusieurs conducteurs,indiquant quelle ligne de la patrice de diodes est sélectée,au moyen du circuit 6 démultiplexeur
dont la sortie,sur un des conducteurs du signal 61,correspondant à
la ligne en question est alors au niveau logique 0, le signal 24,horloge d'inscription du circuit 4,registre à décalage une entrée et n sorties, sur le signal 41,parrallèles correspondant chacune à une colonne de la matrice de diode,cette horloge d'inscrip
tion 24 étant inhibée au niveau logique 1 pendant le temps d'affi-i phase T3,et comprenant n périodes pendant les temps T1 et T2, le signal 25,ordre de remise à zéro des n sorties du circuit 4,et c au moment de la sélection par le signal 26 d'une nouvelle ligne, le signal 23,vers l'ensemble 3,disposSif de prise en compte de demande de modification, indiquant les temps T1,T2 et T3, le signal 2l,vers l'ensemble 3 et la mémoire 9,indiquant l'adresse de la grandeur à visualiser ou à modifier, cette adresse variant de
O à n-l et correspondant à la colonne de la matrice numérotée
parreillement de gauche à droite, le signal 22,signal de lecture et d'écriture vers la mémoire 9 et l'ensemble 8,dispositif de modification des grandeurs mémorisées,
le signal 27,vers l'ensemble 8,d'action de modification,
le circuit 9 est la mémoire contenant les grandeurs à visualiser et
à modifier, recevant les signaux 21 et 22 décrits ci-avant et four
nissant ou recevant sur son entrée/sortie données, selon le signal
22,de repère 91 une grandeur à visualiser et à modifier ou une
grandeur modifiée,
le circuit 7 comprend un transducteur convertissant, sur le signal 71,en niveau logique C la détection, sur le signal 70,par le photo transistor d'une impulsion lumineuse émise par une diode de la matrice de diodes, l'ensemble 3 est le dispositif de prise en compte de demande de modification et de préparation de visualisation, recevant les signaux 21 à 26 décrits ci-avant ainsi que 91 et 71,et fournissant, sur le signal 31,la donnée d'entrée du circuit 4,qui est au niveau logique 0 pendant tout le temps T1 sauf pendant la 1. période de l'horloge 24 dans ce temps T1 provoquant ainsi successivement sur toutes les sorties du circuit 4,un niveau logique 1 d'où une impulsion lumineuse parcourrant la ligne de diodes sélectée par le signal 26,à un niveau logique 1 ou 0 pendant le temps T2 de préparation de visualisation selon la ligne de la matrice de diodes sélectée,les valeurs des grandeurs à visualiser ainsi que leurs ----a dresses dans la:: Mémoire 9,et les modes d'affichages qui seront décrits ci-après dans un-exemple de réalisation de l'ensemble 3, et sur les signaux 32 et 33,l'information nplus" ou"moins" ou sans lodification" vers l'ensemble 8,correspondant àrla donnée à modifier présente sur le signal 91, i 'ensemble 8 est le dispositif de modification des grandeurs mémorii sées qui reçoit les signaux 22,27,32,33 et 91 décrits ci-avant et qui :#ournit également sur le signal 91,la donnée modifiée à écrire melon les signaux 22 et 27 dans la mémoire 9.
diodes 11 sur m lignes et n colonnes,du circuit 12,ensemble de m amplificateurs inverseurs recevant le signal 61 sur m conducteurs, et commandant les m lignes de la matrice, du circuit 13,ensemble de n amplificateurs inverseurs recevant le signal 41 sur n conducteurs et commandant les n colonnes de la matrice, une diode étant lumineuse si et seulement si,du fait des amplificateurs lignes et colonnes, le conducteur correspondant du signal 61 est au niveau logique 0 et le conducteur correspondant du signal 41 est au niveau logique 1, les circuits 2,4 et 6 composent le dispositif de séquencement de l'ensemble qui,cycliquement pour chaque ligne de la matrice de diodes,divise les actions en 3 temps,notés ci-après T1 T2 T3,le temps Tl étant celui de la détection de commande, le temps T2 étant celui de la préparation d'affichage, le temps T3 étant celui de l'affichage et de la modification d'une grandeur, et qui fournit pour celà le signal 26,sur plusieurs conducteurs,indiquant quelle ligne de la patrice de diodes est sélectée,au moyen du circuit 6 démultiplexeur
dont la sortie,sur un des conducteurs du signal 61,correspondant à
la ligne en question est alors au niveau logique 0, le signal 24,horloge d'inscription du circuit 4,registre à décalage une entrée et n sorties, sur le signal 41,parrallèles correspondant chacune à une colonne de la matrice de diode,cette horloge d'inscrip
tion 24 étant inhibée au niveau logique 1 pendant le temps d'affi-i phase T3,et comprenant n périodes pendant les temps T1 et T2, le signal 25,ordre de remise à zéro des n sorties du circuit 4,et c au moment de la sélection par le signal 26 d'une nouvelle ligne, le signal 23,vers l'ensemble 3,disposSif de prise en compte de demande de modification, indiquant les temps T1,T2 et T3, le signal 2l,vers l'ensemble 3 et la mémoire 9,indiquant l'adresse de la grandeur à visualiser ou à modifier, cette adresse variant de
O à n-l et correspondant à la colonne de la matrice numérotée
parreillement de gauche à droite, le signal 22,signal de lecture et d'écriture vers la mémoire 9 et l'ensemble 8,dispositif de modification des grandeurs mémorisées,
le signal 27,vers l'ensemble 8,d'action de modification,
le circuit 9 est la mémoire contenant les grandeurs à visualiser et
à modifier, recevant les signaux 21 et 22 décrits ci-avant et four
nissant ou recevant sur son entrée/sortie données, selon le signal
22,de repère 91 une grandeur à visualiser et à modifier ou une
grandeur modifiée,
le circuit 7 comprend un transducteur convertissant, sur le signal 71,en niveau logique C la détection, sur le signal 70,par le photo transistor d'une impulsion lumineuse émise par une diode de la matrice de diodes, l'ensemble 3 est le dispositif de prise en compte de demande de modification et de préparation de visualisation, recevant les signaux 21 à 26 décrits ci-avant ainsi que 91 et 71,et fournissant, sur le signal 31,la donnée d'entrée du circuit 4,qui est au niveau logique 0 pendant tout le temps T1 sauf pendant la 1. période de l'horloge 24 dans ce temps T1 provoquant ainsi successivement sur toutes les sorties du circuit 4,un niveau logique 1 d'où une impulsion lumineuse parcourrant la ligne de diodes sélectée par le signal 26,à un niveau logique 1 ou 0 pendant le temps T2 de préparation de visualisation selon la ligne de la matrice de diodes sélectée,les valeurs des grandeurs à visualiser ainsi que leurs ----a dresses dans la:: Mémoire 9,et les modes d'affichages qui seront décrits ci-après dans un-exemple de réalisation de l'ensemble 3, et sur les signaux 32 et 33,l'information nplus" ou"moins" ou sans lodification" vers l'ensemble 8,correspondant àrla donnée à modifier présente sur le signal 91, i 'ensemble 8 est le dispositif de modification des grandeurs mémorii sées qui reçoit les signaux 22,27,32,33 et 91 décrits ci-avant et qui :#ournit également sur le signal 91,la donnée modifiée à écrire melon les signaux 22 et 27 dans la mémoire 9.
La figure suivante représente un mode de réalisation -du dispositif de séquencement,sans toutefois les circuits 4 et 6.Sur figure 2,où les mêmes repères que sur la figure 1 concernent des organes et signaux identiques, le circuit 201 est un générateur d'horloge fournissant une horloge sur le signal 2001, i le circuit 202 est com#posé d'un diviseur d'horloge programmable et d#e portes logiques,recevant l'horloge 2001 et le signal 231,composadt
le signal 23 décrit ci-après, indiquant au niveau logique 0 le temps
T3 et au niveau logique 1 les temps T1 et T2,et fournissant sur le ,signal 2002,une horloge symétrique dont la fréquence est le quart ou le seizième de celle de 2001 selon que le signal 231 est au niveau logique 1 ou 0, le signal 22 de niveau logique 1 quand le signal 231 est au niveau logique 1 et identique au signal 2002 quand le signal 231 est au niveau logique 0, et indiquant alternativement un brdre de lecture et d'écriture de la mémoire 9,le signal 24,décrit #i-avant,qui est donc au niveau logique 1 quand 231 est au niveau logique 0 et-égal à 2002 quand 231 est au niveau logique 1 donc pen dant les temps T1 et T2, le signal 25,au niveau logique 0, pendant une période d'horloge 2001 à partir du front montant du signal 231,donc au début du temps T1, et au niveau logique 1 sinon, le signal 27 qui est l'inverse du signal 22, le circuit 203 est un diviseur/compteur,d'horloge d'inscription le signal 2002,comptant cycliquement de 0 à n-l sur le signal 2003,et fournissant sur le signal 2004,grâce à la sortie "report" du compteur 203,une horloge dont le front montant colncide avec le retour à 0 du signal 2003, le circuit 205 est un diviseur/compteur de 0 à 3#d'hor1oge d'inscription le signal 2004,dont la sortie, signal 23 décomposé en 2 signaux 231 et 232,indique sur 231 le temps T3,niveau logique 0,ou T1 et T2,-
niveau logique l,et sur 232,alternativement les temps T1 et T2
respectivement au niveau logique 0 et 1, ces indications étant sans objet lorsque 231 est au niveau logique 0, le circuit 204 est une mémoire à lecture seule, recevant en adresses
les signaux 2003 et 232,et fournissant sur sa sortie 21 18adresse
de 0 à n-l d'une grandeur à lire ou écrire dans la mémoire 9,de telle sorte que pendant le temps T1 de détection de commande, 232 au niveau logique 111a sortie 21 soit la recopie de 2003 et indique i alors la position colonne de l'impulsion lumineuse sur la matrice de diodes en rnême temps qu'elle permet la lecture dans la mémoire 9 de la grandeur correspondante à cette colonne, et que pendant le temps
T2 de préparation de visualisation,232 au niveau logique 0,la sortie 21 décompte de n-l à 0 quand 2003 compte de 0 à n-l,ceci pour permettre la préparation de la visualisation de l'ensemble 3 en comment çant par la colonne n-l,qui correspond à la sortie du circuit 4 la plus éloignée de l'entrée donc dont la valeur sur le signal 31 est introduire en premier, puis successivement pour les colonnes n-2,n-3,I etc.. jusqu'à la colonne 0, le circuit 206 est un compteur cyclique de 0 à m-l,d'horloge d'inscription le signal 231 et dont la sortie, signal 26, indique la ligne de la matrice sélectée,le changement de ligne se faisant au front montant du signal 231,donc en début de T1 et au moment de l'ordre de remise à zro du signal 25.
le signal 23 décrit ci-après, indiquant au niveau logique 0 le temps
T3 et au niveau logique 1 les temps T1 et T2,et fournissant sur le ,signal 2002,une horloge symétrique dont la fréquence est le quart ou le seizième de celle de 2001 selon que le signal 231 est au niveau logique 1 ou 0, le signal 22 de niveau logique 1 quand le signal 231 est au niveau logique 1 et identique au signal 2002 quand le signal 231 est au niveau logique 0, et indiquant alternativement un brdre de lecture et d'écriture de la mémoire 9,le signal 24,décrit #i-avant,qui est donc au niveau logique 1 quand 231 est au niveau logique 0 et-égal à 2002 quand 231 est au niveau logique 1 donc pen dant les temps T1 et T2, le signal 25,au niveau logique 0, pendant une période d'horloge 2001 à partir du front montant du signal 231,donc au début du temps T1, et au niveau logique 1 sinon, le signal 27 qui est l'inverse du signal 22, le circuit 203 est un diviseur/compteur,d'horloge d'inscription le signal 2002,comptant cycliquement de 0 à n-l sur le signal 2003,et fournissant sur le signal 2004,grâce à la sortie "report" du compteur 203,une horloge dont le front montant colncide avec le retour à 0 du signal 2003, le circuit 205 est un diviseur/compteur de 0 à 3#d'hor1oge d'inscription le signal 2004,dont la sortie, signal 23 décomposé en 2 signaux 231 et 232,indique sur 231 le temps T3,niveau logique 0,ou T1 et T2,-
niveau logique l,et sur 232,alternativement les temps T1 et T2
respectivement au niveau logique 0 et 1, ces indications étant sans objet lorsque 231 est au niveau logique 0, le circuit 204 est une mémoire à lecture seule, recevant en adresses
les signaux 2003 et 232,et fournissant sur sa sortie 21 18adresse
de 0 à n-l d'une grandeur à lire ou écrire dans la mémoire 9,de telle sorte que pendant le temps T1 de détection de commande, 232 au niveau logique 111a sortie 21 soit la recopie de 2003 et indique i alors la position colonne de l'impulsion lumineuse sur la matrice de diodes en rnême temps qu'elle permet la lecture dans la mémoire 9 de la grandeur correspondante à cette colonne, et que pendant le temps
T2 de préparation de visualisation,232 au niveau logique 0,la sortie 21 décompte de n-l à 0 quand 2003 compte de 0 à n-l,ceci pour permettre la préparation de la visualisation de l'ensemble 3 en comment çant par la colonne n-l,qui correspond à la sortie du circuit 4 la plus éloignée de l'entrée donc dont la valeur sur le signal 31 est introduire en premier, puis successivement pour les colonnes n-2,n-3,I etc.. jusqu'à la colonne 0, le circuit 206 est un compteur cyclique de 0 à m-l,d'horloge d'inscription le signal 231 et dont la sortie, signal 26, indique la ligne de la matrice sélectée,le changement de ligne se faisant au front montant du signal 231,donc en début de T1 et au moment de l'ordre de remise à zro du signal 25.
La figure suivante représente un mode de réalisation du dispositif d'interprétation de demande de modification et de préparation de visualisation.Sur la figure 3,où les mêmes repères que sur tes figures 1 et 2 concernent des organes et signaux identiques, le circuit 301,ne faisant pas partie de l'invention, est un circuit de commande de visualisation indiquant sur les signaux 3001 et 3004 le sous-ensemble des valeurs à visualiser parmi l'ensemble des valeurs que peuvent prendre les grandeurs, ce quidans l'exemple décrit correspond à l'indication sur le signal 3001 d'une valeur de décalage,correspondant du point de vue de la visualisation à la ligne centrale de la matrice de diodes,et sur le signal 3004 de la sensibilité d'affichage, et donc de réglage,souhaitée,c'est à dire le nombre d'unitées des grandeurs à visualiser correspondant à l'intervalle d'une ligne de visualisation, et indiquant sur le signal 3005,le graphisme de visualisation,à savoir si une grandeur, correspondant à une colonne, est à représenter par un point,une barre verticale, etc..., le circuit 302 est un soustracteur entre les données à visualiser et a modifier et la valeur de décalage, recevant pour celà sur le signal; 91 la donnée et sur le signal 3001 la valeur de décalage, et fournis sant sur le signal 3002,le résultat, différence de ces 2 valeurs,
Je circuit 303 est une mémoire à lecture seule, table de transcodage entre une valeur à visualiser et l'état des diodes de la colonne qui la représente et qui dans l'exemple décrit se résume à indiquer un numéro de ligne, de 0 à m-l,étant entendu que le numéro de ligne est proportionnel à la valeur à visualiser, recevant pour celà le signal 3002 et le signal 3004 décrits ci-avant,et fournissant sur le signal 3003 le numéro de ligne correspondant ou,si la valeur à visui aliser est trop petite ou trop grande compte tenu de la valeur de décalage et de la sensibilité souhaitées,une indication "trop grande" ou"trop petite", le circuit 304 est une bascule recevant le signal 25 sur son entrée de remise à zéro, le signal 24 sur son entrée horloge, son entrée donnée étant toujours au niveau logique l,sa sortie, sur le signal 3004,étant donc au niveau logique 0,du fait du signal 25,pendant unQ période de 24 au début du temps Tl,et au niveau logique 1 sinon, le circuit 305 est une mémoire à lecture seule, composée de 2 tables, l'une correspondante à sa sortie 31 et qui indique les états logiques successifs à introduire dans le circuit 4,circuit à décalage, l'autre correspondante aux sorties 3006 et 3007 et qui indique si
le numéro de ligne sélectée,sur le signal 26,est plus petit,égal ou plus grand que le numéro de ligne, signal 3003,correspondant à la valeur à visualiser et modifier, ceci compte tenu, dans l'exemple dé rit,qu#il y a correspondance ordinale entre numéro de ligne et saleur d'une grandeur, le circuit 305 recevant sur ses entrées adresses les signaux 26,232, 3005,3G04 et 3003 décrits ci-avant, et fournissant en sortie sur le signal 31,
Lorsque 232 indique le temps Tl,un niveau logique 0 sauf lorsque 3004 est au niveau logique Q pour initier donc l'envoi d'un niveau logique 1 successif sur toutes les sorties du circuit 4 provoquant donc une impulsion lumineuse parcourant la ligne de diodes sélectée par 26,ces impulsions étant suffisament brèves pour être invisibles, lorsque 232 indique le temps T2,des niveaux logiques 0 ou 1 selon que la diode de la ligne sélectée doit être allumée ou éteinte compte tenu de la ligne sélectée,de la ligne correspondante à la valeur lue dans la mémoire 9 ou de l'indication "trop grande" ou trop petite",signal 3003,du graphisme de visualisation, et en sortie sur les signaux 3006 et 3007, lorsque 232 indique le temps T2,des niveaux logiques 0, lorsque 232 indique le temps Tl,des niveaux logiques 0 quand les numéros de lignes indiqués par les signaux 26 et 3003 sont égaux, un niveau logique 1 sur 3006 et G sur 3007 quand le numéro de ligne indiqué par 26 est supérieur à celui indiqué par 3003 ou quand l'in4' dication "trop petite " est présente, les niveaux logiques inverses sur 3006 et 3007 quand le numéro de ligne indiqué par 26 est inférieur à celui indiqué par 3003 ou quand l'indication "trop grande" est présente, le circuit 306 est composé de portes logiques recevant le signal 71 qui est au niveau logique 0 lorsque le photo-transistor,à l'extrémi- té du "light-pen",placé devant une diode, détecte une impulsion lu- mineuse,et au niveau logique 1 sinon, et le signal 23 décrit ci-avant, et fournissant sur le signal 3008 un niveau logique 1 lorsque 71 est au niveau logique 0 et que le signal 23 indique le temps Tl,et sinon un niveau logique 0, le circuit 307 est un ensemble de bascules recevant en entrées les
e signaux 3006,3007 et 21, sur l'ntrée remise à zéro le signal 25,et sur l'entrée horloge le signal 3008 et dont les sorties, signaux 3010,3009 et 3011 sont les recopies des entrées 3006,3007 et 21 au front montant du signal 3008,c'est à dire à la détection par le photo-transistor- d'une impulsion lumineuse,pendant le temps Tl,sur la diode dont le numéro de colonne est donc mémorisé sur le signal 3011 et dont le numéro de ligne, déterminé par le signal 26,correspond à une valeur souhaitée inférieure, supérieure, ou égale,à la sen lsibilite d'affichage près,à celle de la grandeur mémorisée à l'adres
se de même valeur que le numéro de colonne, selon les niveaux logiques 0 ou 1 des signaux 3010 et 3009 recopies des signaux 3006 et
3007 décrits ci-avant, le circuit 308 est un comparateur recevant les signaux 3011,21 et 231,d'indication de-T3,et qui sur le signal 3012 fournit un niveau
logique 1 lorsque l'adresse, sur le signal 21,d'une grandeur lue
pendant le temps T3,donc pouvant être modifiée, est égale au
numéro de colonne mémorisée sur le signal 3011 lors de la détection d'une impulsion lumineuse,
le circuit 309 est formé de 2 portes logiques ET,d'entrée communes
recevant le signal 3012,et dont les 2 autres entrées reçoivent les s#ignaux 3010 et 3009,et fournissant-# #. sur les signaux 31 et 32,lors
que 3012 est au niveau logique l,la recopie des signaux 3010 et 3009.
Je circuit 303 est une mémoire à lecture seule, table de transcodage entre une valeur à visualiser et l'état des diodes de la colonne qui la représente et qui dans l'exemple décrit se résume à indiquer un numéro de ligne, de 0 à m-l,étant entendu que le numéro de ligne est proportionnel à la valeur à visualiser, recevant pour celà le signal 3002 et le signal 3004 décrits ci-avant,et fournissant sur le signal 3003 le numéro de ligne correspondant ou,si la valeur à visui aliser est trop petite ou trop grande compte tenu de la valeur de décalage et de la sensibilité souhaitées,une indication "trop grande" ou"trop petite", le circuit 304 est une bascule recevant le signal 25 sur son entrée de remise à zéro, le signal 24 sur son entrée horloge, son entrée donnée étant toujours au niveau logique l,sa sortie, sur le signal 3004,étant donc au niveau logique 0,du fait du signal 25,pendant unQ période de 24 au début du temps Tl,et au niveau logique 1 sinon, le circuit 305 est une mémoire à lecture seule, composée de 2 tables, l'une correspondante à sa sortie 31 et qui indique les états logiques successifs à introduire dans le circuit 4,circuit à décalage, l'autre correspondante aux sorties 3006 et 3007 et qui indique si
le numéro de ligne sélectée,sur le signal 26,est plus petit,égal ou plus grand que le numéro de ligne, signal 3003,correspondant à la valeur à visualiser et modifier, ceci compte tenu, dans l'exemple dé rit,qu#il y a correspondance ordinale entre numéro de ligne et saleur d'une grandeur, le circuit 305 recevant sur ses entrées adresses les signaux 26,232, 3005,3G04 et 3003 décrits ci-avant, et fournissant en sortie sur le signal 31,
Lorsque 232 indique le temps Tl,un niveau logique 0 sauf lorsque 3004 est au niveau logique Q pour initier donc l'envoi d'un niveau logique 1 successif sur toutes les sorties du circuit 4 provoquant donc une impulsion lumineuse parcourant la ligne de diodes sélectée par 26,ces impulsions étant suffisament brèves pour être invisibles, lorsque 232 indique le temps T2,des niveaux logiques 0 ou 1 selon que la diode de la ligne sélectée doit être allumée ou éteinte compte tenu de la ligne sélectée,de la ligne correspondante à la valeur lue dans la mémoire 9 ou de l'indication "trop grande" ou trop petite",signal 3003,du graphisme de visualisation, et en sortie sur les signaux 3006 et 3007, lorsque 232 indique le temps T2,des niveaux logiques 0, lorsque 232 indique le temps Tl,des niveaux logiques 0 quand les numéros de lignes indiqués par les signaux 26 et 3003 sont égaux, un niveau logique 1 sur 3006 et G sur 3007 quand le numéro de ligne indiqué par 26 est supérieur à celui indiqué par 3003 ou quand l'in4' dication "trop petite " est présente, les niveaux logiques inverses sur 3006 et 3007 quand le numéro de ligne indiqué par 26 est inférieur à celui indiqué par 3003 ou quand l'indication "trop grande" est présente, le circuit 306 est composé de portes logiques recevant le signal 71 qui est au niveau logique 0 lorsque le photo-transistor,à l'extrémi- té du "light-pen",placé devant une diode, détecte une impulsion lu- mineuse,et au niveau logique 1 sinon, et le signal 23 décrit ci-avant, et fournissant sur le signal 3008 un niveau logique 1 lorsque 71 est au niveau logique 0 et que le signal 23 indique le temps Tl,et sinon un niveau logique 0, le circuit 307 est un ensemble de bascules recevant en entrées les
e signaux 3006,3007 et 21, sur l'ntrée remise à zéro le signal 25,et sur l'entrée horloge le signal 3008 et dont les sorties, signaux 3010,3009 et 3011 sont les recopies des entrées 3006,3007 et 21 au front montant du signal 3008,c'est à dire à la détection par le photo-transistor- d'une impulsion lumineuse,pendant le temps Tl,sur la diode dont le numéro de colonne est donc mémorisé sur le signal 3011 et dont le numéro de ligne, déterminé par le signal 26,correspond à une valeur souhaitée inférieure, supérieure, ou égale,à la sen lsibilite d'affichage près,à celle de la grandeur mémorisée à l'adres
se de même valeur que le numéro de colonne, selon les niveaux logiques 0 ou 1 des signaux 3010 et 3009 recopies des signaux 3006 et
3007 décrits ci-avant, le circuit 308 est un comparateur recevant les signaux 3011,21 et 231,d'indication de-T3,et qui sur le signal 3012 fournit un niveau
logique 1 lorsque l'adresse, sur le signal 21,d'une grandeur lue
pendant le temps T3,donc pouvant être modifiée, est égale au
numéro de colonne mémorisée sur le signal 3011 lors de la détection d'une impulsion lumineuse,
le circuit 309 est formé de 2 portes logiques ET,d'entrée communes
recevant le signal 3012,et dont les 2 autres entrées reçoivent les s#ignaux 3010 et 3009,et fournissant-# #. sur les signaux 31 et 32,lors
que 3012 est au niveau logique l,la recopie des signaux 3010 et 3009.
La figure suivante est un mode de réalisation du dispositif modification des grandeurs mémorisées.Sur la figure 4,où les me- mes repères que sur la figure 1 concerne des signaux et organes identiques, le le circuit 81 est un compteur/décompteur à préchargement recevant sur son entrée valeur à charger le signal 91, sur son entrée ordre #e chargement le signal 27,sur son entrée horloge compteur le si--
gnal 811 décrit ci-après,sur son entrée horloge décompteur le si
gnal 812 décrit ci-après,et dont la sortie,signal 810,est la reco pie de 91 quand 27 est au niveau logique 0,c'est à dire pendant la
lecture de la mémoire 9,est incrémentée de 1 lorsque,le signal 27
étant au niveau l,le signal 811 passe au niveau 1,est décrémentée
de 1 lorsque,le signal 27 étant au niveau l,le signal 812 passe au
niveau 1,
le circuit 83 est composé de 2 portes ET,d'entrées communes recevant
le signal 27 et dont les 2 autres entrées reçoivent les signaux 32
et 33,et fournissant les signaux 811 et 812,recopies de 32 et 33
passe
lorsque 27 PX au niveau logique l,provoquant ainsi,si 32 ou 33 sont
au niveau logique l,l'incrémentation ou la décrémentation de la sor
tie 810 du compteur/décompteur 81,
le circuit 82 est composé d'amplificateurs logiques à sortie "3
états1,1 recevant en entrée le signal 810 et sur l'entrée inhibition
le signal 22,la sortie,sur le signal 91,étant en haute impédence
quand 22 est au niveau logique l,c'est à dire pendant la lecture
de la mémoire 9,et est la recopie de 810 quand 22 est à 0,est à
dire pendant l'écriture dans la mémoire 9 de la valeur lue aupara vent, incrémentée, décrémentée ou inchangée par le biais du circuit 81.
gnal 811 décrit ci-après,sur son entrée horloge décompteur le si
gnal 812 décrit ci-après,et dont la sortie,signal 810,est la reco pie de 91 quand 27 est au niveau logique 0,c'est à dire pendant la
lecture de la mémoire 9,est incrémentée de 1 lorsque,le signal 27
étant au niveau l,le signal 811 passe au niveau 1,est décrémentée
de 1 lorsque,le signal 27 étant au niveau l,le signal 812 passe au
niveau 1,
le circuit 83 est composé de 2 portes ET,d'entrées communes recevant
le signal 27 et dont les 2 autres entrées reçoivent les signaux 32
et 33,et fournissant les signaux 811 et 812,recopies de 32 et 33
passe
lorsque 27 PX au niveau logique l,provoquant ainsi,si 32 ou 33 sont
au niveau logique l,l'incrémentation ou la décrémentation de la sor
tie 810 du compteur/décompteur 81,
le circuit 82 est composé d'amplificateurs logiques à sortie "3
états1,1 recevant en entrée le signal 810 et sur l'entrée inhibition
le signal 22,la sortie,sur le signal 91,étant en haute impédence
quand 22 est au niveau logique l,c'est à dire pendant la lecture
de la mémoire 9,et est la recopie de 810 quand 22 est à 0,est à
dire pendant l'écriture dans la mémoire 9 de la valeur lue aupara vent, incrémentée, décrémentée ou inchangée par le biais du circuit 81.
Bien entendu, de nombreuses variantes sont possibles par rapport aux exemples décrits dans la mise en oeuvre des principes de l'invention.
En particulier,la taille de la matrice de diodes et des mots mémoires peuvent varier, dans la limite d'une rapidité ,pour prendre en compte les m lignes, suffisante pour éviter un papillotement désagréable de l'affichage.
De même,le rang de division du circuit 202,qui est de 4 pendant les temps T1 et T2,et de 16 pendant le temps T3 pour un temps d'affichage grand devant le temps T1 et T2,necessaire à une bonne visualisation peut être modifié selon la rapidité des circuits.
De même,le temps de propagation entre les circuits 204,9,303 et 305 pouvant être trop longs en regard de la période de l'horloge 2002,des bascules,d'horloge 2002,peuvent autre intercallées entre ces circuits.
De mame,la modification unité par unité faite en utilisant le circuit 81 n'est pas la seule possible, une modification des gran de de plusieurs unités à la fois,en plus ou en moins,peut être réalisée grâce à un autre montage à base de circuits additionneurs/ soustracteurs en remplacement du compteur/décompteur.
Enfin, le même dispositif peut etre utilisé pour visualiser et modifier d'autres données que des grandeurs cardinales,par exemple une matrice de commutation ou d'addition, de dimension plus grande que la matrice de diodes auquel cas le circuit 301 devra spécifier une sous-matrice à visualiser de dimension égale à la matrice de diodes,et dont chaque point de commutation ou d'addition correspond à une diode,chaque bit des grandeurs mémorisées dans la mémoire 9 correspondant à un point de commutation ou d'addition et les signaux 32 et 33 indiquant "commutation ou addition" ou "décommutation ou non addition".
Claims (4)
- REVENDICATIONS-un dispositif de séquencement de l'ensemble (2-4-6).-un dispositif de modification des grandeurs mémorisées(8),et de préparation de visualisation (3),-un dispositif d'interprétation de demande de modificationde capacité au moins égale au nombre des grandeurs à visualiser,-une mémoire (9) des grandeurs à visualiser et à modifier-un stylet se terminant par un dispositif à photo-transistor avec un système transducteur (7) délivrant une impulsion logique pendant le temps de détection d'une impulsion lumineuse,puissance, et un dispositif de commandes de visualisation, est caractérisé en ce qu'il comporte en outre:l-Dispositif graphique de visualisation et de commandes comportant une matrice de sources lumineuses ponctuelles de m lignes et n colonnes visualisant une grandeur par colonne, chaque ligne et chaque colonne étant commandée par des éléments électroniques de
- 2-Dispositif graphique selon la revendication 1 caractériséen ce que le dispositif de séquencement (2-4-6) comporte:-un registre à décalage (4) à une entrée et n sorties correspondant chacune à une colonne de la matrice de sources lumineuses ponctuelles,-un dispositif de sélection (206-6) cyclique de chacune desm lignes de la matrice de sources lumineuses ponctuelles,-un dispositif de commande et d'adressage (205-202-203-204 de la mémoire (9) correllé au dispositif de sélection (206-6) permettant d'accéder,pendant le temps de sélection d'une ligne, auxdonnées correspondant aux colonnes 0 à n-l de la matrice pendant letemps dit T1 de détection de commande, aux colonnes n-l à 0 pendantle temps dit T2 de préparation d'affichage, et aux colonnes 0 à n-lpendant le temps dit T3 d'affichage, et délivrant des signaux decommandes caractéristiques de ces temps T1,T2 et T3.
- 3-Dispositif graphique selon la revendication 2 caractériséen ce que le dispositif d'interprétation de demande de modificationet de préparation de visualisation comporte:-un dispositif de transcodage (302-303) qui,à partir d'unegrandeur lue dans la mémoire (9) et de signaux provenant du dispositif de commandes de visualisation indiquant parmi les états possibles d'une grandeur ceux à visualiser, délivre un signal résumantl'état des m sources lumineuses ponctuelles de la colonne de lamatrice relative à la grandeur lue dans la mémoire (9),-un dispositif de détermination des actions de visualisatio:: (3Q5# et de modification à effectuer/qui,a partir du signal délivré par le dispositif de transcodage et du signal de sélection d'une lignede la matrice et de signaux provenant du dispositif de commandes de visualisation indiquant différentes représentations possibles d'une même grandeur et des signaux de commandes du dispositif deséquencement,délivre un signal vers l'entrée du registre à décalage 4 indiquant pendant le temps T1 l'état de la source lumineuse ponctuelle intersection de la 1. colonne et de la ligne sélectée etpendant le temps T2 ltétat de la source lumineuse ponctuelle inter section de la ligne sélectée et de la colonne correspondante à la candeur lue dans la mémoire (9),et un signal d'indication de laodi fi cati on qu'il faudrait éffectuer sur la grandeur lue dans la mémoire (9) situneilmpulsion lumineuse détectée,-un dispositif de mémorisation/de l'indication de modification et de l'adresse de la grandeur lue au même moment selon ladétection par le dispositif à photo-transistor pendant le temps Tld'une impulsion lumineuse sur la source lumineuse ponctuelle inter section de la ligne sélectée et de la colonne correspondante à lagrandeur lue,et délivrant cette indication de modification au dis positif de modification pendant le temps T3 lorsque la grandeur luedans la mémoire (9) a même adresse que celle mémorisée pendant Tl.et d'écriture de celle-ci dans la mémoire (9 > .deur à partir de celle acquise et de l'indication de modification,-un dispositif (81-82) de détermination de la nouvelle granla mémoire (9) et de l'indication de modification de cette grandeur,-un dispositif d'acquisition (81-83) de la grandeur lue dans
- 4-Dispositif graphique selon la revendication 3 caractérisé en ce que le dispositif de modification (8) comporte:
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR8315950A FR2552902A1 (fr) | 1983-10-03 | 1983-10-03 | Dispositif graphique de visualisation et de commandes |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR8315950A FR2552902A1 (fr) | 1983-10-03 | 1983-10-03 | Dispositif graphique de visualisation et de commandes |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| FR2552902A1 true FR2552902A1 (fr) | 1985-04-05 |
Family
ID=9292902
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| FR8315950A Pending FR2552902A1 (fr) | 1983-10-03 | 1983-10-03 | Dispositif graphique de visualisation et de commandes |
Country Status (1)
| Country | Link |
|---|---|
| FR (1) | FR2552902A1 (fr) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3768073A (en) * | 1972-01-03 | 1973-10-23 | Searle Medidata Inc | Entry confirming input terminal |
| US4141000A (en) * | 1975-02-21 | 1979-02-20 | Data Recording Instrument Company, Ltd. | Interactive displays comprising a plurality of individual display elements |
| US4268826A (en) * | 1978-07-26 | 1981-05-19 | Grundy & Partners Limited | Interactive display devices |
| US4303916A (en) * | 1978-08-31 | 1981-12-01 | Sharp Kabushiki Kaisha | Multi-item input/output device to input information to and retrieve other information from a terminal computer |
-
1983
- 1983-10-03 FR FR8315950A patent/FR2552902A1/fr active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3768073A (en) * | 1972-01-03 | 1973-10-23 | Searle Medidata Inc | Entry confirming input terminal |
| US4141000A (en) * | 1975-02-21 | 1979-02-20 | Data Recording Instrument Company, Ltd. | Interactive displays comprising a plurality of individual display elements |
| US4268826A (en) * | 1978-07-26 | 1981-05-19 | Grundy & Partners Limited | Interactive display devices |
| US4303916A (en) * | 1978-08-31 | 1981-12-01 | Sharp Kabushiki Kaisha | Multi-item input/output device to input information to and retrieve other information from a terminal computer |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| FR2544932A1 (fr) | Amplificateur vertical d'oscilloscope comportant un circuit declencheur logique booleen a declenchement hierarchise | |
| KR940001693A (ko) | 스큐우 타이밍 에러 측정용 장치 | |
| JPS59197868A (ja) | 信号記憶装置 | |
| NL8101194A (nl) | Snelheidsfoutcompensator. | |
| FR2582132A1 (fr) | Circuit de memoire d'image virtuelle permettant le multifenetrage | |
| JPH0664099B2 (ja) | デジタル位相計回路 | |
| US3478328A (en) | Continuous averaging system | |
| FR2552902A1 (fr) | Dispositif graphique de visualisation et de commandes | |
| US4779221A (en) | Timing signal generator | |
| KR850002144A (ko) | 디지탈 비데오 디고스팅 장치 | |
| EP0393716A2 (fr) | Circuit de retard | |
| CA1054274A (fr) | Memoire numerique d'image | |
| FR2576432A1 (fr) | Dispositif d'echange de donnees entre un calculateur et une unite peripherique | |
| KR970073010A (ko) | 디지탈신호 처리장치 | |
| EP0098667B1 (fr) | Dispositif de mémoire à inscription contrôlée destiné notamment à coopérer avec une unité de visualisation d'images radar | |
| RU2060516C1 (ru) | Приемное устройство гидролокатора бокового обзора | |
| EP0066319B1 (fr) | Dispositif d'oubli pour invalider des informations contenues dans une mémoire depuis un certain temps et radar comportant un tel dispositif | |
| FR2812948A1 (fr) | Procede pour tester un circuit integre a controle de cadencement flexible | |
| SU959164A2 (ru) | Буферное запоминающее устройство | |
| FR2889328A1 (fr) | Dispositif d'interfacage unidirectionnel de type fifo entre un bloc maitre et un bloc esclave, bloc maitre et bloc esclave correspondants | |
| FR2482341A1 (fr) | Dispositif pedagogique pour l'apprentissage du fonctionnement d'un autocommutateur a commande par programme enregistre, et systeme pedagogique comportant un tel dispositif | |
| JPS6118248A (ja) | アイパタ−ン測定装置 | |
| SU1693629A1 (ru) | Устройство дл отображени информации на экране телевизионного индикатора | |
| JP2936689B2 (ja) | トリガ発生装置 | |
| SU1035529A1 (ru) | Цифровой частотомер |