FR2531573A1 - Transistor integre contre les surtensions - Google Patents

Abstract

TRANSISTOR PLANAR DE TYPE BIPOLAIRE, PROTEGE CONTRE LES SURTENSIONS. IL COMPREND DES MOYENS DE PROTECTION INTEGRES, CONSTITUES PAR UNE SECONDE REGION D'EMETTEUR 8, RACCORDEE OHMIQUEMENT A LA BASE 3, ET UNE SECONDE REGION DE BASE 4, QUI N'EST RACCORDEE DIRECTEMENT A AUCUNE ELECTRODE DU TRANSISTOR ET, PAR CONSEQUENT, FLOTTANTE A L'EGARD DES POTENTIELS APPLIQUES A CELUI-CI. AVEC LE COLLECTEUR DU TRANSISTOR 1, 2, LA SECONDE REGION D'EMETTEUR 8 ET LA SECONDE REGION DE BASE 4 FORMENT UN TRANSISTOR AUXILIAIRE DE PROTECTION. LA RESISTIVITE DE LA SECONDE REGION DE BASE 4 EST OPPORTUNEMENT REGLEE DE TELLE MANIERE QUE LA TENSION DE RUPTURE COLLECTEUR-EMETTEUR A BASE OUVERTE DU TRANSISTOR DE PROTECTION AIT UNE VALEUR INFERIEURE A CELLE DU TRANSISTOR PRINCIPAL.

Description

La présente invention concerne un dispositif à semiconducteur

monolithique, en particulier un transistor intégré protégé contre les surtensions, utilisable pour commander à la commutation des

charges inductives, par exemple pour des moteurs d'appareils élec-

troménagers ou pour des systèmes d 9 allumage électronique de véhi-

cules automobiles.

De façon générale, un transistor peut être endommagé, ou même

détruit, lorsqu'il est appliqué une tension excessive de polarisa-

tion inverse à sa jonction base-collecteur.

Des conditions de surtension dangereuse peuvent exister en particulier lorsque le transistor pilote à la commutation une

charge inductive reliée en série au collecteur t lors de l'extinc-

tion du transistor, la variation brusque de courant dans la charge

induit une force contre-électromotrice qui polarise en sens in-

verse la jonction base-collecteur avec des valeurs de tension relativement élevées Du fait qu'en général, dans le but de réduire le transitoire

d'extinction d'un transistor, il est également effectué une extrac-

tion de charges de la bas O au moyen de circuits-prévus à cet effet, le transistor se trouve alors dans des conditions énergétiques encore plus dangereuses, dites de "rupture secondaire inverse" (Esb), dans lesquelles la formation de zones de haute densité de

courant et, par suite, de haute température peut facilement déter-

miner la destruction du transistor lui-même.

Une solution de la technique connue, pour éviter de tels effets de rupture destructive, consiste à réaliser un transistor qui comporte un émetteur auxiliaire-court-circuité à la base, avec

laquelle il forme une jonction PN, au moyen d'une électrode métal-

lique qui constitue un contact de base.

Dans des conditions de polarisation inverse, la jonction base-collecteur peut ainsi se vider de charges dans la région auxiliaire d'émetteur, par la mise à profit du phénomène dit de

"punchthrough", avec lequel la région de transition de la jonc-

tion de collecteur s'étend jusqu'à la région d'émetteur, à tra-

vers la base, en cas de tensions suffisamment élevées: le cou-

rant passe de la région de collecteur dans la région de base, à

travers l'émetteur auxiliaire et le-contact de base.

Pour aue ce résultat soit obtenu, l'émetteur auxiliaire est formé de telle manière que le "punchthrough" se produise avant

une éventuelle rupture inverse de la jonction base-collecteur.

Il y a toutefois des problèmes de fiabilité, dus au fait que pendant la fabrication ou lors du fonctionnement à température élevée, il peut se former, à partir de la couche métallique du contact de base qui met en court-circuit la base et l'émetteur auxiliaire, des pointes de métal qui s'étendent dans les régions de semiconducteur sous-jacentes, et même à travers la jonction Pl

entre la base et l'émetteur auxiliaire, ce qui compromet le fonc-

tionnement de la protection.

Une autre solution connue des spécialistes, pour protéger un

transistor contre les surtensions, est la solution classique con-

sistant à monter une diode extérieure entre les bornes de collec-

teur et de base.

Du fait que sa réalisation avec des éléments séparés est désavantageuse du point de vue économique, il est plus opportun d'utiliser cette- solution en intégrant également la diode dans le

dispositif à semiconducteur.

Une diode Zener, intégrée avec un transistor dans un semi-

conducteur monolithique, peut être formée d'une première région de semiconducteur, fortement dopée pour un contact de base et

située sous l'électrode de base du transistor, cette région for-

mant une jonction PN avec l'émetteur de celui-ci, et d'une secon-

de région fortement dopée avec des impuretés du même type que celles du collecteur du trans stor, mais en concentration plus élevée, cette région étant en contact, par sa surface supérieure,

avec la surface inférieure de la première région et, par sa sur-

face inférieure, avec le collecteur et formant une jonction PN,

tant avec la première région qu'avec la région de base du tran-

sistor. Par un réglage judicieux des concentrations des impuretés, la tension Vz de rupture de la diode Zener ainsi formée peut être

déterminée de telle manière que la diode conduise pour une ten-

sion de polarisation inverse de la jonction base-collecteur du transistor, inférieure à celle qui provoque la rupture de cette

jonction.

L'utilisation d'une diode Zener pour protéger le transistor permet d'éviter les inconvénients d'instabilité et de fiabilité

de la première solution.

Il convient toutefois de noter que les techniques habituelles d'intégration d'un transistor dans un corps de semiconducteur monolithique comportent des tolérances de fabrication inévitables: en particulier, l'épaisseur et la résistivité du collecteur sont sujettes à des variations, auxquelles correspondent des variations

non négligeables des valeurs des tensions de rupture ou de break-

down, typiques du transistor.

On détermine la tension de rupture de la diode Zener de pro-

tection en choisissant judicieusement le dopage et l'épaisseur des régions de cette diode * le réglage de cette tension d'après la tension effective de rupture du transistor à protéger n'est

pas simple à réaliser et 4 'est guère avantageux économiquement.

* Le but de la présente invention est d'obtenir un transistor intégré protégé contre lés surtensions, utilisable pour commander à la commutation des charges inductives et réalisable de manière simple et économique, sa protection devant être assurée parla

structure même du transistor et devant être inlé 5 endante des tolé-

rances de fabrication.

Ce but est atteint, d'après l'invention, dans un transistor intégré, comprenant une région de collecteur qui a un premier type de conductibilité, une première région de base ayant un second type de conductibilité, opposé au premier, adjacente à la région de collecteur avec laquelle elle forme à l'interface une jonction PN base-collecteur, et une première région d'émetteur, ayant une conductibilité du premier type, adjacente à la région de base avec laquelle elle forme à l'interface une jonction PN base-émetteur, par le fait qu'il comprend une seconde région d'émetteur, ayant une conductibilité du premier type, et une seconde région de base, ayant une conductibilité du second type, cette seconde région de base étant adjacente à la seconde région d'émetteur et à la région de collecteur, avec chacune desquelles elle forme à l'interface une jonction Pi, -la seconde région d'émetteur étant raccordée ohmiquement à la première région de base au moyen d'une électrode, la seconde région de base n'étant raccordée directement à aucune électrode du transistor, ce qui fait qu'elle est flottante à l'égard des potentiels appliqués au transistor lui-même, et par le fait que la tension de rupture ("breakdown") à base ouverte entre la région de collecteur et la seconde région d'émetteur a une valeur inférieure à celle de la tension de rupture ("breakdown") de la jonction PN entre la région de collecteur et la première

région de base.

L'invention pourra être bien comprise à l'aide de la descrip-

tion détaillée qui suit, donnée purement à titre d'exemple et, par conséquent, non limitative, en référence au dessin annexé dont l'unique figure est une vue plane, fortement agrandie, d'une partie de la section d'un transistor intégré, protégé contre les

surtensions, suivant l'invention.

Il convient de noter que, sur la figure, les proportions géométriques réelles du dispositif n'ont pas été respectées, afin de rendre le dessin plus compréhensible, l'épaisseur effective du dispositif étant beaucoup plus petite que les dimensions de ses

grandes surfaces.

La structure d'un transistor suivant l'invention, représentée sur la figure, peut être obtenue par l'un des procédés connus de

fabrication des transistors planar de puissance.

Sur un substrat, désigné par le numéro 1, de matière semicon-

ductrice dopée, par exemple de silicium de type N à basse résistivité ( 0, 01 ohm/cm environ), il est formé, par croissance épitaxiale, une couche 2 de type N, ayant une résistivité plus élevée que celle du substrat ( 50 ohm/cm environ) et une épaisseur d'environ 50 microns Par application de techniques connues de masquage et de diffusion, il est d'abord formé, dans la couche 2, deux régions 3 et 4 de type P, ayant une basse résistivité et

une profondeur de diffusion pratiquement égale ( 10 microns envi-

ron)

D'après l'invention, il convient que la résistivité superfi-

cielle de la région 4 soit maintenue inférieure à celle de la

région 3 (avec des concentrations superficielles de dopant d'en-

viron 1018 et 501017 ions/cm 3 respectivement).

Sur la figure, on a indiqué les résistivités plus basses ou plus élevées, correspondant à des concentrations plus fortes ou plus faibles des impuretés avec lesquelles les différentes régions

sont dopées, en ajoutant respectivement les symboles "+'l et i"-"

aux lettres P et N qui représentent le type de conductivité.

Une manière d'obtenir des profondeurs égales et des résisti-

vités différentes consiste par exemple à déposer des impuretés, avec une concentration appropriée, tout d'abord dans la seule partie de la surface du semiconducteur qui correspond à la région

4, à faire diffuser ces impuretés jusqu'à une profondeur intermé-

diaire, puis à déposer des impuretés, avec une concentration plus forte et dans la quantité nécessaire, uniquement dans la partie de la surface correspondant à la région 3, cette opération étant suivie d'une phase de diffusion, jusqu'à ce que les deux régions

aient atteint une profondeur pratiquement égale.

Les régions 3 et 4 forment, avec la couche 2 dans laquelle

elles sont obtenues, deux jonctions de type PX, désignées respec-

tivement sur la figure par les numéros 5 et 6.

En appliquant encore les techniques connues de masquage et de diffusion, on forme ensuite, dans les limites des régions 3 et

4, deux régions de type N, désignées respectivement par les numé-

ros 7, 8, ayant une basse résistivité (avec une concentration superficielle de dopant d'environ 1020 ions/cm 3) et ayant une

profondeur et un profil de dopage pratiquement semblables.

Les régions 7 et 8 forment, avec les régions 3 et 4, deux jonctions de type PN, désignées respectivement sur la figure par

les numéros 9 et -10.

Dans la couche de bioxyde de silicium 11, formée sur le semiconducteur après la dernière opération de diffusion, il est enfin pratiqué des ouvertures à travers lesquelles sont réalisés, par des techniques habituelles de métallisation, des contacts métalliques pour les régions 3 et 7, désignés respectivement par

12 et 13, et un contact métallique 14 qui permet, d'après l'in-

vention, un contact ohmique entre les régions 3 et 8.

De manière analogue, un contact métallique 15 est appliqué

sur la surface libre du substrat.

Les régions conjointes 1, 2 et les régions 5 et 7 de la structure représentée sur la figure forment un transistor planar dont elles constituent respectivement le collecteur ( 1 et 2), la

base ( 3) et l'émetteur ( 7), les contacts 12, 13 et 15 étant res-

pectivement les électrodes de base, d' émetteur et de collecteur de

ce transistor.

Ce transistor est muni, d'après l'invention, de moyens de protection intégrés, constitués par une seconde région de base 4 et par une seconde région d'émetteur 8 qu'à des fins de simplicité et de clarté d'explication, on peut considérer respectivement

comme l'émetteur et la base d'un transistor auxiliaire de protec-

tion, intégré avec le transistor de puissance principal et ayant le collecteur en commun avec celui-ci ( 1 et 2) L'émetteur 8 de ce transistor de protection est relié ohmiquement, par le contact métallique 14, à la base 3 du transistor principal et sa base 4 est flottante, n'étant raccordée à aucune électrode du transistor

principal.

La région de base 4 du transistor de protection est dopée avec une concentration d'impuretés opportunément inférieure, d'après l'invention, à celle de la région de base 3 du transistor principal En réglant judicieusement, par des procédés connus, la

différence de concentration d'impuretés et, par suite, de résis-

tivité entre les deux bases 3 et 4, on peut obtenir une valeur de

tension de rupture collecteur-émetteur à base ouverte du transis-

tor de protection, inférieure, dans la mesure exacte voulue, à celle de la tension de rupture de la jonction collecteur-base du transistor principal.

si l'on considère la structure d'un dispositif suivant l'in-

vention, il apparalt évident que la protection ainsi obtenue est indépendante des tolérances de fabrication, liées essentiellement à la croissance épitaxiale du collecteur, dont l'épaisseur peut varier de manière non négligeable d'un échantillon à l'autre En effet, le transistor auxiliaire de protection, ayant le môme collecteur que le transistor principal, presentera automatiquement,

en fonction des tolérances de fabrication, des variations identi-

ques des caractéristiques de rupture.

On considèrera maintenant en particulier le fonctionnement de la protection d'un transistor suivant l'invention, lorsque celui-ci est soumis à une surtension, en supposant par exemple que le transistor est dans sa phase d'extinction pendant la

commande, d'une charge inductive montée en série avec le collec-

teur.

La jonction,base-collecteur du transistor est polarisée en sens inverse par une tension relativement élevée, mais qui, en l'absence de protection, serait suffisante pour endommager le

dispositif, du fait qu'il y a en même temps un courant d'extrac-

tion de charges à partir de la base pour accélérer la dommutationo Plais dès que la tension sur la jonction base-collecteur est égale à la tension de rupture collecteur-émetteur à base ouverte de ce qu'on a appelé le transistor de protection (inférieure à

la tension de rupture de cette jonction), le transistor de pro-.

tection commence à conduire en sens inverse, injectant des char-

ges dans la base du transistor principal et éliminant ainsi la possibilité d'une dangereuse rupture secondaire inverse" (E s/b) de celui- ci Lorsqu'augmente le courant de base en entrée, le transistor de puissance peut conduire en sens inverse, sans aucun

phénomène énergétique destructif.

par contre, le transistor de protection n'est pas sujet

aux endommagements, m 9 me dans des conditions de rupture collec-

teur-émetteur, du fait que sa base est flottante et qu'il n'y a

aucun courant de base, ce qui fait qu'il est très fiable.

En outre, le courant que ce transistor doit supporter est seulement celui qui suffit pour déterminer la conduction du transistor principal, ce qui fait que, dans une structure planar, son intégration est économique en termes d'occupation de surface,

outre qu'il est, comme on l'a vu, facile et simple à réaliser.

Dans des conditions particulièrement difficiles de commuta-

tion rapide, avec d'intenses courants d'extraction de charges à

partir de la base du transistor de puissance pendant l'extinc-

tion, les conditions indiquées ci-dessus en ce qui concerne les tensions de rupture peuvent ne pas garantir l'intervention de la

protection avant d' éventuels endommagements.

Dans ce cas, des essais techniques de fiabilit-é ont indiqué que le transistor de puissance est protégé lorsque la tension de

rupture collecteur-émetteur à base ouverte du transistor de pro-

tection est inférieure à la tension de rupture collecteur-émet-

teur à base ouverte du transistor principal Il suffit pour cela

de régler convenablement la différence de concentration d'impure-

tés st, par suite, de résistivité entre les deux régions de base.

Un transistor protégé contre les surtensions, ayant la structure représentée sur la figure, se prête particulièrement

à l'intégration dans un d spositif amplificateur de type Darling-

ton, en tant que transistor de puissance final commandé par un transistor d'entrée dont l'émetteur et le collecteur sont raccordés respectivement à la base et au collecteur du transistor final et

qui a le même type de conductivité.

Eu égard au fait qu'il a été représenté et décrit un seul

exemple de réalisation de l'invention et un seul exemple de pro-

cédé de fabrication, il va de soi que de nombreuses variantes sont

possibles, sans que l'on s'écarte pour autant du cadre de l'inven-

tion. Par exemple, au lieu de réaliser le transistor suivant l'invention en dopant au moins la seconde région de base 4 par rapport à la première 3, on peut obtenir le même résultat en

formant une seconde région d'émetteur 8 plus profonde que la pre-

mière 7, à égalité de concentration superficielle de dopants.

Une manière d'obtenir ces profondeurs différentes consiste

par exemple à déposer des impuretés avec une concentration appro-

priée, tout d'abord seulement dans la partie de la surface du semiconducteur qui correspond à la région 8, à faire diffuser ces impuretés jusqu'à une profondeur intermédiaire, puis à déposer d'autres impuretés sur la surface de la région 7, cette opération étant suivie d'une phase consécutive de diffusion qui permet la formation de la région 7 et la pénétration définitive à plus grande

profondeur de la région 8.

Claims (3)

REVENDICATIONS

1 Transistor intégré, protégé contre les surtensions, compre-

nant une région de collecteur ( 1, 2) qui a un premier type de conductivité, une première région de base ( 3), ayant un second type de conductivité, opposé au premier, adjacente à cette région de collecteur ( 1, 2) avec laquelle elle forme à l'interface une

jonction PN base-collecteur ( 5), et une première région d'émet-

teur ( 7) ayant une conductivité du premier type, adjacente à la-

région de base ( 3) avec laquelle elle forme à l'interface une jonction PN base-émetteur ( 9), caractérisé en ce qu'il comprend o 10 une seconde région d'émetteur ( 8), ayant une conductivité du

premier type, et une seconde région de base ( 4), ayant une conduc-

tivité du second type, cette seconde région de base étant adjacen-

te à la seconde région d'émetteur et à la région de collecteur, avec chacune desquelles elle forme à l'interface une jonction PN

( 6, 10), la seconde région d'émetteur ( 8) étant raccordée ohmique-

ment à la première région de base ( 3) au moyen d'une électrode ( 14), la seconde région de base ( 4) n'étant raccordée directement à aucune électrode du transistor, ce qui fait qu'elle est flottante à l'égard des potentiels appliqués au transistor lui-même, et en ce que la tension de rupture ("breakdown) à base ouverte entre la région de collecteur ( 1, 2) et la seconde région d'émetteur ( 8) a une valeur inférieure à celle de la tension de rupture ("breakdown") de la jonction PN ( 5) entre la région de collecteur ( 1, 2) et la

première région de base ( 3).

2 Transistor intégré, protégé contre les surtensions selon la revendication 1, caractérisé en ce que la tension de rupture à base ouverte entre la région ae collecteur ( 1, 2) et la seconde région d'émetteur ( 8) a une valeur inférieure à celle de la tension il de rupture à base ouverte entre la région de collecteur ( 1, 2)

et la première région d'émetteur ( 7).

Transistor intégré, protégé contre les surtensions selon la revendication i ou 2, caractérisé en ce que la concentration superficielle de dopant de la seconde région de base ( 4) est inférieure à celle de la première région de base (

3) Transistor intégré, protégé contre les surtensions selon la revendication 1 ou 2, caractérisé en ce que l'épaisseur efficace de la seconde région de base ( 4) est inférieure à celle de la première région de base ( 3)o î Dispositif planar à semiconducteur monolithiques comprenant au moins un premier et un second transistors, couplés directement entre eux de manière à former un amplificateur du type Darlington,

ce premier et ce second transistors étant respectivement le tran-

sistor d'entrée et le transistor final, commandé par le premier, de l'amplificateur, caractérisé en ce que le second transistor est un transistor, protégé contre les surtensions, selon l'une

quelconque des revendications 1 à 4 o