FR2531106A1 - Procede de metallisation de la face arriere d'une plaquette de silicium - Google Patents
Procede de metallisation de la face arriere d'une plaquette de silicium Download PDFInfo
- Publication number
- FR2531106A1 FR2531106A1 FR8310801A FR8310801A FR2531106A1 FR 2531106 A1 FR2531106 A1 FR 2531106A1 FR 8310801 A FR8310801 A FR 8310801A FR 8310801 A FR8310801 A FR 8310801A FR 2531106 A1 FR2531106 A1 FR 2531106A1
- Authority
- FR
- France
- Prior art keywords
- gold
- aluminum
- layer
- silicon
- silicon wafer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 title claims abstract description 22
- 229910052710 silicon Inorganic materials 0.000 title claims abstract description 22
- 239000010703 silicon Substances 0.000 title claims abstract description 22
- 238000000034 method Methods 0.000 title claims description 17
- 239000010931 gold Substances 0.000 claims abstract description 27
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims abstract description 23
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 claims abstract description 23
- 229910052737 gold Inorganic materials 0.000 claims abstract description 23
- 229910052782 aluminium Inorganic materials 0.000 claims abstract description 22
- 238000010438 heat treatment Methods 0.000 claims abstract description 11
- 230000005012 migration Effects 0.000 claims abstract description 6
- 238000013508 migration Methods 0.000 claims abstract description 6
- 238000000151 deposition Methods 0.000 claims description 8
- 230000008021 deposition Effects 0.000 claims description 8
- 230000008569 process Effects 0.000 claims description 6
- 230000005496 eutectics Effects 0.000 claims description 5
- 238000001465 metallisation Methods 0.000 claims description 2
- OFLYIWITHZJFLS-UHFFFAOYSA-N [Si].[Au] Chemical compound [Si].[Au] OFLYIWITHZJFLS-UHFFFAOYSA-N 0.000 claims 1
- 238000000137 annealing Methods 0.000 description 3
- 238000003466 welding Methods 0.000 description 3
- 238000005275 alloying Methods 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 229910015365 Au—Si Inorganic materials 0.000 description 1
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- 241001676573 Minium Species 0.000 description 1
- 229910001295 No alloy Inorganic materials 0.000 description 1
- 229910002796 Si–Al Inorganic materials 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000002542 deteriorative effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000008030 elimination Effects 0.000 description 1
- 238000003379 elimination reaction Methods 0.000 description 1
- 230000008020 evaporation Effects 0.000 description 1
- 238000001704 evaporation Methods 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 229910000765 intermetallic Inorganic materials 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 238000005476 soldering Methods 0.000 description 1
- 230000006641 stabilisation Effects 0.000 description 1
- 238000011105 stabilization Methods 0.000 description 1
- 238000011282 treatment Methods 0.000 description 1
Classifications
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
- B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
- B23K35/00—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting
- B23K35/001—Interlayers, transition pieces for metallurgical bonding of workpieces
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/24—Alloying of impurity materials, e.g. doping materials, electrode materials, with a semiconductor body
- H01L21/244—Alloying of electrode materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
- H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
- H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
- H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
- B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
- B23K35/00—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting
- B23K35/001—Interlayers, transition pieces for metallurgical bonding of workpieces
- B23K2035/008—Interlayers, transition pieces for metallurgical bonding of workpieces at least one of the workpieces being of silicium
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Mechanical Engineering (AREA)
- Electrodes Of Semiconductors (AREA)
- Die Bonding (AREA)
Abstract
SUR LA FACE ARRIERE DE LA PLAQUETTE DE SILICIUM 1, ON A DEPOSE TOUT D'ABORD UNE COUCHE D'OR 2 PUIS UNE COUCHE D'ALUMINIUM 3 (QUI CONTIENT EVENTUELLEMENT UN PETIT POURCENTAGE DE SILICIUM). FINALEMENT, ON A EXECUTE UN TRAITEMENT THERMIQUE A BASSE TEMPERATURE QUI PROVOQUE LA MIGRATION DE L'ALUMINIUM VERS LA PLAQUETTE DE SILICIUM A TRAVERS LA COUCHE D'OR.
Description
La présente invention concerne un procédé de métallisation de la face
arrière d'une plaquette de silicium sur laquelle des composants électroniques ont été réalisés afin de
faciliter la fixation de cette plaquette sur des bases appropriées.
Un procédé de métallisation de type connu prévoit le
dépôt d'une mince couche d'or (Au) avec des traces d'impuretés (sili-
cium ou bore? qui est de préférence mise en alliage au moyen d'un
traitement thermique à la température de l'eutectique (-e 450 'C).
Dans un tel procédé, l'opération d'alliage est rendue
préférable, sinon indispensable, par la nécessité d'éviter les phéno-
mènes d'instabilité qui se traduiraient par une migration du silicium à travers la couche d'oret par une oxydation consécutive du silicium luimême Ainsi qu'il est bien connu, ceci compromettrait l'opération
de soudage consécutive.
D'un autre côté, l'opération d'alliage est à l'origine-
de défauts d'uniformité de surface, qui déterminent des fluctuations
de la résistance de contact après la soudure En outre, il est néces-
saire d'utiliser d'importantes quantités d'or, ce qui se traduit par
des coûts supplémentaires.
Un autre procédé connu prévoit à son tour le dépôt d'aluminium contenant du silicium (Al/Si) qui est mis en alliage au moyen d'un traitement thermique à une température supérieure à celle de l'eutectique, et qui reçoit ensuite le dépôt d'une mince couche d'or. Avec ce procédé, on réduit la quantité d'or et, par
conséquent, le coût, et on réalise un meilleur contact ohmique.
Toutefois, on est exposé à l'inconvénient consistant en ce que l'aluminium tend à s'oxyder très rapidement avant le dép 6 t de l'or,
en détériorant le contact Al/Au.
Les deux procédés ont en outre l'inconvénient d'exiger des traitements thermiques à des températures supérieures à 400 'C qui engendrent des problèmes de fiabilité dérivant de la formation de protubérances superficielles ("hillock") dans les couches d'aluminium éventuellement présentes sur la face avant de la plaquette de
silicium.
Le but de la présente invention est de réaliser un procédé de métallisation de la face arrière d'une plaquette de
silicium qui soit avantageux comparativement aux procédés actuel-
lement connus.
Selon l'invention, ce but est atteint au moyen d'un procédé caractérisé en ce qu'il comprend, successivement, le dépôt d'une première couche d'or, le dépôt d'une deuxième couche d'aluminium (qui contient éventuellement un petit pourcentage de silicium) et le
traitement thermique de la plaquette avec les deux couches super-
posées, pour déterminer la migration de l'aluminium vers la plaquette
de silicium à travers ladite couche d'or.
On a pu constater que le procédé selon l'invention apporte certains avantages importants que l'on peut résumer de la façon suivante a) Elimination de la barrière de Schottky et, par conséquent, bon contact ohmique Si-Al, principalement en raison du fait que L'aluminium tend à passer à travers l'or et à atteindre la
plaquette de silicium préalablement dopée.
b) Stabilisation de l'interface Si-Au en ce sens que le silicium ne tend pas à migrer à travers la couche d'or vers la
surface o il s'oxyderait au contact de l'oxygène atmosphérique.
c) Facilité du soudage et faible résistance électrique de contact, qui sont dues au fait que la migration de l'aluminium se traduit par la présence d'or en surface et empêche en même temps l'oxydation de l'aluminium En particulier, il est devenu possible d'effectuer une soudure directe, sans interposition des plaquettes dites "preform" sur les bases métalliques des boîtiers céramiques, ce qui
entraîne une diminution du prix de revient.
d) Possibilité d'utiliser un traitement thermique de recuit ("annealing") à basse température (inférieure à la température d'eutectique) qui maintient l'uniformité du film Au-Al et supprime les problèmes de fiabilité Ce traitement à basse température est
rendu possible par le fait qu'il se produit une migration de l'alu-
minium dans la couche d'or mais qu'il ne se forme pas d'alliage.
e) Facilité du découpage ("scribing") de la plaquette
métallisée, qui résulte de la rigidité réduite du film Au-Al.
D'autres caractéristiques et avantages de l'invention
seront mieux compris à la lecture de la description qui va suivre
d'un exemple de réalisation et en se référant aux dessins annexés sur lesquels la figure 1 montre une plaquette de silicium après le dépôt de la couche d'or; la figure 2 montre la même plaquette de silicium après le dép Ct de la couche d'aluminium (ou de AI-Si); la figure 3 montre la même plaquette de silicium
après le traitement thermique.
Sur la face-arrière d'une-plaquette de silicium conve-
nablement dopée 1, d'une épaisseur (par exemple) de 500 à 600 microns, on dépose tout d'abord (figure 1), -par évaporation sous vide, une couche d'or 2 relativement épaisse (par exemple de 0,3 micron), sur laquelle on dépose ensuite (figure 2) une couche 3 d'aluminium (ou d'aluminium contenant des traces de Si, ce qui est préférable parce que, habituellement, on la trouve disponible déjà sous cette forme auprès des maisons de commerce spécialisées en électronique) dont l'épaisseur et la quantité sont choisies de manière à éviter la formation de composés intermétalliques nuisibles Les essais actuels ont montré que la quantité d'aluminium ne doit pas être supérieure
à 50 % de la quantité d'or et qu'un rapport optimal pour les épais-
seurs d'aluminium et d'or doit être d'environ 1:6.
Finalement, on soumet la plaquette 1, avec les couches 2 et 3 superposées, à un traitement thermique de recuit ("annealing") à une température (par exemple 320 'C) inférieure à celle de l'eutectique Au-Si Sous cet effet, l'aluminium migre à travers l'or, vers le silicium (flèches A de la figure 3) et l'or migre vers la surface externe (flèches-B de la figure 3) pour former un film
Au-Al 4 dans lequel les positions de l'or et de l'aluminium sont prati-
quement inversées comparativement à la situation représentée à la figure 20 Bien entendu, diverses modifications pourront être apportées par l'homme de l'art au procédé qui vient d'être décrit uniquement à titre d'exemple non limitatif sans sortir du cadre de
l'invention.
Claims (5)
1 Procédé de métallisation de la face arrière d'une plaquette de silicium, caractérisé en ce qu'il comprend successivement le dépôt d'une première couche d'or ( 2), le dépôt d'une deuxième couche d'aluminium ( 3) et le traitement thermique de la plaquette munie de ces couches superposées destiné à provoquer la migration
de Ai vers la plaquette de silicium à travers Au -
2 Procédé selon la revendication 1, caractérisé en ce
que ladite couche d'aluminium contient des traces de silicium.
3 Procédé selon la revendication 1, caractérisé en ce
que ledit traitement thermique est exécuté à une température infé-
rieure à celle de l'eutectique or-silicium.
4 Procédé selon la revendication 3, caractérisé en ce que ledit traitement thermique est exécuté à une température d'environ 320 'C Procédé selon la revendication 1, caractérisé en ce que les épaisseurs desdites couches d'aluminium et d'or sont entre
elles dans un rapport qui varie aux environs de 1:6.
6 Procédé selon la revendication 1, caractérisé en ce que la quantité d'aluminium n'est pas supérieure à 505 % de la quantité d'or.
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| IT22627/82A IT1217278B (it) | 1982-07-29 | 1982-07-29 | Processo di metallizzazione del retro di una fetta di silicio |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| FR2531106A1 true FR2531106A1 (fr) | 1984-02-03 |
| FR2531106B1 FR2531106B1 (fr) | 1986-05-16 |
Family
ID=11198589
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| FR8310801A Expired FR2531106B1 (fr) | 1982-07-29 | 1983-06-29 | Procede de metallisation de la face arriere d'une plaquette de silicium |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US4517226A (fr) |
| JP (1) | JPH0650748B2 (fr) |
| DE (1) | DE3321295A1 (fr) |
| FR (1) | FR2531106B1 (fr) |
| GB (1) | GB2125439B (fr) |
| IT (1) | IT1217278B (fr) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0443296A1 (fr) * | 1990-02-20 | 1991-08-28 | STMicroelectronics S.r.l. | Procédé pour la métallisation multi-couches de la face arrière d'un substrat semi-conducteur |
| US5342793A (en) * | 1990-02-20 | 1994-08-30 | Sgs-Thomson Microelectronics, S.R.L. | Process for obtaining multi-layer metallization of the back of a semiconductor substrate |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6657376B1 (en) | 1999-06-01 | 2003-12-02 | Micron Technology, Inc. | Electron emission devices and field emission display devices having buffer layer of microcrystalline silicon |
| US6650043B1 (en) * | 1999-07-20 | 2003-11-18 | Micron Technology, Inc. | Multilayer conductor structure for use in field emission display |
| US7052350B1 (en) * | 1999-08-26 | 2006-05-30 | Micron Technology, Inc. | Field emission device having insulated column lines and method manufacture |
| US8269931B2 (en) | 2009-09-14 | 2012-09-18 | The Aerospace Corporation | Systems and methods for preparing films using sequential ion implantation, and films formed using same |
| US8946864B2 (en) | 2011-03-16 | 2015-02-03 | The Aerospace Corporation | Systems and methods for preparing films comprising metal using sequential ion implantation, and films formed using same |
| US9324579B2 (en) | 2013-03-14 | 2016-04-26 | The Aerospace Corporation | Metal structures and methods of using same for transporting or gettering materials disposed within semiconductor substrates |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE2930779A1 (de) * | 1978-07-28 | 1980-02-07 | Tokyo Shibaura Electric Co | Halbleitervorrichtung |
| US4293587A (en) * | 1978-11-09 | 1981-10-06 | Zilog, Inc. | Low resistance backside preparation for semiconductor integrated circuit chips |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3239376A (en) * | 1962-06-29 | 1966-03-08 | Bell Telephone Labor Inc | Electrodes to semiconductor wafers |
| JPS4813265B1 (fr) * | 1963-10-17 | 1973-04-26 | ||
| US3374112A (en) * | 1964-03-05 | 1968-03-19 | Yeda Res & Dev | Method and apparatus for controlled deposition of a thin conductive layer |
| US3453724A (en) * | 1965-04-09 | 1969-07-08 | Rca Corp | Method of fabricating semiconductor device |
| US3647935A (en) * | 1969-12-15 | 1972-03-07 | Motorola Inc | Intermetallic passivation of aluminum metallization |
| US3720997A (en) * | 1971-01-11 | 1973-03-20 | Motorola Inc | Eutectic plating and breaking silicon wafers |
| FR2135033B1 (fr) * | 1971-05-03 | 1973-12-28 | Saint Gobain Pont A Mousson | |
| JPS5685832A (en) * | 1979-12-14 | 1981-07-13 | Hitachi Ltd | Semiconductor device |
-
1982
- 1982-07-29 IT IT22627/82A patent/IT1217278B/it active
-
1983
- 1983-06-07 GB GB08315614A patent/GB2125439B/en not_active Expired
- 1983-06-10 US US06/503,255 patent/US4517226A/en not_active Expired - Lifetime
- 1983-06-13 DE DE19833321295 patent/DE3321295A1/de active Granted
- 1983-06-29 FR FR8310801A patent/FR2531106B1/fr not_active Expired
- 1983-07-05 JP JP58121142A patent/JPH0650748B2/ja not_active Expired - Lifetime
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE2930779A1 (de) * | 1978-07-28 | 1980-02-07 | Tokyo Shibaura Electric Co | Halbleitervorrichtung |
| US4293587A (en) * | 1978-11-09 | 1981-10-06 | Zilog, Inc. | Low resistance backside preparation for semiconductor integrated circuit chips |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0443296A1 (fr) * | 1990-02-20 | 1991-08-28 | STMicroelectronics S.r.l. | Procédé pour la métallisation multi-couches de la face arrière d'un substrat semi-conducteur |
| US5342793A (en) * | 1990-02-20 | 1994-08-30 | Sgs-Thomson Microelectronics, S.R.L. | Process for obtaining multi-layer metallization of the back of a semiconductor substrate |
Also Published As
| Publication number | Publication date |
|---|---|
| FR2531106B1 (fr) | 1986-05-16 |
| US4517226A (en) | 1985-05-14 |
| DE3321295A1 (de) | 1984-02-09 |
| DE3321295C2 (fr) | 1989-08-03 |
| IT8222627A0 (it) | 1982-07-29 |
| JPH0650748B2 (ja) | 1994-06-29 |
| GB2125439B (en) | 1985-08-07 |
| IT1217278B (it) | 1990-03-22 |
| GB2125439A (en) | 1984-03-07 |
| GB8315614D0 (en) | 1983-07-13 |
| JPS5929429A (ja) | 1984-02-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CA1189984A (fr) | Element de contact pour fixer le substrat d'un semiconducteur sur un support | |
| FR2427688A1 (fr) | Dispositif de schottky et procede pour sa fabrication au moyen d'alliages intermetalliques de palladium et de platine et de barriere de titane | |
| JPH1012507A (ja) | ろう材料層を有する半導体基体 | |
| FR2531106A1 (fr) | Procede de metallisation de la face arriere d'une plaquette de silicium | |
| EP0738787B1 (fr) | Procédé de fabrication d'une pièce métallique recouverte de diamant | |
| WO2007003639A2 (fr) | Substrat, notamment en carbure de silicium, recouvert par une couche mince de nitrure de silicium stoechiometrique, pour la fabrication de composants electroniques, et procede d'obtention d'une telle couche | |
| US5057454A (en) | Process for producing ohmic electrode for p-type cubic system boron nitride | |
| US4613890A (en) | Alloyed contact for n-conducting GaAlAs-semi-conductor material | |
| US5614291A (en) | Semiconductor device and method of manufacturing the same | |
| KR19980024894A (ko) | 납땜 재료층을 갖는 반도체 바디 | |
| FR2664096A1 (fr) | Procede de metallisation pour dispositif a semi-conducteur utilisant du nitrure de titane amorphe. | |
| JPH07122724A (ja) | ｎ型半導体立方晶窒化ホウ素のオ−ミック電極およびその形成方法 | |
| JPS5965476A (ja) | 半導体装置 | |
| JPH0140511B2 (fr) | ||
| JPH07115185A (ja) | 半導体の電極 | |
| JPH06192828A (ja) | 半導体ターゲット | |
| FR2693139A1 (fr) | Procédé de liaison d'alliages cuivreux à dispersoïdes sur des matériaux métalliques, céramiques ou composites par brasage dans un four sous atmosphère raréfiée. | |
| FR2487577A1 (fr) | Procede de montage d'un composant semiconducteur de puissance | |
| JPS58112336A (ja) | 化合物半導体装置の電極形成法 | |
| BE529545A (fr) | ||
| FR2675159A1 (fr) | Procede de galvanisation et alliage de zinc pouvant etre utilise dans ce procede. | |
| JPS62196858A (ja) | 半導体装置 | |
| JPS6139560A (ja) | リ−ド取付け方法 | |
| FR2675307A1 (fr) | Tube a ondes progressives avec ligne de retard helicouidale fixee a des barreaux en ceramique. | |
| JPH06244132A (ja) | オ−ミック接触の形成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| D6 | Patent endorsed licences of rights |