FR2529357A1 - Ordinateur modularise - Google Patents

Abstract

L'INVENTION CONCERNE UN ORDINATEUR PORTATIF COMPORTANT UN CLAVIER 28, UN VISUEL 30 D'AFFICHAGE A FORMAT DE 4 LIGNES DE 80 CARACTERES, UNE MEMOIRE PROGRAMMABLE ANALOGUE A UNE UNITE DE DISQUES, UNE MEMOIRE MORTE ELECTRIQUEMENT PROGRAMMABLE, UNE UNITE CENTRALE DE TRAITEMENT ET UNE MEMOIRE VIVE. LE VISUEL REPRODUIT UNE PARTIE SPECIALISEE DE FORMAT 24 X 80 DE LA MEMOIRE VIVE. DOMAINE D'APPLICATION : ORDINATEURS PORTATIFS.

Description

L'invention concerne des systèmes de traitement de l'information par ordinateurs, et plus particulièrement des systèmes modularisés. Elle a trait également à des ensembles de circuits et des systèmes entrant dans la distribution de l'énergie à des ordinateurs et autres.

A l'heure actuelle, il existe un certain nombre de systèmes informatiques modularisés. Il s'agit des ordinateurs transportables ou portatifs. De tels systèmes comprennent généralement un petit ordinateur contenant une unité centrale de traitement et des dispositifs d'entrée/ sortie tels qu'un clavier et un visuel. Les ordinateurs sont conçus pour mémoriser une information et pour réaliser une interface avec d'autres unités telles que les unités de disques souples, des visuels à tubes à rayons cathodiques, des imprimantes et autres. En fait, les ordinateurs s'avèrent être volumineux, pesant-souvent plus de 9 kg, ils consomment beaucoup d'énergie, et ont un cycle d'utilisation limité demandant des charges et recharges fréquentes de leurs batteries pour être aptes à travailler.En outre, de tels dispositifs sont limités, au niveau de la fabrication, en ce qui concerne les périphériques particuliers avec lesquels ils peuvent etre utilisés. Ainsi, si un périphérique est modifié d'une manière non prévue au moment de la fabrication de l'ordre nateur, ou bien si un nouveau périphérique est souhaité, l'ordinateur doit être modifié
Un autre inconvénient de ces ordinateurs actuels semble résider dans l'utilisation de source d'alimentation en énergie de courte durée de vie. Des batteries à longue durée de vie sont souvent volumineuses, et leur emploi ajoute notablement au poids de l'appareil.En outre, un circuit de contrôle, destiné à déterminer si les batteries délivrent encore une tension suffisante pour faire fonctionner l'ordinateur ou pour empêcher ce dernier d'être mis en marche, présente généralement un certain débit d'énergie, même lorsque l'ordinateur est arrêté, ce qui diminue encore plus la durée de vie des batteries.

De nombreux essais visant à limiter le débit des batteries sont bien connus. Ainsi, il est bien connu d'économiser les batteries en commutant ces dernières afin de les connecter sélectivement en série ou en parallèle conformément à au moins une condition prédéterminée, telle qu'un événement ou un niveau de tension. Il est également bien connu de fournir une indication du niveau de tension à l'aide d'un dispositif d'avertissement tel qu'un voyant lumineux, afin d'alerter l'utilisateur de l'arrêt prochain de l'alimentation en énergie.

Il est connu dans l'art antérieur d'équiper l'ordinateur d'une mémoire destinée à emmagasiner une informat ion ayant la même configuration ou le même agencement que celle ou celui qu'elle aurait si elle était affichée sur un visuel normal à tube à rayons cathodiques. Lorsque de tels ordinateurs possèdent un visuel de capacité plus petite, il est connu de traiter ce visuel en tant que "fenêtre" qui présente l'information en mémoire et de "faire défiler" ou déplacer la "fenêtre" par rapport à l'affichage de la mémoire. Un tel visuel est décrit sous la forme d'un ordinateur "Osborne" dans le numéro de juin 1982 de la revue Byte Magazine.

Par ailleurs, il semble que l'utilisation d'une "fenêtre" de visualisation,-en association avec un affichage mémorisé plus important, pouvant ensuite être également transmis à un visuel à tube à rayons cathodiques soit en temps séparé, soit en même temps, et dans lequel les affichages peuvent être coordonnés au niveau des positions de lignes et de caractères, est inconnue jusqu'à présent.

L'invention a pour objet un moyen permettant de déterminer le niveau de tension d'une batterie faisant partie d'un système alimenté par batteries, le moyen de détermination étant retiré de la batterie lorsque le dispositif n'est pas utilisé.

L'invention a pour autre objet d'établir une commutation intelligente des sources d'alimentation en énergie dans un ordinateur, afin de prolonger et de préserver strictement la vie de la batterie.

L'invention a également pour objet un ordinateur ayant les possibilités de modifier ses opérations afin d'accepter des périphéries et de pouvoir être mis en interface avec eux, les exigences de fonctionnement de ces périphériques n'étant pas encore connues au moment de la construction de l'ordinateur.

Ce dernier peut être tout à fait portatif, peu coûteux à fabriquer et commode et simple à utiliser.

L'invention a également pour objet un visuel ou dispositif d'affichage d'entrée/sortie qui reproduit une partie prédéterminée de l'information d'une zone définie de mémoire afin de produire une "fenêtre" dans la mémoire.

L'invention a pour autre objet des moyens destinés à faire défiler la fenêtre sur ladite zone définie.

L'invention a pour autre objet un ordinateur ayant un visuel à "fenêtre" pouvant être déplacé vers des positions prédéterminées de ladite zone, indépendamment de la position d'un curseur.

L'invention a également pour objet un moyen destiné à ramener le visuel à "fenêtre" déplacé vers la position affichant le curseur, à la suite d'un ordre.

L'invention a également pour objet un ordinateur qui, lorsqu'il est mis en marche, se place de lui-même dans une configuration d'utilisation avec des périphériques.

L'invention concerne donc un ordinateur qui comprend une unité centrale de traitement et une mémoire le lecture/écriture. Cette mémoire comporte des positions spécialisées qui sont réservées à la simulation des lignes et des positions de caractères d'un visuel d'entrée/ sortie. Il est également prévu des moyens d'entrée/sortie qui comprennent un clavier alpha-numérique et un visuel alpha-numérique. Le visuel d'entrée/sortie possède une capacité sensiblement inférieure à celle du visuel d'entrée/sortie simulé faisant partie de la mémoire de lecture/écriture. Les moyens d'entrée/sortie sont connectés à l'unité centrale de traitement et à la mémoire de lecture/écriture de manière que le visuel produise une fenêtre" dans l'affichage simulé.L'information affichée dans la "fenêtre" reproduit l'information se trouvant dans les positions correspondantes de caractères et de lignes dans l'affichage simulé. Le clavier comprend au moins un moyen destiné à émettre une instruction vers l'unité centrale de traitement. Cette instruction agit sur l'unité centrale de traitement pour qu'elle reproduise sélectivement une information supplémentaire à partir de l'affichage simulé et qu'elle élimine une information excessive de l'affichage d'entrée/sortie, de façon à provoquer un déplacement ou défilement de la "fenêtre" par rapport à l'affichage simulé.

Selon un autre aspect de l'invention, il est prévu un ordinateur du type destiné à être connecté à et à fonctionner avec plusieurs périphériques. Chacun de ces périphériques est connecté à une unité modulaire. L'ordinateur selon l'invention comporte une unité centrale de traitement et une mémoire de lecture/écriture. Cette dernière est connectée fonctionnellement à l'unité centrale de traitement. Chaque module comporte une mémoire fisse qui peut être connectée fonctionnellement à un périphérique et à l'unité centrale de traitement. La mémoire fixe contient des instructions destinées au moins à initialiser le périphérique. L'ordinateur comporte également des moyens destinés à solliciter fonctionnellement l'unité centrale de traitement et chacune des mémoires fixes du module pour connecter sélectivement l'unité dentrale de traitement à l'une, prédéterminée, des mémoires fixes à la place de la mémoire de lecture/écriture, de façon à initialiser et faire fonctionner le périphérique.

Dans un autre aspect de l'invention, il est prévu un ordinateur du type destiné à être connecté d et à travailler avec plusieurs périphériques. L'ordinateur comprend une unité centrale interne de traitement et une mémoire de lecture/écriture. Cette mémoire est connectée fonctionnellement à l'unité centrale de traitement. Il est également prévu plusieurs modules pouvant être connectés chacun à un périphérique. Chaque module comporte des mémoires fixes qui peuvent être connectées fonctionnellement au périphérique et à l'unité centrale de traitement.

Les mémoires fixes possèdent des instructions destinées au moins à initialiser et faire fonctionner le périphérique. L'ordinateur comporte des moyens destines à solliciter fonctionnellement l'unité centrale de traitement et les mémoires fixes des modules pour connecter sélectivement L'unité centrale de traitement aux mémoires fixes de l'un, prédéterminé, des modules à la place de la mémoire de lecture/écriture. A la suite de ce remplacement, le périphérique peut être initialisé et mis en fonction. Les moyens de sélection comprennent des moyens situés à l'intérieur de l'unité centrale de traitement et destinés à interroger en série chacun des modules et à exécuter l'initialisation. Cette dernière comprend la mémorisation, dans la mémoire de lecture/écriture, d'au moins la présence ou l'absence d'un périphérique.

Dans un autre aspect de l'invention, il est prévu un dispositif destiné à choisir sélectivement l'un de plusieurs postes. Ce dispositif comprend au moins un circuit associé à chacun des postes. Chaque circuit est monté dans une connexion en guirlande. Le circuit comprend une bascule bistable et deux portes qui sont reliées à la bascule. Les parties Q et Q* de la bascule sont connectées respectivement a l'une des entrées des portes, respectivement. La sortie de l'une des portes est connectée à l'entrée d'horloge de la bascule du poste. suivant de la connexion en guirlande. Les autres entrées des portes sont reliées à l'entrée d'horloge de la bascule. Les entrées D de toutes les bascules sont connectées les unes aux autres et à l'entrée d'effacement pour compléter la connexion en guirlande.Des moyens sont prévus pour émettre un signal d'horloge vers la première des entrées d'horloge de la première bascule de la connexion en guirlande, et un signal vers chacune des entrées D des bascules, de manière que, lorsque des signaux logiquement inactifs sont appliqués par les moyens d'émission aux entrées D et à la première des entrées d'horloge, les circuits soient inactifs. Lorsque des signaux logiquement actifs sont appliqués aux entrées D et qu'un signal actif est appliqué à la première entrée d'horloge, la porte connectée à la sortie Q produit un signal logiquement actif sur le premier circuit. Lorsque le signal appliqué à la première entrée d'horloge est amené d'un état actif à un état inactif, puis ramené à un état actif, le signal provenant de la porte connectée à la première sortie Q* devient actif et la porte connectée à la sortie Q devient inactive.En conséquence, l'entrée d'horloge du circuit suivant devient active et la porte du second circuit connectée à la bascule
Q du second circuit devient active. Tous les autres circuits restent inactifs.

Selon un autre aspect de l'invention, il est prévu un dispositif de distribution d'énergie destiné à connecter une source d'alimentation en énergie à un ordinateur ou autre. Le dispositif de distribution d'énergie comprend un circuit de protection destiné à être connecté à la source d'alimentation. Il comporte également un interrupteur de marche/arrêt connectant le circuit de protection à la masse. Un circuit de protection de batterie produit un signal BPRT-3* destiné à indiquer qu'il existe un second niveau prédéterminé de tension provenant de la source d'alimentation. Il est prévu un moyen de commutation qui réagit au signal du circuit de protection et qui peut prendre un état ouvert et un état fermé. Lorsqu'il est fermé, le moyen de commutation fournit de l'énergie.Le circuit de protection de la batterie est connecté à la masse et il est capable de recevoir de l'énergie du moyen de commutation lorsque ce dernier est dans l'état fermé, ce moyen de commutation fermant ainsi le circuit de protection de la batterie. Ce dernier comprend des moyens destinés à détecter le niveau d'énergie et à émettre le signal BPRT-3* vers le circuit de protection. Lorsque l'interrupteur de marche/arrêt est fermé et que le moyen de commutation est dans l'état fermé, et lorsque le circuit de protection de la batterie émet le signal
BPRT-3*, le circuit de protection, en réponse à ce signal, fait passer le moyen de commutation à l'état ouvert.

Selon un autre aspect de l'invention, il est prévu un circuit destiné à déterminer le niveau de tension d'une source d'alimentation en énergie et à produire un signal indiquant la présence d'une tension faible. Le circuit comprend un comparateur destiné à produire un signal indiquant un niveau élevé de tension et le niveau faible de tension. Un circuit de décalage de niveau est également prévu pour décaler le signal indiqué. Il est en outre prévu un circuit destiné à coupler le comparateur au circuit de décalage de niveau. Le circuit de couplage déconnecte les deux autres circuits lorsque le niveau de tension comparé par le circuit comparateur est supérieur à la faible tension, et il connecte les deux circuits lorsque le niveau de tension comparé est inférieur à la faible tension.

L'invention sera décrite plus en détail en regard des dessins annexés à titre d'exemple nullement limitatif et sur lesquels
- la figure i est une vue en perspective de l'ordinateur selon l'invention, associé à des périphériques
- la figure 2 est un schéma simplifié de la logique et-de l'alimentation de l'ordinateur représenté sur la figure 1 ;
- les figures 3 à 6 sont des schémas détaillés de parties du dispositif d'alimentation en énergie de l'ordinateur
- la figure 7 est un schéma simplifié montrant l'interconnexion des circuits d'alimentation en énergie
- la figure 8 est un schéma simplifié montrant le cheminement des informations dans l'ordinateur selon l'invention ; et
- la figure 9 est un schéma d'un circuit à configuration de connexion en guirlande réalisé conformément à 11 invention.

De petits ordinateurs présentent de nombreuses caractéristiques que l'on ne trouvait précédemment que sur de grosses machines complexes. L'historique du développement, des ordinateurs présente une diminution constante de dimensions, associée à un accroissement des fonctions exécutées (c'est-à-dire de la puissance de l'ordinateur). L'utilisation d'un ordinateur dans un bureau fournit la meilleure illustration de cette constatation.

A la suite de ce perfectionnement constant, il est apparu une demande portant sur certaines caractéristiques qui n'étaient pas offertes auparavant. Ainsi, des utilisateurs ont souhaité un ordinateur relativement léger, possédant un cycle de fonctionnement suffisamment long pour permettre l'exécution de la plupart des opérations à l'écart d'une source d'alimentation en courant alternatif, pendant la durée d'une journée normale de travail. Un autre but est de disposer d'un ordinateur comprenant des moyens d'entrée/sortie qui permettent à l'utilisateur d'afficher au moins une partie de l'information sur laquelle l'ordinateur agit, tout en permettant à cet ordinateur de poursuivre son travail et de réaliser un affichage, plein écran, sur un tube à rayons cathodiques, dans le bureau.Un autre but est de réduire l'effet d'obsolescence provoqué par la conception de nouvelles unités périphériques qui n'étaient pas prévues au moment de la fabrication de l'ordinateur ou d'un perfectionnement important des équipements périphériques existants, de sorte que les exigences de fonctionnement sont modifiées.

Aucun ordinateur ne semble capable d1atteindre ces objectifs.

Pour parvenir à ces objectifs, il est prévu (figure 1) un ardinateur portatif 20 destiné à fonctionner indépendamment et dans un bureau, avec un équipement périphérique. Ainsi, l'ordinateur 20 est relié à une interface 22 de "poste de bureau" et (dans l'exemple de la figure 1) à une unité de disque souple 24 et à un visuel 26 à tube à rayons cathodiques, qui sont de conception connue. Ainsi qu'il apparaîtra ci-après, le visuel 26 et l'unité de disque 24 ne doivent pas nécessairement être d'une conception actuellement connue pour être commandés par l'ordinateur 20.

L'ordinateur portatif 20 peut comprendre des dispositifs d'entrée/sortie qui peuvent, par exemple, comprendre un clavier alpha-numérique 28 et un visuel alpha-numérique 30.

L'un des éléments essentiels de l'ordinateur portatif réside dans un moyen permettant une utilisation économique de sa source d'alimentation en énergie afin d'économiser de l'énergie sous la commande de la batterie de l'ordinateur. Cet ordinateur 20 comporte, en tant que partie de ses moyens de travail, une mémoire fixe qui est destinée à conserver une information et qui peut également être utilisée comme alternative fonctionnelle à une unité de disques. A cet effet, l'ordinateur 20 peut utiliser au moins une mémoire à bulles 32 (figure 2).

L'énergie peut être fournie par une source de tension qui peut être, par exemple, une batterie 34 d'alimentation.

L'énergie de la batterie 34 peut être transmise à un ou plusieurs régulateurs 36 de tension. En variante, l'énergie peut être fournie par un circuit 37 de charge de la batterie pouvant être utilisé soit pour charger la batterie 34, soit pour appliquer la tension nécessaire au régulateur 36 de tension. L'énergie provenant du régulateur 36 est également fournie à une unité centrale de traitement 38 et a' des dispositifs 40 d'entree/sortie qui comprennent généralement à la fois le clavier alpha-numérique 28 et le visuel 30 de l'ordinateur 20.

Partout, certaines conventions de conception ont été. adoptées. Cependant, il convient de noter que des conventions complémentaires peuvent être également appli quJées sans modification notable du fonctionnement de l'ordinateur. Ainsi, toutes les sources de tension sont positives, tous les transistors sont du type NPN, sauf indication contraire.

Un ordinateur personnel doit, pour être portatif, avoir une batterie d'une longue durée de vie. Ceci signifie que l'énergie fournie par la batterie doit être utilisée aussi parcimonieusement que possible. Un but important de l'invention est de fournir un circuit qui, lorsqu'il n'est pas utilisé, ne consomme aucune énergie, quelle qu'elle soit (c'est-à-dire lorsque l'interrupteur de marche/arrêt, mis à la disposition de l'utilisateur, est à l'arrêt). Lorsque l'ordinateur est mis en marche, le circuit d'alimentation assume cinq fonctions importantes.

Il détermine si la batterie possède suffisamment d'énergie pour faire fonctionner l'ordinateur. Si cette énergie est insuffisante, le circuit d'alimentation arrête l'ordinateur. Si l'énergie est suffisante, il permet à lror dinateur de rester en marche. Si, pendant le fonctionnement, l'énergie de la batterie devient trop faible (mais cependant pas assez faible pour arrêter l'ordinateur) il avertit l'utilisateur que l'énergie de la batterie devient faible. Si l'énergie de la batterie devient ensuite trop faible, il arrête alors l'ordinateur. En arrêtant l'ordinateur, il transmet au contrôleur de la mé- moire à bulles un avertissement afin de provoquer un arrêt ordonné de la mémoire à bulles dans l'ordinateur.

Enfin, au moment de l'arrêt de l'ordinateur, l'interrupteur de marche/arrêt étant encore sur la position marche, l'appel d'énergie est réduit et limité à l'énergie utilisée par un nombre relativement peu important d'éléments de circuits distincts, consommant peu d'énergie.

Du fait qu'il s'agit d'un ordinateur portatif et que la batterie constituant la source 34 d'alimentation en énergie peut être sujette à des pertes, l'ordinateur 20 est équipé d'un circuit 42 de détection du niveau de la batterie.

Un circuit logique 44 de commutation d'énergie commande l'application de l'énergie. L'ensemble constitué par le chargeur 37 de la batterie, la batterie 34 d'alimentation en énergie, le régulateur 36 de tension, la logique 44 de commutation d'énergie et les détecteurs 42 du niveau de la batterie, forme le coeur du dispositif 46 de distribution d'énergie.

On peut comprendre tout à fait le fonctionnement du dispositif 46 de distribution d'énergie en considérant l'interconnexion de ses composants. Les bornes positive et négative d'une batterie secondaire 48 peuvent être reliées directement aux armatures 54 et 56 d'un relais 58 (figures 3 et 7). Chacune des armatures 54 et 56 peut établir un contact avec l'un de deux contacts fixes 60 et 62, 64 et 66, respectivement. Le relais 58 peut être commandé de manière que les armatures 54 et 56 portent contre les contacts fixes 62 et 66 à l'arrêt et contre les contacts 60 et 64 pendant la marche. Les contacts fixes 62 et 64 peuvent être connectés l'un à l'autre et à une borne positive 74 d'une batterie primaire 76. La borne négative 78 de la batterie 76 et le contact fixe 66 peuvent être connectés à la masse 80.

La borne positive 74 de la batterie primaire 76 est connectée de façon à appliquer une tension B+ à un circuit de protection 52 (figure 3). Le circuit 52 de protection est destiné à empêcher l'ordinateur 20 d'être mis en marche lorsque la tension de la#batterie est trop faible, à arrêter l'ordinateur 20 en réponse à des signaux parasites et, dans le même temps, à maintenir les circuits con#sommant le plus d'énergie, y compris ceux destinés à contrôler la tension des batteries 48 et 34, déconnectés des batteries 34 et 48 lorsqu'ils ne sont pas utilisés.

Une résistance 68, qui peut être, par exemple, une résistance de 47 kilohms-peut être connectée à la borne positive 74 de la batterie primaire 76. Une résistance 70 peut être montée en série, par une extrémité, avec un condensateur 72. L'autre extrémité de la résistance 70 peut être connectée à la borne positive 74 et l'autre extrémité tpolarité négative) du condensateur 72 peut être connectée à l'autre extrémité de la résistance 68.

Dans cet exemple, la résistance 70 peut avoir une valeur de 20 kilohms et le condensateur 72 une valeur de 15 microfarads. Une diode 120, qui peut être du type 1N914A, peut être connectée en parallèle avec la résistance 70 de manière que sa cathode soit reliée à la borne positive de la batterie primaire 76.

Une résistance 122, qui reçoit à une première extrémité un signal de protection de batterie (BPRT-3*), ce signal étant décrit plus en détail ci-après, peut avoir une résistance de 20 kilohms et peut. être fixée par son autre extrémité à une autre résistance 124 de 20 kilohms.

La jonction des deux dernières résistances citées 122 et 124 peut être reliée à la base 88 d'un transistor 90 qui peut être du type 2N2222A, son émetteur 92 étant relié à la résistance 124 et à l'autre borne de la résistance 68.

L'anode de la diode 120 peut également être connectée à une première entrée 93 d'une bascule RS 94 et à une première entrée 96 d'une porte logique NON-ET 98. La bascule 94 et la porte NON-ET peuvent être constituées chacune d'une porte 74C00. Une résistance 100 de polarisation, par exemple de 200 ohms, peut être connectée à la bascule 94 et à la borne positive 74 de la batterie primaire 76. Une résistance 102 de 20 kilohms peut être connectée entre la borne positive 74 et le collecteur 104 et une autre des entrées 106 de la bascule RS 94. Les sorties des deux portes de la bascule 94 peuvent être connectées chacune à l'une des entrées respectives et la sortie de l'une des portes peut être connectée à l'entrée 108 de la porte NON-ET 98. Toutes ces connexions sont bien connues dans la technique.

La sortie de la porte NON-ET 98 peut être reliée par l'intermédiaire d'une résistance 110 de 20 kilohms à la base 112 d'un transistor 114 du type MPSA-14. La base 112 peut être connectée à la résistance 110 et par l'intermédiaire d'une résistance 116 de 20 kilohmsàunebroehe de masse de la bascule RS 94 et à l'émetteur 92. L'émetteur 118 du transistor 114 peut être relié à la résistance 116 et à l'émetteur 92.

Le circuit 52 de protection (figure 3) est représenté schématiquement sous la forme d'un bloc, avec la représentation générale des moyens de commutation (figure 4). Le collecteur 126 du transistor 114 (figure 3) est relié, par l'intermédiaire d'une ligne 128, à une première borne 130 d'une bobine 132 d'un relais 134.

L'autre borne 136 de la bobine 132 peut être reliée au contact 138 normalement ouvert du relais et à la borne positive 74 de la batterie primaire 76.

La base 140 d'un transistor PNP 142 du type 2N2907 est connectée à la borne positive 74. L'émetteur 144 du transistor 142 peut être relié à la première borne 130 de la bobine 132 du relais, reliée au circuit 52 de protection. L'émetteur 144 peut également être connecté à la masse 80 par l'intermédiaire d'un condensateur 146 de 0,1 microfarad et d'une résistance 148 de 10 ohms, montés en série.

L'interrupteur 84 de marche/arret de l'ordinateur comporte un contact 86 relié à la masse 80. Le bras 82 de l'interrupteur 84 est relié par une ligne 150 au circuit 52 de protection (figure 3). La ligne 150 passe par la résistance 68, le condensateur 72, la résistance 124,
L'émetteur 92, la broche de masse de la bascule RS, la résistance 116 et l'émetteur 118.

Le collecteur 152 du transistor PNP 142 produit un signal BPRT-1* sur une ligne 314 (figure 4), la fonction de ce signal étant décrite ci-après.

La lame 156 du relais 134, lorsqu'elle porte contre le contact ouvert 138, applique une tension de 6 volts au dispositif (SYS), cette tension provenant de la batterie 76 par la ligne 158.

La. tension SYS est appliquée par la ligne 158 à un régulateur 160 travaillant à 5 volts (figure 5). Le régulateur 160 est de conception classique et il n'entre pas, en lui-même, dans le cadre de l'invention. La ligne 158 (appliquant une tension SYS de 6 volts) est connectée à l'émetteur 162 d'un transistor PNP 164 (pouvant être du type TIP42A) ainsi qu'à la jonction d'une résistance 168 de 510 ohms et d'une résistance 172 de 5,49 kilohms. La base 166 du transistor 164 est reliée à la jonction de l'autre borne de la résistance 168 de 510 ohms et d'une résistance 172 de 75 ohms. La résistance 172 est reliée au collecteur 174 d'un transistor 176 du type 2N2222A-.

L'autre borne de la résistance 170 de 5,49 kilohms est reliée à l'émetteur 178 du transistor 176 et à la première anode de 3 diodes 180, 182 et 184, du type 1N914A, montées en série (cathode à anode). La dernière diode 184 est reliée à la masse 80. Le collecteur 186 du transistor
TIP42A est connecté à l'anode d'une diode 188 du type 1N4002. La cathode de cette diode 188 est reliée à la ligne 158.

Les deux transistors 164 et 176 forment un régulateur de tension. La base 190 du transistor 176 est reliée à la jonction d'une résistance 192 de 5,49 kilohms et de l'anode d'une diode 194 du type 1N914A. La cathode de la diode 194 est reliée à la sortie d'un amplificateur opérationnel 196 du type LM358AN et à un condensateur 198 de 0,01 microfarad. D'autres connexions avec l'amplificateur opérationnel 196, qui sont bien connues, comprennent une résistance 200 de 100 ohms connectée, avec un condensateur 202 de 1 microfarad, à la borne 8 de l'amplificateur et la mise à la masse de la borne 4. La résistance 200 de 100 ohms est reliée à la résistance 192 de 5,49 kilohms et à la résistance 204 de 3,75 kilohms. La résistance 204 est reliée à la borne 3 de l'amplificateur 196. Une diode 206 de Zener connecte la borne 3 et la résistance 204 à la masse 80, appliquant, en ce point, une tension régulée de 2,5 volts.

Le condensateur 198 est relié à une borne d'une résistance 268 de 200 ohms. L'autre borne de la résistance 268 est reliée à la borne 2 de l'amplificateur opérationnel 196, à un condensateur 270 de 0,1 microfarad et au curseur central 272 d'un potentiomètre 274 de 200 bhms.

Une première borne du potentiomètre 274 est reliée à une résistance 276 de 2,49 kilohms. Cette résistance 276 est connectée à la jonction du condensateur 270 et du collecteur 286 du transistor 164. L'autre borne du potentiomètre 274 est reliée par une résistance 27B de 2,49 kilohms à la masse 80. Un condensateur 280 de 0,1 microfarad est monté en parallèle avec la diode de
Zener 268. Un condensateur 282 de 680 microfarads est monté en parallèle entre le collecteur 186 et la masse 80, appliquant à sa sortie une tension régulée de 5 volts (VREG)
Le circuit 37 de charge de la batterie (figure 4) est d'un type bien connu. Il comprend un transformateur 284 à enroulements bifilaires 1:1 t chaque enroulement étant connecté, par exemple, à un connecteur RCA (non représenté).La borne positive de ce connecteur est reliée par un premier enroulement 286 à une diode 288 de protection. Un condensateur 390 de 100 microfarads est relié par sa borne positive à la cathode de la diode 288 et à l'autre enroulement 232 du transformateur 284, ainsi qu'à l'émetteur 234 d'un transistor 236 du type 2N2222A.

La base 238 du transistor 236 est connectée à la masse 80 et par l'intermédiaire d'une résistance 240 de 0,8 ohm à l'émetteur 234. Le collecteur 330 est relié à la borne 1 d'un circuit à tension constante et courant limité, du type LM 317 324. La diode 388 et le condensateur 390 sont connectés à la borne 3 du circuit 324. L'émetteur 330 est également relié à la jonction d'une résistance 326 de 243 ohms et d'une résistance 336 de 1,24 kilohm . Cette dernière résistance 336 est reliée à la masse 80. La première résistance 326 est reliée à la borne 2 du circuit 324 et à l'anode d'une diode 328 du type 1N5820. La cathode de la diode 328 est reliée à la borne positive 74 de la batterie 76.

Le circuit 42 de détection du niveau de la batterie (figure 5) comprend un circuit 318 de protection de batterie et un circuit 292 d'indication de batterie faible (circuit BATFA). Le circuit 318 de protection de la batterie est destiné à produire un autre signal de protection de batterie, à savoir un signal BPRT-3* dont la fonction sera décrite ci-après. Le circuit 318 comprend un circuit comparateur de tension 334 produisant un effet d'hystérésis.

De tels circuits sont bien connus dans la technique. L'un de ces circuits est décrit dans l'ouvrage "National
Semiconductor Linear Data Book" (1980), 529. Sa fonction est de comparer une tension fixe à la tension de la batterie et de délivrer un signal logique qui dépend d'un niveau de tension élevé ou faible. Le circuit 334 est connecté par sa sortie à un circuit 338 de décalage du niveau logique. A la jonction de l'une des interconnexions 352 entre les deux circuits 334 et 338 (qui est également la source de tension provenant de la-batterie), on peut relier, par une première borne, une résistance 340 de 5,49 kilohms dont l'autre borne peut être reliée aux anodes de deux diodes 346 et 342. La première diode 346 peut être connectée à une autre borne du circuit comparateur de tension 334 et l'autre diode 342 peut être connectée au circuit 338 de niveau logique.La fonction de ce montage à résistance et diodes sera décrite plus en détail ci-après. De la puissance est fournie au circuit 42 de détection du niveau de la batterie au moyen d'une connexion sur la ligne SYS 158 et par l'intermédiaire d'un circuit de filtrage comprenant une inductance 344 montée en série, de 240 AH. L'autre extrémité de l'inductance 344 est connectée par l'intermédiaire d'un condensateur 266 de 47 microfarads à la masse 80. La tension filtrée est également appliquée au circuit 160 de régulation de tension par une connexion entre le condensateur 266 et l'inductance 344 et des résistances 192, 200 et 276 et un condensateur 270.

Un circuit 316 d'alimentation en énergie de transmission (figure 6) peut être considéré comme faisant partie intégrante de l'ensemble du système. Un transformateur 208 de rapport égal à l'unité peut comporter un enroulement 2j0 dont une première borne est reliée à une première borne d'un condensateur 212 et à une broche 8 d'un doubleur de tension 214. Ce doubleur de tension 214 est en fait un régulateur de commutation qui peut être, par exemple, un élément logique de circuit intégré du type 7660, et il est connecté d'une manière bien connue dans la technique. Ainsi, une-diode 216 est connectée à la borne positive d'un condensateur polarisé 218. L'autre borne du condensateur 218 est reliée à la broche 2 du doubleur de tension 214.L'anode d'une diode 220 est connectée à la jonction de la diode 216 et du condensateur 218 et la diode est elle-même reliée à la borne positive d'un condensateur polarisé 222. La borne négative du condensateur 222 est reliée aux broches 5 et 3 du doubleur de tension 214 et à la borne négative du condensateur polarisé 212, ainsi qu'à la première borne du second enroulement 224 du transformateur 208. L'autre borne de l'enroulement 224 est reliée à la masse 80. La borne négative du condensateur 222 est reliée à la borne positive d'un condensateur polarisé 226 dont la borne négative est reliée à l'anode d'une diode 228 ayant sa cathode reliée à la broche 5 d'un inverseur de puissance 230.

L'inverseur 230 peut, comme précédemment, être une puce logique à circuit intégré du type 7660, connectée d'une manière bien connue dans la technique. Ainsi, un condensateur 232 peut être monté entre les broches 2 et 4, tandis que la broche 3 de l'inverseur 230 est reliée à la broche 5 du doubleur de tension 214.

Une tension VREG est appliquée à ce circuit par le. circuit régulateur de tension. Ce circuit produit à sa sortie, aux bornes des condensateurs 222 et 226, des tensions +VCOMM et -VCOMM qui seront décrites plus en détail ci-après.

L'ordinateur 20 produit également un signal index quant que la batterie 76 est sur le point de perdre sa puissance. Le signal BATFA est produit par le circuit 292 de batterie faible (figure 5). De l'énergie est fournie à travers le filtre constitué d'une inductance 344 et d'un condensateur 266 à un comparateur de tension 294.

Une résistance 296 de 5,49 kilohms est reliée par une première extrémité h la source d'alimentation (tension
SYS filtrée), aux deux anodes de diodes connectées 298 et 300, du type 1N914A. La cathode de la diode 298 est reliée à la sortie du circuit comparateur 294. La cathode de l'autre diode 300 est connectée à la base 302 d'un transistor 304 du type 2N2222A. ta base. 302 est reliée à la masse 80 par l'intermédiaire d'une résistance 306 de 5,49 kilohms. L'émetteur 308 est relié à la masse. La tension VREG est appliquée par l'intermédiaire d'une résistance 310 de 5,49 kilohms au collecteur 312 qui produit le signal BATFA.

Le circuit 292 de batterie faible diffère du circuit 318 de protection de batterie par le fait que ce circuit 292 produit une indication d'état de la batterie 76 à un niveau de tension relativement plus élevé. Le montage à résistance et diodes 340, 346 et 342 du circuit 318 de protection de la batterie fonctionne d'une façon très similaire à celle du montage à résistance et diodes 296, 298, 300 du circuit de batterie faible. Lorsque le circuit comparateur 334 ou 294 est à un niveau logique haut, il polarise en sens inverse la diode de sortie associée 346 ou 298, déconnectant ainsi le comparateur du circuit 338 de décalage logique ou du transistor 304.

Ceci déconnecte les niveaux de tension du circuit logique des niveaux du circuit comparateur. Par conséquent, le point de déclenchement du comparateur ne dépend pas des niveaux logiques.

La mise sous tension est obtenue par fermeture de l'interrupteur marche-arrêt 84, à la disposition de l'utilisateur (figures 3, 6 et 7). La tension appliquée par la batterie primaire 76 de l'ensemble à batterie 34, ou par le circuit de charge 37, est fournie au circuit 52 de protection. La. tension aux bornes du circuit RC de charge 70 et 72 (figure 3) est appliquée entre la bascule RS 94 et la porte NON-ET 98, ce qui provoque l'application d'un signal de mise sous tension sur la ligne 128. Ceci provoque la fermeture du relais 134 (figures 4 et 7). En conséquence, la tension VsyS est appliquée aux circuits 42 de détection du niveau de batterie, au régulateur de tension 36 et à l'alimentation 316 des circuits de transmission.

Si la tension de la batterie primaire 76 peut descendre jusqu'à une valeur prédéterminée, le comparateur 294 du circuit 292 de batterie faible se déclenche et délivre le signal BATFA à un dispositif d'affichage à cristaux liquides, situé sur le clavier, afin d'avertir l'utilisateur.

Si la tension de la batterie primaire 76 descend encore plus, le comparateur 334 du circuit 318 de protection de batterie est déclenché, de manière que le circuit 338 de niveau logique délivre un signal BPRT-3* au circuit 52 de protection. Ce signal, d'un niveau logique haut, est appliqué aux résistances 122 et 124 montées en série (figure 3), à la base 88 du transistor 90. Ceci rend conducteur le transistor 90. La chute de tension du collecteur 104 provoque un changement d'état de la bascule RS 94, ce qui a pour effet d'ouvrir le relais 134.

L'ouverture du relais 134. coupe la tension SYS et la tension VREG, ce qui a pour effet d'arrêter l'ordinateur 20. Cependant, avant que l'ordinateur s'arrête, il convient de noter que la tension aux bornes de la bobine 132 du relais s'inverse (puis disparaRt), rendant conducteur le transistor 142 qui applique un signal BPRT-1* au contrôleur 244 de la mémoire à bulles. Il faut une période de temps définie pour que la tension disparaisse et donc que le relais 134 s'ouvre. Cette période est suffisante pour que le contrôleur 244 de la mémoire à bulles arrête de façon ordonnée le fonctionnement de cette mémoire. L'arrêt réalisé par le contrôleur 244 est-une fonction intrinsèque de ce contrôleur 244.

La présence de la bascule RS 94 évite un problème logique qui apparaitrait si le signal BPRT-3* pouvait être appliqué directement au circuit 90 de commande du relais.

Si le circuit BPRT-3* parvenait à arrêter l'ordinateur, l'énergie de la batterie serait éliminée du circuit 318 de protection de batterie (figure 7) et le signal BPRT-3* disparaîtrait. Avec la suppression du signal BPRT-3*, le relais 134 serait logiquement excité Il en résulterait une oscillation par amorçage à basse fréquence. La bascule RS 94 assume la fonction d'une mémoire empêchant ce phénomène. Une fois qu'elle est placée dans un premier état, la bascule 94 conserve cet état, même après la suppression du signal appliqué ou de "déclenchement".

Ainsi, lorsque le signal BPRT-3* est appliqué à la bascule 94, le relais 134 est désexcité et reste dans cet état.

Lors de la mise sous tension, il est évident que le circuit 318 de batterie faible est soumis initialement à une tension de batterie qui est inférieure au seuil souhaité, et il délivre alors le signal BPRT-3*.

En conséquence, deux signaux sont appliqués à la bascule
RS 94, à savoir un signal de mise sous tension et de repositionnement, produit par la fermeture de 1'interrupteur 84, et un signal BPRT-3* indiquant, par 11 inter- médiaire du transistor 90, l'état de protection de la batterie. Le premier signal ferme le relais 134 et le second 11 ouvre. Il est évident que ce conflit entre les signaux d'ouverture et de fermeture produit une ambiguité logique. La porte 98 résout cette ambiguité. Lors de la mise sous tension, un signal bas réel est émis par le circuit RC 70 et 72 et appliqué directement à la porte 98.

Ceci assure l'excitation du relais 134, quel que soit le signal provenant de la bascule RS 94. Ce signal reste présent pendant la constante de. temps RC du circuit à résistance et condensateur 70 et 72. Si le signal BPRT-3* persiste après la fin de la constante de temps, il existe alors une raison légitime pour la présence du signal de protection de batterie. Si tel est le cas, le relais 134 se désexcite comme indiqué précédemment.

Une caractéristique importante de ce circuit est son extrême efficacité. Il convient de noter (figures 3 et 7) que, lorsque l'interrupteur 84 à la disposition de l'utilisateur est ouvert, aucun circuit ne consommant de l'énergie n'est pratiquement connecté à la batterie 34.

Le circuit 52 de protection est le seul circuit connecté au côté d'alimentation du relais excité 134 et il est séparé de la masse par l'interrupteur général 84. Ainsi, à la différence de tous les systèmes d'alimentation de l'art antérieur, l'ordinateur ne consomme que très peu d'énergie, ou pas d'énergie du tout, avant sa mise en fonction.

Dans la forme préférée de réalisation, la mémoire à bulles 32 est utilisée à l'intérieur de l'ordinateur 20 comme équivalent d'une unité de disques. L'ordinateur 20 utilise des mémoires à diverses fins, comme décrit plus en détail ci-après. La mémoire à bulles 32 peut être placée sous la commande d'un contrôleur 244. Cette mémoire 32 est utilisée avec une mémoire de lecture/écriture 246, qui est de préférence une mémoire vive.

Pendant le fonctionnement de l'ordinateur 20, la mémoire à bulles 32 demande pour fonctionner une tension de 12 volts. Celle-ci est obtenue par l'application, par l'ordinateur, d'un signal BUBON à un relais (non représenté), ce signal ayant pour effet de faire porter les lames 54 et 56 du relais contre des contacts 60 et 64, respectivement, ce qui connecte en série les batteries 48 et 76. La tension de la connexion en série est ensuite transmise par un régulateur 322 de tension qui peut être d'un type bien connu. La tension régulée est la tension VCOIL.

Comme indiqué précédemment, lorsque l'unité centrale de traitement 38 demande l'utilisation d'une mémoire à bulles 32, elle produit un signal BUBON. La mise en conduction du transistor BUBON (non représenté) provoque le passage d'un courant dans une bobine (non représentée) d'un relais.58 qui est ainsi fermé. Le relais 58 étant excité, ses armatures 54 et 56 basculent des premiers contacts fixes 62 et 66, respectivement, vers les autres contacts fixes 60 et 64. Le système étant sous tension, la tension V#G alimente le contrôleur 244 de la mémoire à bulles et cette mémoire à bulles 32. De plus, la batterie secondaire 48 est placée en série avec la batterie primaire 76, fournissant la tension VCOL pour le fonctionnement de la mémoire à bulles 32. Iorsque#l'uti- lisation de la mémoire à bulles 32 est achevée, l'unité centrale de traitement 38 coupe la tension BUBON et le transistor BUBON se bloque et le relais 58 se désexcite ce qui ramène les lames 54 et 56 de ce relais dans leur position initiale, plaçant la batterie 48 en parallèle avec la batterie 76. Comme décrit plus complètement ciaprès, l'utilisation de la mémoire à bulles 32 est limitée en durée, ce qui préserve la durée de vie des batteries 48 et 76.

Toute source convenable d'alimentation peut être utilisée. De préférence, on utilise des batteries au plomb en raison de leur tension relativement constante de décharge et de leur coût relativement faible. Il est bien connu que, une fois qu'une batterie au plomb se décharge au-delà d'un point particulier, elle se détériore et ne peut être rechargée à son potentiel de départ, voire ne peut pas être rechargée du tout.

Pour commander le débit de ces batteries 48 et 76, on utilise le circuit 42 de détection de batterie.

Lorsque la batterie primaire 76 atteint un premier niveau prévu terminé, le signal BATFA est produit par le dispositif de distribution d'énergie et allume une diode électroluminescente 250 (figure 2) du clavier 28. Lorsque le signal BATFA allume une diode électroluminescente du clavier 28, il reste environ une demi-heure de vie à la batterie. A la fin de cette période d'une demi-heure, lajtension atteint un second niveau prédéterminé pour lequel le dispositif fonctionne comme indiqué précédemment afin d'arrêter l'ordinateur 20.

Les batteries 76 et 48 fournissant de l'énergie de façon appropriée, l'alimentation en énergie applique la tension VREG au doubleur 214 de tension et à un inverseur 230 pour produire les tensions VCQMM et VCOMM . Ces sources d'alimentation sont destinées à une interface 256 de transmission, par exemple un téléphone ou autre.

Ce dispositif câblé d'entrée/sortie est préférable pour que l'information traitée par l'ordinateur 20 puisse être transmise par téléphone ou de toute autre manière à un autre ordinateur 20 ou à un poste de bureau, comme décrit plus complètement ci-après.

Pour une revue générale du fonctionnement de l'ordinateur 20, lorsque l'unité centrale 38 de traitement est mise en marche, elle extrait des instructions d'une mémoire fixe, qui est de préférence une mémoire morte programmable électriquement 242 . Les instructions de la mémoire 242 sont utilisées pour extraire des instructions de la mémoire à bulles 32 et les introduire dans la mémoire vive 246. La mémoire à bulles 32 est utilisée pour commander une unité de disques, permettant à l'utilisateur de programmer l'ordinateur 20 au moyen de programmes d'application (par exemple des programmes Supercalc,
Wordstar, etc.). A titre illustratif, on suppose qu'aucun programme d'application n'est utilisé (c'est-à-dire on suppose que l'ordinateur 20 n'exécute que son programme de fonctionnement).

En particulier, l'unité centrale de traitement 38 est de préférence du type "Zilog Z-80L". Des signaux sont appliqués à un circuit 258 de décodage de mémoire et de commutation de page (figure 8). L'interconnexion de l'unité centrale de traitement 38 et du circuit 258 de mémoire, ainsi que la conception du circuit 258 sont bien connues dans la technique et peuvent être déterminées en se référant à l'ouvrage "the TI TTL Data Bodk" et à l'ouvrage "the Z-80 Technical Manual".

La mémoire morte électriquement programmable 242 peut être, par exemple, du type 27C32 produit par la firme National Semiconductor. Son interconnexion à l'intérieur de l'ordinateur 20 peut être établie d'après les spécifications des produits. La mémoire morte 242 charge le système d'exploitation dans la mémoire vive 246 en agissant sur l'unité centrale de traitement 38. La mémoire vive 246 est de préférence une mémoire de 64 K multiplets, produite par la firme Motorola (numéro de référence 6665A). La mémoire vive 246 est interconnectée avec l'ordinateur 20 de façon normalisée, comme décrit dans les spécifications de produits des ouvrages "TI TTL
Data Book", "Z-80 Technical Manual" et".Zilog Application La .La mémoire morte 242 possède de préférence une capacité de 8 K.Au moment où l'unité centrale de traitement 38 est mise sous tension, la mémoire vive 246 et la mémoire morte 242 sont validées au moyen du circuit 258 de commutation de page de décodage de mémoire. Les mémoires morte 242 et vive 246 sont de préférence choisies pour avoir une vitesse de travail sensiblement égale à celle de l'unité centrale de traitement 38 afin de simplifier les interconnexions.

Sous l'effet d'instructions reçues de l'unité centrale de traitement 38 et de la mémoire morte 242, des instructions sont extraites de la mémoire à bulles 32, au moyen du contrôleur 244 de cette mémoire, et transmises à l'unité centrale de traitement 38, puis à la mémoire vive 246. De préférence, la mémoire à bulles 32 est du type 7110 produit par Intel Magnetics, et le contrôleur de la mémoire à bulles est du type Intel Magnetics 7220-1. L'interconnexion de lai mémoire à bulles 32 et de son contrôleur 244 avec 11 ordinateur 20. est décrite dans l'ouvrage "Intel BPK-72 User's Manual".

Le contrôleur 242 d'interruption est bien connu.

Le coeur d'une telle unité est un codeur à priorité du type Motorola 4532. Son interconnexion avec l'ordinateur 20, y compris les circuits associés, est décrite dans l'ouvrage "Motorola CMOS Data Book" et dans l'ouvrage "Z-80 Technical Manhal. Ces interruptions sont contrôlées par l'unité centrale de traitement 38. L'une des interruptions peut provenir de 11 actionnement d'une touche du clavier 28.

Le clavier 28 est d'un type pouvant être aisément obtenu auprès de la firme HiTek,Inc. Le contrôleur 248 du clavier peut être obtenu auprès de la firme Intel, pièce ayant pour référence 80C49. Le contrôleur 248 comprend un micro-ordinateur programmable. Il est programmé pour reconnaitre les actionnements des touches et pour transmettre des codes prédéterminés à l'unité centrale de traitement 38. Pour réaliser ce transfert de données, le clavier 28 peut transmettre un signal d'interruption à l'unité centrale de traitement 38. Cette dernière réagit à l'interruption et l'information du clavier est ensuite transmise à l'unité centrale de traitement 38.

La synchronisation de l'ordinateur est assurée par une horloge 254 qui peut avoir, par exemple, une fréquence pouvant être établie par un oscillateur de 4,9152 MHz. Le circuit de l'horloge peut être aisément disponible. De préférence, on peut utiliser une horloge du type "Frequency Control Produits 9101-02" qui peut être posée conformément aux instructions de produit et à l'ouvrage "Z-80 Technical Manual". L'horloge 254 transmet des signaux d'horloge à l'unité centrale de traitement 38, au contrôleur 252 d'interruption, à la mémoire vive 246 et à l'interface 22 du poste de bureau, ainsi qu'à l'interface 256 de transmission.

Il est possible que le contrôleur 252 d'interruption reçoive un certain nombre d'interruptions provenant de diverses sources. Ce contrôleur 252 détermine la priorité de ces interruptions au moment où il les reçoit.

Comme indiqué precédemment, l'ordinateur 20 utilise une mémoire à bulles 32 qui est configurée de façon à se comporter comme une unité de disques, par exemple une unité A, et elle est de préférence conçue pour utiliser une nomenclature CP/M. On peut utiliser de préférence une mémoire à bulles de 128 K.

Lorsque le dispositif 46 de distribution d'énergie fournit de l'énergie à l'ordinateur 20, il fournit également de l'énergie à un circuit 262 de mise sous tension repositionnement, qui est d'un type bien connu. En étant ainsi alimenté, ce circuit 262 produit un signal dlefface- ment (CLR) qui est transmis au contrôleur 248 de clavier, à l'interface 22 de poste de bureau et à l'interface 256 de transmission, ainsi qu a un acces 348 de commande adressable par bit, à l'unité centrale de traitement 38, au contrôleur 248 de clavier et au clavier .28, de même qu'au contrôleur 252 d'interruption, à la mémoire à bulles 32 et à son contrôleur 244. La largeur des impulsions du signal CLR- peut être d'une durée d'environ 500 millisecondes afin d'assurer la mise sous tension de l'ordinateur 20.

Le système comporte un circuit 264 de décodage d'entrée/sortie qui valide, par exemple, une interface 260 d'affichage à cristaux liquide.

Le décodeur 264 d'entrée/sortie est un circuit couramment connu dont la conception peut être dérivée d'après l'ouvrage "TI TTL Data Book". Le dispositif d'affichage à cristaux liquides est de préférence un visuel de quatre lignes de 80 caractères (4 x 80) pouvant être obtenu auprès de la firme Epson America. L'interface 260 du visuel à cristaux liquides, également fournie par la firme Epson America, est interconnectée conformément à l'ouvrage Ti TTL Data Book" et à la norme de produits de la firme Épson America concernant ce dispositif d'affichage.

Comme indiqué précédemment, une interface 252 d'accès de transmission est prévue afin que l'ordinateur 20 puisse communiquer avec d'autres équipements par téléphone ou par d'autres moyens. L'interface 252 comprend de préférence úne unité du type 6402 UART, de la firme RCA.

Elle peut être installée à l'aide des procédés et des pièces correspondantes, indiquées dans les ouvrages "RCA CMOS Data
Book", "Z-80 Technical Manual", "Harris CMOS Data Book" et "ElA Specifications NO #S232C".

Le clavier 28 est de préférence organisé en rangées d'une matrice de 16 colonnes, avec des touches distinctes de décalage, de blocage de décalage, de blocage de têtes et de commande. Les touches de blocage de décalage et de blocage de têtes sont de préférence des touches à verrouillage électronique, comportant des voyants à diodes électroluminescentes indiquant que les positions de blocage de têtes et de blocage de décalage se sont engagées.

La touche de blocage de têtes fonctionne d'une façon alternée classique, tandis que la touche de blocage de décalage ne réalise un blocage qu'en position de blocage de décalage.

Toutes ces opérations sont bien connues dans la technique.

Le clavier 28 utilise de préférence un défilement à deux touches. Le clavier 28 est balayé et son fonctionnement est bien connu dans la technique.

L'ordinateur 20 tel que décrit jusqu'à présent est un dispositif d'entrée de données programmable, ayant une entrée/sortie à clavier et un visuel de format 4 x 80.

Cependant, cet ordinateur peut non seulement être utilisé avec des dispositifs périphériques (c'est-à-dire des dispositifs extérieurs à l'ordinateur), mais il peut également régler ses opérations afin de s'adapter à ces périphériques, y compris des périphériques pouvant être inconnus au moment de la fabrication de cet ordinateur 20. Comme indiqué précédemment, l'ordinateur 20 est connecté à une interface 22 de poste de bureau. Cette interconnexion peut être réalisée au moyen de tampons du type 74SLS45.

Le principe directeur de la conception de l'interface 22 de poste de bureau est l'utilisation de modules (non représentés). Ces modules fournissent à l'ordinateur portatif 20 toutes les ressources nécessaires au support des dispositifs périphériques et de leurs fonctions. En particulier, chaque module comporte une mémoire de programmes pouvant se présenter sous la forme d'une mémoire morte électriquement programmable. Cette mémoire est utilisée pour conserver le programme de gestion, information de liaison de programme, les programmes de diagnostic et les données d'identification de dispositif nécessaires au fonctionnement du périphérique.

La mémoire vive nécessaire pour soutenir un fonctionnement efficace des modules, c'est-à-dire un espace tampon, est également introduite par le module dans le système.

Un mécanisme de pagination est utilisé par l'ordinateur 20 pour permettre à la mémoire morte électriquement programmable et à la mémoire vive de chaque module de recouvrir la mémoire vive principale 246 de l'ordinateur.

Lorsque l'unité centrale de traitement 38 est mise sous tension, la mémoire morte électriquement programmable 242 est validée. L'unité centrale de traitement 38 extrait ses instructions de la mémoire morte 242 et de la mémoire à bulles 32 (c'est-à-dire le programme "d'amorçage") dans la mémoire vive 246. Une partie de ces instructions réalise des consultations de l'interface 22 de poste de bureau. La fonction de ce contrôle est de déterminer s'il existe ou non des périphériques reliés au poste de bureau ainsi que leurs caractéristiques et possibilités.

Le contrôle s'effectue de la manière suivante.

Chaque module peut être doté d'un code unique. Ce code peut être produit de toute manière connue et il est de préférence produit par réglage de l'état d'un ensemble de huit commutateurs (non représentés) faisant partie du module. Pendant l'exécution du contrôle, une instruction d'entrée/sortie particulière est délivrée par l'unité centrale de traitement 38 sur la base d'une instruction par position de module. Tous les modules reçoivent le code émis par l'unité centrale de traitement 38 et le compare au code établi sur leurs commutateurs respectifs. Une concordance entre les deux codes, sur tout module quelconque, a pour effet de donner à ce dernier un état validé.

Une fois qu'il est dans l'état validé, un module a la possibilité de recouvrir la mémoire vive 246 de l'ordinateur.

Ceci s'effectue au moyen d'un signal d'invalidation de mémoire transmis du module au décodeur 258 de mémoire. Après l'achèvement de l'initialisation, à chaque fois qu'un module doit être utilisé, son adresse particulière de validation (c'est-à-dire l'état des huit commutateurs) est utilisée.

Pendant l'initialisation, il peut être souhaitable de développer une table des caractéristiques de travail d'un module. Ceci peut être effectué par reproduction d'une mémoire d'un module validé (c'est-à-dire de la zone de recouvrement) dans la zone de non recouvrement de la mémoire vive 246.

A la réception du signal d'invalidation de mémoire, le décodeur 258 de mémoire invalide la mémoire vive 246 dans la zone préalablement affectée qui peut être, par exemple, de 4000 à 8000, adressée en forme hexadécimale.

Un module revendiquant ce signal est obligé de produire des données pendant cette durée, les données étant transmises de sa propre mémoire à la mémoire vive 246. Ceci a pour effet un recouvrement de la mémoire vive 246 par la mémoire du module, dans cette zone (qui peut être de 4000 à 8000). L'état de l'unité centrale de traitement 38 (c'est-à-dire lecture ou écriture) oblige le module validé à commander la direction des tampons 358 (figure 8)#. Les modules revendiquent cette commande de direction à l'aide d'un signal qui peut être désigné DIR.

Le signal d'invalidation de mémoire est produit par des modules de la manière suivante. Chaque module possède un décodeur de mémoire (non représenté) qui décode l'état de l'unité centrale de traitement 38. Lorsque le décodeur du module détecte une activité de l'unité centrale de traitement 38 dans la zone de recouvrement, et que le module est invalidé, le décodeur de la mémoire du module transmet le signal d'invalidation de mémoire au décodeur 258 de mémoire de l'ordinateur 20. A la réception du signal d'invalidation, le décodeur 258 invalide la mémoire vive 246. Simultanément, le module déclenche son propre cycle de mémoire et valide les données sur le bus de données de l'unité centrale de traitement 38.

Pour invalider le module, l'unité centrale de traitement 38 émet la même instruction d'entrée/sortie, avec une adresse différente (c'est-à-dire une adresse dirigée vers un autre module ou vers aucun autre module). Le module recevant cette adresse différente décode cet événement et, en réponse, s'invalide. Les modules invalidés ne peuvent recouvrir la mémoire vive 246.

Le contrôle est réalisé par des essais successifs de recouvrement de la mémoire vive 246 par la mémoire de chaque module. Un message d'identification de dispositif périphérique et des points d'entrée de programmes se trouvent dans la mémoire de chaque module. Après que le module a été validé par la concordance des codes des commutateurs, l'unité centrale de traitement 38 valide le message d'identification du dispositif. L'information de point d'entrée de programmes est utilisée pour exécuter tout programme d'initialisation particulier au module et pour établir son identité et ses caractéristiques. Des modules non existants ne recouvrent pas la mémoire vive, et par conséquent, ne produisent pas de message d'identif i- cation.

Une variante à l'utilisation d'adresses particulières pour chaque module, à l'aide de commutateurs associés, est la "connexion en guirlande" des modules. Dans un tel montage, le processus de validation ou d'initialisation n'utilise pas une adresse particulière pour chaque module.

Chaque module peut comporter un circuit 352 à connexion en guirlande (figure 9) comprenant un inverseur 354 relié à l'entrée D et à 11 entrée de repositionnement
CLR d'une bascule bistable 356. L'entrée d'horloge de la bascule 356 peut être connectée à une entrée de chacune de deux portes OU 358 et 360. La sortie Q de la bascule 356 est connectée à la seconde entrée de l'une des portes OU à savoir la porte 358, et la sortie Q* est connectée à la seconde entrée de l'autre porte OU 360.

L'entrée de chaque inverseur 354 de chaque module est reliée aux entrées de tous les autres inverseurs 354 des autres modules et à la sortie DEV EN* ("validation de dispositif") de l'ordinateur 20. Le signal appliqué à l'entrée d'horloge de la bascule 356 est identifié DEI* (validation d'entrée du dispositif). Le signal sortant de la première porte OU 358 est identifié BD EN* ("validation de carte" ). Le signal sortant de la seconde porte OU 360 est identifié DEO* ("validation de sortie de dispositif").

La ligne du signal DEO* est connectée à l'entrée DEI* du module suivant monté en ligne Le signal BD EN*, à sa réception, actionne la mémoire de ce module, comme indiqué dans les étapes d'initialisation et de fonctionnement décrites précédemment.

Dans le fonctionnement du montage en guirlande, l'ordinateur 20 transmet deux signaux à l'interface 22 de poste de bureau (qui contient les modules), à savoir les signaux DEV EN* et DEV CLK*. Dans la convention adoptée dans ce mémoire, les signaux DEV EN* et DEV CLK* sont "actifs" lorsque l'état logique est bas et sont "inactifs" lorsque l'état logique est haut. Les signaux DEV EN* et
DEV CLK* étant inactifs, les modules sont tous dans l'état inactif. Ceci correspond au premier état qui doit être obtenu pour que l'ordinateur 20 s'adresse à un module souhaité. Pour sélectionner un module souhaité, on rend actif le signal DEV EN*. Lorsque ceci est réalisé, l'ordinateur 20 produit un signal DEV CLK* actif. Un compteur situé dans l'ordinateur 20 détermine le module que l'on souhaite activer.Si le premier module n'est pas souhaité, l'ordinateur 20 rend inactif le signal DEV CLK*, puis le rend de nouveau actif. Le premier module a été inactif et le second module est à présent actif. Pendant cette période, le signal DEV EN* est actif. Si un autre module est souhaité, le processus se poursuit jusqu'à ce que le décompte réalisé par l'ordinateur 20 arrive au module souhaité. Lors de l'initialisation, tous les modules sont interrogés les uns à la suite des autres. En cours d'opération, les modules sont comptés le long de la "connexion en guirlande" jusqu'à ce que le module souhaité soit atteint.

Pendant le fonctionnement de l'ordinateur 20 et de tout module associé au poste de bureau, lorsque la mémoire vive du module doit être utilisée, elle délivre un signal BUSRQ à l'unité centrale de traitement 38. Cette dernière réagit par un signal BUSACK. A ce moment, le module peut utiliser ses possibilités d'accès direct en mémoire (D#iA). Ceci est bien connu de l'homme de l'art et est décrit dans les ouvrages "Z-80 Technical Manual" et "Zilog Applications Handbook".

Lors des opérations générales réalisées par l'ordinateur 20., on utilise une bascule à laquelle l'unité centrale de traitement 38 "écrit". Ainsi, par exemple, lorsque l'on souhaite commander la mémoire à bulles et fournir l'énergie nécessaire, l'unité. centrale de traite ment 38 écrit à cet accès 348 de commande adressable par bits, qui peut être, par exemple, une puce du type 74LS273 pour fournir le signal BUBON à l'alimentation en énergie.

L'un des périphériques pouvant être utilisé est un visuel 26 à tube à rayons cathodiques, ayant un format de 24 lignes de 80 caractères. Une partie de 24 lignes de 80 caractères de la mémoire vive 246 peut être réservée.

L'information introduite par le clavier 28 de la mémoire vive 246 est retenue par cette dernière sous une forme similaire à celle de l'affichage par un tube à rayons cathodiques de même dimension. La mémoire vive 246 est à cet effet traitée comme slil s'agissait d'un tube à rayons cathodiques.

En conséquence, le visuel à cristaux liquides, d'un format de quatre lignes de 80 caractères, reproduit l'information emmagasinée dans la mémoire vive 246, ou plutôt, la partie de l'information qu'il peut recevoir.

Ceci peut être effectué sous la commande d'un programme.

Par conséquent, le visuel de 4 lignes de 80 caractères (4 x 80) peut être considéré comme une "fenêtre" d'une "topographie" ou zone de la mémoire vive 246 de 24 lignes de 80 caractères (24 x 80).

Conformément aux enseignements de l'invention, le clavier 28.comporte cinq touches en plus des touches équipant normalement un tel clavier. Ces cinq touches supplémentaires servent à déplacer la fenêtre (c'est-àdire l'affichage du format 4 x 80) sur la zone de format 24 x 80 de la mémoire vive 246. Un code particulier est associé à chacune des cinq touches. Ces dernières sont considérées globalement comme un ensemble de touches de commande de fenêtre. Une touche provoque le déplacement de la fenêtre vers le haut de la zone de mémoire de 24 lignes de 80 caractères. Une deuxième touche provoque un déplacement de la fenêtre vers le bas de cette zone. Une troisième touche fait défiler la fenêtre vers le haut, jusqu a ce qu'elle atteigne le sommet de la zone de format 24 x 80.

Une quatrième touche fait défiler la fenêtre vers le bas jusqu'à ce qu'elle atteigne le bas de la zone de format 24 x 80. La cinquième touche est une touche de "retour rapide" ou "repos" ramenant la fenêtre dans sa position initiale. L'actionnement de la cinquième touche pré-suppose que, lors de l'actionnement de chacune des quatre autres touches, la fenêtre se déplace non seulement par rapport à la structure 24 x 80, mais également par rapport au curseur. L'entrée de données alors que la fenêtre est éloignée du curseur provoque le même "retour rapide" ou retour en position de repos.

En fonctionnement, lorsque l'une des cinq touches est frappée, le contrôleur 248 associé au clavier identifie cette touche en tant que l'une des touches de commande de fenêtre et mémorise cette information dans une mémoire premier entré-premier sorti située à l'intérieur du contrôleur 248, et il émet un signal d'interruption transmis à l'unité centrale de traitement 38. Cette dernière exécute alors un sous-programme d'interruption bien connu dans la technique. A la fin du sous-programme d'interruption, l'unité centrale de traitement 38 poursuit son fonctionnement.A l'apparition suivante d'un sous-programme fondamental d'entrée-sortie du système (BIOS) (par exemple mettant en jeu le clavier 28, la mémoire à bulles 32 ou le visuel à cristaux liquides 260X, l'unité centrale de traitement 38 vérifie la mémoire premier entré-premier sorti se trouvant dans le contrôleur 248 du clavier. Si un signal de commande de fenêtre provenant de l'une des cinq touches est trouvé, ce signal est exécuté par l'unité centrale de traitement 38.

Lorsqu'un caractère est affiché sur le visuel de format 4 x 80, il est également mémorisé dans la mémoire vive 246. Dans le même temps, le contrôleur 248 du clavier provoque la mémorisation du point de départ de la fenêtre dans la mémoire vive 246. Cette information, appelée "index" est mémorisée. De plus, lorsque la fenêtre est déplacée ou défile, un second index est mémorisé de la même manière afin d'indiquer la position de la fenêtre.

Lorsque la touche de retour en position de repos ou dé retour rapide est frappée, l'unité centrale de traitement 38 identifie l'index de fenêtre correspondant à la position de la fenêtre lors du dernier- affichage du curseur et l'index de- la fenêtre qui correspond à la position actuelle de fenêtre. Si ces deux index sont différents, l'unité centrale de traitement 38 ramène la fenêtre -dans sa position initiale. Ceci est également réalisé lorsqu'un caractère est introduit et que la fenêtre a été déplacée vers une position différente par rapport au curseur.

Dans le cours de son fonctionnement, le visuel à format 24 x 80 peut être coordonné avec un visuel de format 24 x 80 d'un moniteur à tube à rayons cathodiques.

Ceci peut être réalisé par mise en place des premiers caractères du visuel de format 24 x 80 dans la même position que sur l'écran de format 24 x 80. Une synchronisation entre les deux peut être maintenue par la relation de rapport unitaire entre l'aire de mémorisation et le visuel à tube à rayons cathodiques. Par suite du format
4 x 80, le visuel affiche une partie coordonnée avec l'affichage du tube à rayons cathodiques, mais cependant plus petite.

Il convient de noter que, dans le contexte décrit, on suppose que les polarités de la source d'alimentation en énergie (la masse étant la borne négative de la batterie primaire) et du circuit (y compris les puces et les transistors discrets) sont en correspondance. Cependant, la description englobe également des circuits et des polarités logiques inversées.

Une impression du code de base de fonctionnement des programmes de gestion du visuel à cristaux liquides et du clavier peut être obtenue d'après les indications données précédemment.

il convient de noter que le visuel à cristaux liquides peut être l'un quelconque des nombreux types de visuels pouvant être utilisés. Il convient également de noter que le nombre de lignes choisies pour le visuel 30 peut être quelconque, pourvu qu'il soit inférieur au nombre de lignes d'affichage sur le moniteur et que le visuel soit ainsi coordonné avec la mémoire de lecture/écriture de l'ordinateur, de façon à être coordonné avec le visuel à tube à rayons cathodiques, soit au moment de l'entrée initiale, soit par la suite, lorsque le tube à rayons cathodiques est connecté à l'ordinateur. Ainsi, le visuel 30 de format 4 x 80 peut également avoir un format de 8 x 80, de 12 x 80 ou autres.

Il va de soi que de nombreuses modifications peuvent être apportées à l'ordinateur décrit et représenté sans sortir du cadre de l'invention.

Claims (15)

REVENDICATIONS

1. Ordinateur, caractérisé en ce qu'il comporte une unité centrale de traitement (38), une mémoire de lecture/écriture (246) comportant des parties spécialisées qui sont réservées à la simulation des positions de lignes et de caractères d'un visuel d'entrée/sortie, et des moyens d'entrée/sortie comprenant un clavier alpha-numérique (28) et un visuel alpha-numérique (30), le visuel des moyens d'entrée et sortie ayant une capacité sensiblement inférieure à celle du visuel d'entrée/sortie simulé de la mémoire de lecture/écriture, les moyens d'entrée/sortie étant reliés à l'unité centrale de traitement et à la mémoire de lecture/écriture afin de provoquer l'affichage d'une "fenêtre dans le visuel simulé, l'information affichée dans ladite fenêtre reproduisant l'information se trouvant dans les positions correspondantes de caractères et de lignes du visuel simulé, et le clavier comprenant au moins des moyens destinés à transmettre à l'unité centrale de traitement une instruction sous l'action de laquelle cette unité centrale de traitement reproduit de façon sélective une information supplémentaire provenant du visuel simulé et élimine une information excédentaire provenant du visuel d'entrée/sortie de façon que ladite fenêtre soit déplacée ou défile par rapport au visuel simulé.

2. Ordinateur selon la revendication 1, caractérisé en ce que le clavier comprend des moyens destinés à transmettre un ordre à l'unité centrale de traitement pour faire défiler la fenêtre vers le haut du visuel simulé, un-ordre à l'unité centrale de traitement pour faire défiler la fenêtre vers le bas du visuel simulé, un ordre pour faire défiler la fenêtre d'une ligne vers le haut du visuel simulé, et un ordre pour faire défiler la fenêtre d'une ligne vers le bas du visuel simulé, l'ordinateur comprenant en outre, de préférence, des moyens destinés à afficher un curseur pour localiser des caractères dans le visuel d'entrée/sortie, la fenêtre, lorsqu'elle défile, sous l'action des ordres de défilement, se déplaçant par rapport audit curseur, le clavier pouvant en outre comporter des moyens destinés à produire un ordre de "repos" teltl que, la fenêtre ayant été éloignée de sa position initiale par rapport au curseur, par l'un des ordres de défilement, elle revienne dans ladite position initiale à la suite de l'exécution de l'ordre de repos

3. Ordinateur selon la revendication 2, caractérisé en ce que, à la suite de l'exécution de l'ordre de défilement par l'unité centrale de traitement, des index indiquant la position de la fenêtre dans sa position de défilement, sont mémorisés par l'unité centrale de traitement, dans ladite mémoire de lecture/écriture, l'unité centrale de traitement mémorisant les index dans la mémoire de lecture/écriture afin d'indiquer la position de la fenêtre par rapport au curseur avant l'ordre de défilement, et en ce que, à la suite de l'exécution- de l'ordre de repos, l'unité centrale de traitement détermine stil existe une différence entre les index indiquant une position de défilement et la position du curseur dans la fenêtre et si une telle différente existe, la fenêtre est ramenée vers ladite position du curseur, les moyens d'entrée/sortie pouvant en outre comprendre une mémoire (246), le clavier émettant des signaux d'actionnement de touches, les ordres de défilement et de repos- pouvant notamment comprendre des signaux prédéterminés de commande de fenêtre qui peuvent être distingués de tous les autres signaux d'actionnement de touches, Ces signaux, lorsqu'ils sont émis par le clavier, étant mémorisés dans ladite mémoire d'entrée/sortie.

4. Ordinateur selon la revendication 3, caractérisé en ce que les moyens d'entrée/sortie comprennent un contrôleur. (248) de clavier, comprenant ladite mémoire et connecté à l'unité centrale de traitement, ce contrôleur de clavier transmettant à l'unité centrale de traitement un signal d'interruption à la suite de l'émission d'un signal d'actionnement de touches de fenêtre , l'unité centrale de traitement, sous l'effet dudit signal d'interruption, exécutant de préférence ledit signal de commande en provoquant sélectivement l'extraction d'index dudit visuel simulé et son affichage sur ce visuel pour que la fenêtre se déplace par rapport au curseur.

5. Ordinateur selon la revendication 4, caractérisé en ce que les index de fenêtre comprennent des index indiquant la position du commencement de la fenêtre et désignée "index indicateurs", la mémoire du contrôleur de clavier pouvant notamment comprendre une mémoire premier

entré-premier sorti et la mémoire de lecture/écriture pouvant notamment être une mémoire vive.

6. Ordinateur selon la revendication 5, caractérisé en ce que la partie spécialisée comprend 24 lignes de 80 caractères et en ce que la fenêtre comprend 4 lignes de 80 caractères, ou bien en ce que la partie spécialisée comprend 24 lignes de 80 caractères et la fenêtre comprend 8 lignes de 80 caractères, ou encore en ce que la partie spécialisée comprend 24 lignes de 80 caractères et la fenêtre comprend 12 lignes de 80 caractères, le visuel d'entrée/sortie pouvant notamment être, de préférence, un visuel à cristaux liquides.

7. Ordinateur du type destiné à être connecté à plusieurs périphériques et à coopérer avec ces périphériques qui sont reliés chacun à une unité modulaire, l'ordinateur étant caractérisé en ce qu'il comporte une unité centrale interne (38) de traitement, une mémoire interne de lecture/é#riture (246) connectée fonctionnellement à l'unité centrale de traitement, une mémoire fixe située dans chacun des modules et pouvant être connectée fonctionnelle- ment à un périphérique et à l'unité centrale de traitement, cette mémoire fixe contenant des instructions destinées au moins à initialiser le périphérique, et des moyens situés à l'intérieur de l'ordinateur et se connectant fonctionnellement avec l'unité centrale de traitement et la mémoire fixe de chaque module pour connecter sélectivement ladite unité centrale de traitement à l'une, prédéterminée, des mémoires fixes, à la place de positions de la mémoire de lecture/écriture, de façon à initialiser et faire fonctionner le périphérique.

8. Ordinateur selon la revendication 7, caractérisé en ce que le module comprend en outre des moyens destinés à produire un signal d'invalidation de mémoire, ces moyens, lorsque les moyens de connexion entrent en connexion avec une mémoire fixe de module et après que l'unité centrale de traitement a référencé lesdites positions, transmettant ledit signal d'invalidation à la mémoire de lecture/écriture de l'ordinateur afin d'invalider cette mémoire de lecture/écriture et d'agir sur l'unité centrale de traitement pour tirer des instructions de la mémoire fixe, comme si cette mémoire fixe était la mémoire de lecture/écriture, le remplacement de la mémoire de lecture/ écriture par ladite mémoire fixe provoquant ainsi, de préférence,~un changement de page de ladite mémoire fixe, à la place de la mémoire de lecture/écriture.

9. Ordinateur selon la revendication 8, caractérisé en ce que les moyens de production d'un signal d'in- validation de mémoire comprennent un décodeur (258) de mémoire de module, et de préférence en ce que chacun des modules comprend des moyens destinés à établir un code particulier, l'unité centrale de traitement, à l'émission dudit code de l'un des modules, validant ce module et agissant sur le décodeur de sa mémoire pour émettre ledit signal d'invalidation de mémoire.

10. Ordinateur selon la revendication 9, caractérisé en ce qu'il comporte en outre un décodeur (258) de mémoire d'ordinateur situé à l'intérieur de l'ordinateur et connecté au décodeur de mémoire de module, le décodeur de la mémoire de l'ordinateur, à la réception du signal d'invalidation de mémoire provenant du décodeur de mémoire de module, émettant un signal pour invalider ladite mémoire de lecture/écriture, la mémoire fixe de module comprenant de préférence une mémoire de dimension prédéterminée qui correspond à une dimension de mémoire d'une zone prédéterminée de la mémoire de lecture/écriture de l'ordinateur, la mémoire fixe de module étant de même dimension et étant chargée à la place de ladite position dans. la mémoire de lecture/écriture.

ll. Ordinateur selon la revendication 10, caractérisé en ce que le code particulier comprend une série de moyens de commutation produisant chacun une combinaison d'états de marche/arrêt particulière à ce module, les moyens de commutation connectant la mémoire fixe et le décodeur de mémoire de module à l'ordinateur, la série de moyens de commutation produisant de préférence un code unique d'identification qui-, lorsqu'il est reçu de l'unité centrale de traitement, valide le module.

12. Ordinateur selon la revendication 11, caractérisé en ce qu'il comporte en outre une première mémoire fixe connectée à l'unité centrale de traitement et contenant au moins des instructions destinées à gérer l'ordinateur, les instructions de la première mémoire fixe étant transmises, lors de la mise sous tension de l'ordinateur, à l'unité centrale de traitement pour être mémorisées dans la mémoire de lecture/écriture et pour agir sur l'unité centrale de traitement afin qu'elle interroge chacun des modules à l'aide desdits codes, l'unité centrale de traitement émettant de préférence, à la suite de ladite interrogation, l'un des codes correspondant audit code de l'un des modules afin de valider ce dernier, la mémoire fixe de module renfermant un message d'identification de dispositif et des points d'entrée de programme, l'unité centrale de traitement, à la suite de l'émission du code de validation, validant ledit message d'identification de dispositif, la mémoire fixe de module produisant une information nécessaire au fonctionnement du périphérique et la transmettant à l'ordinateur pour qu'elle soit mémorisée dans la mémoire de lecture/écriture, à l'extérieur de la zone de recouvrement.

13. Ordinateur selon la revendication 12, caractérisé en ce que la première mémoire fixe comprend au moins une mémoire morte électriquement programmable qui, après initialisation, transmet en même temps chacun des codes à tous les commutateurs de module et à tous les décodeurs de mémoire, chacun des codes comprenant des instructions d'entrée/sortie, chaque mémoire fixe de module comprenant un programme de gestion, une information de liaison de programmes, des programmes de diagnostic et des données d'identification de dispositif destinées à faire fonctionner le périphérique, l'unité centrale de traitement, après initialisation, transmettant lesdites instructions d'entrée/ sortie à tous les modules, ces instructions invalidant tous les modules à mémoire fixe, sauf le module dont la série particulière de moyens de commutation présente ledit code.

14. Ordinateur selon l'une quelconque des revendications 1, 2, 3 et 5, caractérisé en ce qu'il comporte en outre un moniteur à tube à rayons cathodiques et des moyens destinés à interconnecter ce tube à l'unité centrale de traitement, le visuel d'entrée/sortie pouvant afficher des caractères dans les mêmes positions de caractères, par ligne, que le visuel à tube à rayons cathodiques lorsque ladite fenêtre défile par rapport au visuel simulé, le visuel d'entrée/sortie présentant de préférence au moins une dimension (largeur de caractère ou lignes totales) identique à une dimension du visuel à tube à rayons cathodisques.

15. Ordinateur selon la revendication 14, caractérisé en ce que le visuel d'entrée/sortie possède 4 lignes d'affichage, ou bien 8 lignes d'affichage, ou encore 12 lignes d'affichage.

16. Ordinateur selon la revendication 14, caractérisé en ce que le visuel simulé est de même dimension et de même taille que le visuel à tube à rayons cathodiques.