FR2514940A1 - Inductance pour circuit monolithique, procede de realisation d'une telle inductance et transformateur obtenu par couplage de deux telles inductances - Google Patents
Inductance pour circuit monolithique, procede de realisation d'une telle inductance et transformateur obtenu par couplage de deux telles inductances Download PDFInfo
- Publication number
- FR2514940A1 FR2514940A1 FR8119531A FR8119531A FR2514940A1 FR 2514940 A1 FR2514940 A1 FR 2514940A1 FR 8119531 A FR8119531 A FR 8119531A FR 8119531 A FR8119531 A FR 8119531A FR 2514940 A1 FR2514940 A1 FR 2514940A1
- Authority
- FR
- France
- Prior art keywords
- loop
- layer
- substrate
- metal
- insulating
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 25
- 238000000034 method Methods 0.000 claims abstract description 17
- 238000004519 manufacturing process Methods 0.000 claims abstract description 12
- 238000005516 engineering process Methods 0.000 claims abstract 3
- 229910052751 metal Inorganic materials 0.000 claims description 33
- 239000002184 metal Substances 0.000 claims description 33
- 230000001939 inductive effect Effects 0.000 claims description 17
- 238000001465 metallisation Methods 0.000 claims description 16
- 238000000151 deposition Methods 0.000 claims description 13
- 230000008878 coupling Effects 0.000 claims description 10
- 238000010168 coupling process Methods 0.000 claims description 10
- 238000005859 coupling reaction Methods 0.000 claims description 10
- 230000008021 deposition Effects 0.000 claims description 10
- 230000008569 process Effects 0.000 claims description 5
- 238000001393 microlithography Methods 0.000 claims 4
- 238000005553 drilling Methods 0.000 claims 1
- 238000005304 joining Methods 0.000 claims 1
- 230000000284 resting effect Effects 0.000 claims 1
- 239000010410 layer Substances 0.000 description 45
- 238000009413 insulation Methods 0.000 description 5
- 239000012212 insulator Substances 0.000 description 5
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 4
- 229910052737 gold Inorganic materials 0.000 description 4
- 239000010931 gold Substances 0.000 description 4
- 230000035939 shock Effects 0.000 description 4
- 229910052782 aluminium Inorganic materials 0.000 description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 238000007639 printing Methods 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 230000008901 benefit Effects 0.000 description 2
- 238000007650 screen-printing Methods 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 239000007787 solid Substances 0.000 description 2
- 238000004804 winding Methods 0.000 description 2
- PWNAWOCHVWERAR-UHFFFAOYSA-N Flumetralin Chemical compound [O-][N+](=O)C=1C=C(C(F)(F)F)C=C([N+]([O-])=O)C=1N(CC)CC1=C(F)C=CC=C1Cl PWNAWOCHVWERAR-UHFFFAOYSA-N 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- 230000006978 adaptation Effects 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 239000000976 ink Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 238000004377 microelectronic Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 239000000615 nonconductor Substances 0.000 description 1
- 229910000889 permalloy Inorganic materials 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 230000009466 transformation Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
- H01F17/00—Fixed inductances of the signal type
- H01F17/0006—Printed inductances
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
- H01F17/00—Fixed inductances of the signal type
- H01F17/0006—Printed inductances
- H01F2017/0046—Printed inductances with a conductive path having a bridge
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Semiconductor Integrated Circuits (AREA)
- Coils Or Transformers For Communication (AREA)
Abstract
L'INVENTION CONCERNE UN ELEMENT INDUCTIF, POUR CIRCUITS INTEGRES, A FORTE DENSITE OU RAPPORT VALEUR DE SELF SUR SURFACE OCCUPEE SUR LE SUBSTRAT. EN VUE D'OBTENIR UNE VALEUR DE SELF ELEVEE ET UNE FAIBLE SURFACE OCCUPEE SUR LE SUBSTRAT D'UN CIRCUIT INTEGRE, UNE INDUCTANCE EST REALISEE, SELON LA TECHNOLOGIE DES CIRCUITS INTEGRES, AU MOYEN D'UNE PLURALITE DE COUCHES METALLIQUES 8, 13, 17, 19 ET DE COUCHES ISOLANTES 12, 16, 18 ALTERNEES ET SUPERPOSEES. DANS CHAQUE COUCHE METALLIQUE EST GRAVEE UNE BOUCLE, OU SPIRE DE L'INDUCTANCE, COMPORTANT UNE OUVERTURE 9. LES OUVERTURES DANS LES BOUCLES METALLIQUES SONT DECALEES VERTICALEMENT, DE SORTE QU'UNE PREMIERE EXTREMITE D'UNE BOUCLE 13 RECOUVRE UNE SECONDE EXTREMITE DE LA BOUCLE SOUS-JACENTE 8, CE QUI PERMET LE CONTACT ELECTRIQUE ENTRE BOUCLES SOIT PAR UNE PARTIE INCLINEE DE METALLISATION 14 SOIT PAR UN TROU METALLISE 22 DANS LA COUCHE ISOLANTE 12. APPLICATION AUX TRANSFORMATEURS ET INDUCTANCES D'ACCORD OU DE CHOC, NOTAMMENT EN HYPERFREQUENCES.
Description
INDUCTANCE POUR CIRCUIT MONOLITHIQUE,
PROCEDE DE REALISATION D'UNE TELLE INDUCTANCE
ET TRANSFORMATEUR OBTENU PAR COUPLAGE
DE DEUX TELLES INDUCTANCES
La présente invention concerne une inductance pour circuit monolithique ainsi que son procédé de fabrication, et un transformateur obtenu par le moyen du couplage d'au moins deux inductances selon l'invention.
PROCEDE DE REALISATION D'UNE TELLE INDUCTANCE
ET TRANSFORMATEUR OBTENU PAR COUPLAGE
DE DEUX TELLES INDUCTANCES
La présente invention concerne une inductance pour circuit monolithique ainsi que son procédé de fabrication, et un transformateur obtenu par le moyen du couplage d'au moins deux inductances selon l'invention.
Les inductances, couramment appelées aussi selfs d'après leur nom anglais, sont des bobines d'auto-induction dont il est bien connu que, en électro-technique, elles sont obtenues en bobinant un fil conducteur isolé en surface sur un mandrin, parfois muni d'un noyau magnétique. Pour des courants forts et à des fréquences relativement faibles, une bobine d'autoinductance comporte, vues le long de son axe longitudinal, plusieurs tranches, chaque tranche comportant elle-même selon son rayon plusieurs couches de fils.
Il est également connu qu'avec l'apparition des circuits dits imprimés ont été réalisées des inductances sous forme de spirales planes déposées sur le substrat du circuit imprimé par impression ou sérigraphie, au moyen d'encres conductrices: ceci revient à imprimer une seule tranche de la bobine précédemment citée, sous forme d'un enroulement plan, en spirale.
Cette technique a été extrapolée aux circuits intégrés, sur silicium ou sur d'autres matériaux de type GaAs, non plus par le moyen d'une impression ou d'une sérigraphie, impossibles à si petite échelle mais au moyen de dépôts et de métallisations sous vide. Les inductances ou selfs ainsi réalisées ont la forme d'une boucle en n , soit un seul tour, ou d'une spirale équivalente à quelques tours.
L'un des objets de la microélectronique étant la diminution de la surface des circuits, qui elle-même va de pair avec l'augmentation des qualités du circuit, I'augmentation de leur complexité, et l'amélioration de la fiabilité par l'intégration, on se heurte donc en ce qui concerne les selfs
sur circuit intégré, à une ambiguité: soit les selfs sont petites mais limitées à quelques tours, soit elles comportent un plus grand nombre de tours mais occupent plus de place à la surface du substrat. Cette ambiguité pratiquement insoluble pour de basses fréquences lorsque les selfs comportent un très grand nombre de tours, trouve une solution aux hyperfréquences lorsque les selfs ne comportent que peu de tours.
sur circuit intégré, à une ambiguité: soit les selfs sont petites mais limitées à quelques tours, soit elles comportent un plus grand nombre de tours mais occupent plus de place à la surface du substrat. Cette ambiguité pratiquement insoluble pour de basses fréquences lorsque les selfs comportent un très grand nombre de tours, trouve une solution aux hyperfréquences lorsque les selfs ne comportent que peu de tours.
L'invention permet de réaliser des selfs de forte valeur c'est-à-dire comportant un nombre de tours relativement important sur une surface petite, en développant la self non plus dans le plan du substrat, comme c'était le cas pour les circuits imprimés, mais selon un axe perpendiculaire à ce plan, ce qui confère à la self une densité, c'est-àdire un rapport valeur/surface occupée, élevée, surtout pour les selfs de choc. Dans le cas des hyperfréquences, par nombre de tours relativement important, il faut entendre de 3 à 5 tours en moyenne.Ainsi, une self ou une self de choc est composée d'une pluralité de métallisations, chacune ayant la forme d'une boucle, disposée selon un empilement en forme d'hélice, chaque couche métallique étant liée aux deux couches métalliques voisines par un contact ohmique, et simultanément séparée d'elles par une couche isolante interrompue seulement à l'endroit du contact.
De façon plus précise, l'invention consiste en un élément inductif solénoidal pour circuit monolithique, de forte densité, supporté par le substrat du circuit, caractérisé en ce qu'il est constitué par une pluralité de couches métalliques et par des couches isolantes intercalaires, chaque couche métallique ayant la forme d'une spire en boucle non fermée et comportant une ouverture, jonction des extrémités opposées de deux boucles successives par épargne de couche isolante intercalaire au droit d'une extrémité de boucle préalablement déposé, l'élément inductif comportant de plus une première connexion d'accès sur la première couche métallique qui constitue la première boucle, et une seconde connexion d'accès, déposée sur le substrat et électriquement reliée à la dernière couche métallique qui constitue la dernière boucle de l'élément inductif.
L'invention sera mieux comprise et ses avantages ressortiront de la description qui en est faite ainsi que de la description d'exemples d'application, lesquelles s'appuient sur les figures jointes qui représentent:
- figure 1: deux exemples de selfs déposées sur substrat solide selon
l'art connu;
- figure 2 : vue dans l'espace d'une self selon l'invention;
- figure 3: vue en coupe d'une self selon l'invention, selon un pre
mier procédé de réalisation;
- figure 4: vue en coupe d'une self selon l'invention selon un second
procédé de réalisation;
- figure 5: schéma d'un transformateur obtenu par le couplage de
deux selfs selon l'invention;
- figure 6: schéma d'un transformateur obtenu par le couplage de
deux selfs selon l'invention, avec adaptation du coeffi
cient de couplage entre les deux selfs.
- figure 1: deux exemples de selfs déposées sur substrat solide selon
l'art connu;
- figure 2 : vue dans l'espace d'une self selon l'invention;
- figure 3: vue en coupe d'une self selon l'invention, selon un pre
mier procédé de réalisation;
- figure 4: vue en coupe d'une self selon l'invention selon un second
procédé de réalisation;
- figure 5: schéma d'un transformateur obtenu par le couplage de
deux selfs selon l'invention;
- figure 6: schéma d'un transformateur obtenu par le couplage de
deux selfs selon l'invention, avec adaptation du coeffi
cient de couplage entre les deux selfs.
La figure 1 représente deux types de selfs selon l'art connu, et cette figure correspond aussi bien à des selfs déposées sur circuit dit imprimé, qu'à des selfs réalisées par des procédés tels que la métallisation sous vide sur un circuit intégré.
Sur la partie gauche de la figure 1, et sur le substrat solide 1, est représentée une self élémentaire constituée par un élément de boucle 2, cette boucle n'étant pas totalement refermée mais comportant deux connexions ou bandes métalliques d'accès 3. Un tel type de self n'est pratiquement pas utilisé dans le cas des circuits imprimés mais est parfois utilisé dans le cas de circuits intégrés, surtout dans le domaine des hyperfréquences, domaine dans lequel les selfs peuvent ne comporter qu'un petit nombre de tours.La technique même de réalisation empêche que cette self comporte plus d'un seul tour : sil est nécessaire, parce que le circuit électronique exige une valeur de self plus grande, que cette self comporte plusieurs tours, la seule solution connue jusqu'à présent est réprésentée sur la partie droite de la figure 1 et consiste en une self réalisée en spirale 4. La connexion d'entrée à cette spirale se fait par l'intermédiaire de la bande métallisée 5, et la connexion de sortie se fait par l'intermédiaire d'un plot et d'une autre bande métallisée 6, mais de façon à éviter les court-circuits, il est nécessaire que la partie centrale de la spirale soit réunie au plot de sortie 6 par l'intermédiaire d'un fil d'or ou d'aluminium 7.Cette technique de valeur élevée de la self, surtout s'il s'agit de circuits hyperfréquences dans lesquels les dimensions sont critiques.
La figure 2 représente une vue dans l'espace d'une self selon l'invention. De façon à rendre la figure plus simple et plus compréhensible, deux tours seulement de la self ont été représentés, mais dans la réalité, un plus grand nombre de tours peuvent être réalisés. De plus, une figure carrée ou rectangulaire a été adoptée, parce que ceci correspond plus facilement au dessin des masques par ordinateur, mais une figure ronde ou polygonale ou d'une autre forme classique pour les selfs, reste dans le domaine de l'invention.
Selon l'invention représentée figure 2, sur un substrat 1 isolant ou semi-isolant électriquement, est déposée une première couche métallique 8 en forme de boucle, cette boucle étant ouverte en 9 de façon à ne pas courtcircuiter l'entrée et la sortie de la boucle 8. La boucle 8 qui est donc la première couche de la self comporte une première connexion latérale destinée à réunir la self au reste du circuit. En même temps que la boucle 8 est déposée sur le substrat 1 une seconde connexion de sortie 10, séparée de la précédente boucle par un espace 11 : cette connexion de sortie permettra d'être réunie à la dernière boucle constituant la self par des moyens qui seront précisés ultérieurement.
Après cette première opération de métallisation a lieu le dépôt d'un isolant, par toute technique connue de l'homme de l'art, l'isolant constituant une couche 12 déposée sur la boucle 8. L'isolant, qui peut être de l'oxyde de silicium, un verre ou tout autre matériau convenable comme isolant électrique, remplit les espaces 9 et 11 qui ont été prévus au cours de la première métallisation. Sur la figure 2, seule la partie de l'isolant 12 compris entre la première boucle et la suivante a été représentée de façon à ne pas cacher la boucle 8 sous-jacente, mais en fait rien n'empêche que le dépôt d'isolant ait lieu alentour de la self sur le substrat ainsi qu'à l'intérieur des boucles, s'il n'y a pas de raison, du point de vue électrique ou circuiterie, qui s'y oppose. La troisième opération consiste à déposer une seconde boucle métallique 13, par une métallisation, cette boucle métallique 13 venant se superposer à la première boucle métallique 8. Cependant, la boucle métallique 13 comporte une partie qui est décalée, par rapport au dessin de la boucle métallique 8, cette partie décalée permettant d'établir en 14 un contact électrique entre la première boucle 8 et la seconde boucle 13.
La réalisation d'une self pourrait ainsi se poursuivre, bien que cela ne soit pas représenté sur la figure 2 par le dépôt d'une deuxième couche isolante, d'une troisième couche métallique puis d'une troisième couche isolante et ainsi de suite.
La sortie de la self se fait au moyen d'une bande métallique, déposée sous vide, ou d'un fil d'or ou d'aluminim soudé entre l'extrémité de la dernière boucle en surface, -c'est la boucle 13 dans le cas de la figure 2-, et le plot de connexion 10 qui a été prévu et déposé lors de la première opération, de façon à établir en 15 un contact électrique sur la connexion de sortie.
Les techniques de déport, pour le métal ou pour l'isolant, utilisées dans la réalisation d'une self selon l'invention sortent du domaine de l'invention et font partie des connaissances de l'homme de l'art. Néanmoins, on peut préciser que la valeur de la self dépend de la proximité entre elles des couches métalliques telles que s et 13, et par conséquent dépend de l'épaisseur de l'isolant. Elle dépend également de la forme des spires, qui ne sont pas obligatoirement carrées ou rectangulaires comme représenté.
Néanmoins, la façon de réaliser une self par empilement de couches conductrices et isolantes permet non seulement d'augmenter la densité, qui augmente en fonction du nombre d'étages de l'édifice, mais elle permet également d'agir sur chaque niveau et en particulier le dernier, de façon à retoucher ou ajuster la valeur de la self, ce qui est important dans les circuits monolithiques dans lesquels les caractéristiques sont figées au moment de la conception du circuit.
Il a été dit précédemment que, après chaque déport d'une boucle telle que 8 ou 13, a lieu une opération de dépôt d'isolant, et qu'en fait ce dépôt peut remplir l'espace à l'intérieur des boucles: une possibilité nouvelle s'offre avec ce genre de self intégrée monolithique, cette possibilité étant de réserver l'espace compris à l'intérieur des boucles et de le remplir par métallisation sous vide, par un matériau constituant un noyau magnétique, le
Permalloy par exemple.
Permalloy par exemple.
La figure 3 représente une vue en coupe d'une self selon l'invention, comportant, à titre d'exemple, quatre couches, c'est-àdire quatre boucles de self. Cette figure a pour objet de montrer le procédé de fabrication des selfs selon l'invention.
Sur un substrat 1 est d'abord déposée une première couche métallique formant une première boucle 8, ainsi que le plot de connexion de sortie 10, deux intervalles étant réservés: l'intervalle 9 pour que la première boucle ne soit pas totalement refermée, et l'intervalle 11 pour que le plot de sortie 10 soit séparé de la première boucle 8. Par dessus cette première couche de métallisation est déposée une couche fine d'isolant 12 telle qu'un oxyde de silicium par exemple, cette couche fine remplissant les intervalles 9 et 11 cités, de telle sorte que la couche d'oxyde fine 12 présente à l'aplomb de l'intervalle 9 une inégalité de sa surface supérieure, puisque l'oxyde remplit l'intervalle 9.Cette inégalité de surface est mise à profit pour que la deuxième couche métallique 13 déposée par dessus la couche d'oxyde 12, et elle-même en forme de boucle comparable à la première boucle 8, prenne en 14 un contact électrique avec la première boucle. Le métal de la deuxième boucle 13 recouvrant en 14 le métal de la première boucle 8, la deuxième métallisation présente donc nécessairement, de façon à éviter les court circuit s, un décalage par rapport à la première boucle.Ensuite, les opérations continuent de façon similaire à ce qui vient d'être décrit, c'est à dire qu'une seconde couche d'isolant mince 16 est déposée par dessus la deuxième boucle 13,cette seconde couche présentant elle aussi une inégalité de surface qui permet la prise de contact entre la troisième métallisation 17 et la deuxième métallisation 13; il en est de même pour la quatrième métallisation 19 déposée sur une troisième couche isolante 18.
Au cours du dépôt des couches isolantes 12, 16 et 18, bien que ce nombre ne soit pas limitatif, il est important que chaque couche isolante déborde légèrement sur au moins un c6té de la self par rapport aux métallisations, et que de plus la première couche isolante 12 soit légèrement plus grande que la deuxième couche 16, elle-même légèrement plus grande que la troisième couche 18, de façon à former sur le c8té de la self un escalier sur lequel peut être déposée une métallisation 20, qui assure le contact de sortie entre la couche métallique supérieure 19 et le plot de contact 10.
La figure 4 représente une vue en coupe d'une self selon l'invention, obtenue par un procédé comparable à celui qui vient d'être décrit, sauf en ce qui concerne les prises de contact entre les différentes couches métalliques.
La figure 4 représentant le même objet que la figure 3, tous les indices de repères n'y ont pas été rapportés, de façon à éclaircir la figure, sauf en ce qui concerne ceux qui sont utilisés pour la description du procédé de fabrication.
Une première couche métallique 8 étant déposée sur le substrat, une couche d'oxyde épais 12 est ensuite déposée par dessus cette première boucle 8, mais l'oxyde étant épais on y perce des trous 22 par attaque chimique, ou par procédé ionique, et ces trous sont ensuite métallisés. Ainsi à l'issue de la première étape de fabrication, la couche d'oxyde épais 12 présente un puits métallique 22 qui assure le contact avec la première boucle métallique 8. Une seconde boucle métallique 13 est ensuite déposée sur la couche d'oxyde épais 12, cette boucle métallique étant en contact électrique avec le trou métallisé 22, puis le processus continue par dépôt alterné de couches d'oxyde isolant et de boucles métalliques.Comme dans le cas précédent, l'ouverture 9 réservée dans chaque boucle pour ne pas la court-circuiter sur elle-même est décalée par rapport à l'ouverture des couches voisines de façon à permettre les prises de contact par des puits métallisés 22 comme représenté figure 4.
Dans le cas de la figure 4, a été représentée une variante possible pour la connexion de sortie de la boucle supérieure 19: il est également possible de remplacer la métallisation 20 déposée sur le flanc en escalier des couches d'oxyde par un fil d'or ou d'aluminium 21 soudé, par thermocompression par exemple, sur la boucle supérieure 19 et sur le plot de.sortie 10.
L'objet de l'invention est une self qui peut être une self d'accord ou une self de choc. Cependant, un autre objet, qui constitue une application intéressante de l'invention, consiste à réaliser des transformateurs intégrés monolithiques.
La figure 5 représente le schéma de principe, traité en géométrie dans l'espace, d'un tel transformateur. Sur un substrat l, symbolisé, est réalisée une première self 22 comportant une connexion d'entrée 23 et une connexion de sortie 24. Pour fabriquer un transformateur il suffit de déposer sur la face supérieure de cette première self 22 une couche isolante, non représentée, puis de poursuivre par la fabrication d'une deuxième self 25 comparable à la première, et comportant elle-même une connexion d'entrée 26 et une connexion de sortie 27. Dans le cas de figure représentée en figure 5, les deux selfs sont couplées au maximum, c'est-à-dire que, si une forme carrée ou rectangulaire a été adoptée pour les spires, chaque spire d'une self est parallèle aux spires de l'autre self, vues en projection sur le substrat.
La figure 6 représente un autre cas de réalisation de transformateurs, cas dans lequel les deux selfs ne sont pas couplées au maximum.
Sur un substrat 1 a été fabriquée comme précédemment une première self 22 comportant une connexion d'entrée 23 et une connexion de sortie 24, puis, après dépôt d'une couche isolante non représentée, une deuxième self 28 est réalisée selon le procédé décrit. Mais dans le cas où les spires ont une forme carrée ou rectangulaire, ces spires ne sont pas parallèles aux spires de la première self 22 : l'angle de décalage entre les deux selfs permet d'ajuster le couplage et d'obtenir le rapport de transformation désiré.
La self 28, ou secondaire de ce transformateur comporte une connexion d'entrée 29, une connexion de sortie 30, qui prennent place, au niveau du substrat 1, entre les connexions d'entrée 23 et 24 du primaire du transformateur. Il peut être alors nécessaire d'asssurer la liaison électrique entre le secondaire du transformateur et les bandes conductrices sur le substrat 1 au moyen de fils d'or ou d'aluminium.
Un autre procédé pour modifier le couplage entre primaire et secondaire d'un transformateur monolithique intégré consiste à réaliser des spires pour le primaire et pour le secondaire qui n'ont pas les mêmes dimensions: par exemple, la taille du secondaire peut être plus petite que la taille du primaire.
La surface occupée sur le substrat par ce type de transformateur est plus petite que celle occupée par des transformateurs classiques, du type
X 14 par exemple.
X 14 par exemple.
Ce type - de transformateur peut être utilisé notamment dans les circuits d'adaptation d'impédance, et comme les selfs d'accord ou selfs de chocs décrites, il est principalement utile dans le domaine des hyperfréquences.
Bien entendu, toute modification apportée dans le cadre de la technique connue par l'homme de l'art appartient au domaine de l'invention, qui est précisée par les revendications suivantes.
Claims (10)
1. Element inductif solénoidal pour circuit monolithique, de forte densité, supporté par le substrat (1) du circuit, caractérisé en ce qu'il est constitué par une pluralité de couches métalliques (8, 13, 17, 19) et par des couches isolantes (12, 16, 18) intercalaires, chaque couche métallique ayant la forme d'une spire en boucle non fermée et comportant une ouverture (9), jonction des extrémités opposées de deux boucles successives par épargnes de couche isolante intercalaire au droit dune extrémité de boucle préalablement déposée, l'élément inductif comportant de plus une première connexion d'accès sur la première couche métallique qui constitue la première boucle (8), et une seconde connexion d'accès (10), déposée sur le substrat (1) et électriquement reliée à la dernière couche métallique qui constitue la dernière boucle (19) de l'élément inductif.
2. Elément inductif selon la revendication 1, caractérisé en ce que chaque boucle métallique (13) est constitué par une première partie plane, formant la spire, et par une seconde partie formant un angle avec le plan de la spire, cette seconde partie formant le contact électrique (14) avec la boucle sous-jacente (8) et s'appuyant sur la surface de la couche isolante sous-jacente (12), en pente à l'aplomb de l'ouverture (9) réservée dans la boucle métallique sous-jacente (8).
3. Elément inductif selon la revendication 1, caractérisé en ce que chaque boucle métallique (13, 17, 19) est constituée par une couche plane,
I'ouverture (9) dans une boucle (13) étant décalée verticalement par rapport à l'ouverture dans la boucle sous-jacente (8), de sorte que pour chaque boucle sa première extrémité recouvre la seconde extrémité de la boucle sous-jacente, le contact électrique entre boucles étant assuré par perçage (en 22) de la couche isolante (12) qui les sépare, et métallisation de ce trou (22).
4. Elément inductif selon la revendication 1, caractérisé en ce que le contact électrique entre la boucle supérieure (19) et l'une des connexions d'accès (10) est assuré par une métallisation (20) déposée sur le flanc en escalier des couches isolantes (12, 16, 18) de l'inductance.
5. Procédé de réalisation d'un élement inductif monolithique caractérisé par la suite des opérations suivantes:
- dépôt, par microlithographie sur un substrat (1), d'une première couche métallique en forme de boucle (8) comportant une première connexion d'accès sur sa première extrémité, une ouverture (9), ainsi qu'une seconde connexion d'accès (10), séparée de la première boucle,
- dépôt par microlithographie sur la première boucle métallique (8) d'une première couche isolante (12) comprenant un trou (22) situé à l'aplomb de la seconde extrémité de la première boucle (8),
-dépôt par microlithographie sur la première couche isolante (12) d'une seconde couche métallique en forme de boucle (13) comportant une ouverture décalée verticalement par rapport à l'ouverture (9) dans la première boucle (8),
- répétition de ce processus couches métalliquesicouches isolantes alternées pour obtenir le nombre de boucles d'inductance désiré,
- le dépôt par microlithographie de la dernière boucle métallique (19) comportant une boucle (20) de liaison avec la seconde connexion d'accès (10) sur le substrat.
6. Transformateur caractérisé en ce qu'il est constitué par au moins deux éléments inductifs (22, 25) selon la revendication 1, couplés et isolés entre eux par une couche isolante, les deux éléments inductifs ayant mêmes dimensions latérales et même orientation des cotés des boucles, en vue d'assurer un couplage maximum.
7. Transformateur caractérisé en ce qu'il est constitué par au moins deux éléments inductifs (22, 28) selon la revendication 1, couplés et isolés entre eux par une couche isolante, les deux éléments inductifs ayant des dimensions latérales différentes en vue d'assurer un couplage déterminé.
8. Transformateur caractérisé en ce qu'il est constitué par au, moins deux éléments inductifs (22, 28) selon la revendication 1, les cotés des deux éléments inductifs présentant une orientation différente, en vue d'assurer un couplage déterminé.
9. Elément inductif selon l'une quelconque des revendications I à 4, caractérisé en ce qu'il est réalisé selon la technologie des circuits intégrés monolithiques.
10. Transformateur selon l'une quelconque des revendications 6 à 8, caractérisé en ce qu'il est réalisé selon la technologie des circuits intégrés monolithiques.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR8119531A FR2514940A1 (fr) | 1981-10-16 | 1981-10-16 | Inductance pour circuit monolithique, procede de realisation d'une telle inductance et transformateur obtenu par couplage de deux telles inductances |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR8119531A FR2514940A1 (fr) | 1981-10-16 | 1981-10-16 | Inductance pour circuit monolithique, procede de realisation d'une telle inductance et transformateur obtenu par couplage de deux telles inductances |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| FR2514940A1 true FR2514940A1 (fr) | 1983-04-22 |
Family
ID=9263128
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| FR8119531A Pending FR2514940A1 (fr) | 1981-10-16 | 1981-10-16 | Inductance pour circuit monolithique, procede de realisation d'une telle inductance et transformateur obtenu par couplage de deux telles inductances |
Country Status (1)
| Country | Link |
|---|---|
| FR (1) | FR2514940A1 (fr) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1987007074A1 (fr) * | 1986-05-08 | 1987-11-19 | American Telephone & Telegraph Company | Structure de transformateur |
| FR2641438A1 (fr) * | 1988-12-30 | 1990-07-06 | Trt Telecom Radio Electr | Circuit inductif integre |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB2032186A (en) * | 1978-09-11 | 1980-04-30 | Victor Company Of Japan | Coil assembly |
| EP0013460A2 (fr) * | 1979-01-12 | 1980-07-23 | Koninklijke Philips Electronics N.V. | Bobine électrique plate à multi-couches miniaturisée |
-
1981
- 1981-10-16 FR FR8119531A patent/FR2514940A1/fr active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB2032186A (en) * | 1978-09-11 | 1980-04-30 | Victor Company Of Japan | Coil assembly |
| EP0013460A2 (fr) * | 1979-01-12 | 1980-07-23 | Koninklijke Philips Electronics N.V. | Bobine électrique plate à multi-couches miniaturisée |
Non-Patent Citations (1)
| Title |
|---|
| EXBK/79 * |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1987007074A1 (fr) * | 1986-05-08 | 1987-11-19 | American Telephone & Telegraph Company | Structure de transformateur |
| FR2641438A1 (fr) * | 1988-12-30 | 1990-07-06 | Trt Telecom Radio Electr | Circuit inductif integre |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0920036A1 (fr) | Transformateur en circuit intégré | |
| US6249039B1 (en) | Integrated inductive components and method of fabricating such components | |
| US8898886B2 (en) | Method of making laminated ceramic electronic component | |
| US6948230B2 (en) | Integrated circuit inductors | |
| EP0759204A1 (fr) | Inducteurs integres a fort facteur de surtension | |
| FR2559292A1 (fr) | Bobinage pour tete magnetique d'enregistrement en couche mince et son procede de realisation | |
| EP0667984B1 (fr) | Antenne fil-plaque monopolaire | |
| EP0800210B1 (fr) | Module hyperfréquence compact | |
| EP2636096B1 (fr) | Conducteur magnetique artificiel et antenne | |
| JPH11186320A (ja) | 多層パッドを具備した半導体素子及びその製造方法 | |
| FR2637762A1 (fr) | Enroulement pour puce electronique et son procede de fabrication | |
| JP2005072588A (ja) | 半導体基体中に形成されたスパイラル形状インダクタ及びそのインダクタを形成するための方法 | |
| JPH09162354A (ja) | 集積インダクタ構造およびその製造方法 | |
| JP2003521114A (ja) | マイクロ電子回路に集積するためのコイルおよびコイルシステム、ならびにマイクロ電子回路 | |
| US20080120828A1 (en) | High Density Planarized Inductor And Method Of Making The Same | |
| JP4200631B2 (ja) | オンチップ・コイルとその製造方法 | |
| FR2514940A1 (fr) | Inductance pour circuit monolithique, procede de realisation d'une telle inductance et transformateur obtenu par couplage de deux telles inductances | |
| EP1231615A1 (fr) | Structure d'inductance intégrée | |
| EP0269489B1 (fr) | Procédé de réalisation d'une tête magnétique permettant de simplifier la réalisation des connexions électriques | |
| FR2811135A1 (fr) | Microcomposant du type micro-inductance ou microtransformateur | |
| CN1378220A (zh) | 具有高电感性和高品质因子的多层螺旋电感器结构 | |
| JPS63117307A (ja) | 薄膜磁気ヘツドの導体コイルの製造方法 | |
| WO2002082538A1 (fr) | Inductance integree | |
| JPH0224047B2 (fr) | ||
| FR2589009A1 (fr) | Ligne a retard electromagnetique realisable en boitier moule |