FR2494869A1 - Dispositif de circuit pour simuler les unites peripheriques d'un ordinateur electronique - Google Patents
Dispositif de circuit pour simuler les unites peripheriques d'un ordinateur electronique Download PDFInfo
- Publication number
- FR2494869A1 FR2494869A1 FR8121667A FR8121667A FR2494869A1 FR 2494869 A1 FR2494869 A1 FR 2494869A1 FR 8121667 A FR8121667 A FR 8121667A FR 8121667 A FR8121667 A FR 8121667A FR 2494869 A1 FR2494869 A1 FR 2494869A1
- Authority
- FR
- France
- Prior art keywords
- circuit
- interface circuits
- data
- bus
- sinp
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 230000002093 peripheral effect Effects 0.000 title claims description 14
- 230000002457 bidirectional effect Effects 0.000 claims abstract description 9
- 150000001768 cations Chemical class 0.000 claims 1
- 238000012360 testing method Methods 0.000 description 10
- 230000005540 biological transmission Effects 0.000 description 4
- 238000010586 diagram Methods 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 241000238876 Acari Species 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 239000013256 coordination polymer Substances 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
- G06F11/2205—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing using arrangements specific to the hardware being tested
- G06F11/2221—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing using arrangements specific to the hardware being tested to test input/output devices or peripheral units
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
- G06F11/26—Functional testing
- G06F11/261—Functional testing by simulating additional hardware, e.g. fault simulation
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/382—Information transfer, e.g. on bus using universal interface adapter
- G06F13/385—Information transfer, e.g. on bus using universal interface adapter for adaptation of a particular data processing system to different peripheral devices
Abstract
L'invention consiste dans une disposition de circuit, contrôlée par un microprocesseur MP comprenant des circuits d'interface SINP, SIND, en nombre égal à ceux présents dans le module d'entrée- sortie auquel le circuit de l'invention doit être relié, dirigés par un circuit de sélection DEP; un bus données, bidirectionnel BDP, qui relie entre eux le microprocesseur MP, l unité de sélection DEP des circuits d'interface, et des unités SOUT, SID, SIP pour l'échange des données entre les circuits d'interface et le microprocesseur; un premier bus unidirectionnel BC, dirigé par une première unité d'échange SOUT, sur lequel transitent les données provenant du bus de données et destinées aux circuits d'interface; un second bus unidirectionnel BD, BP, dirigé par un second circuit d'échange SID, SIP, sur lequel transitent les données destinées au bus données et provenant des circuits d'interface, qui occupent physiquement les positions paires; un troisième bus unidirectionnel, dirigé par un troisième circuit d'échange, sur lequel transitent les données destinées au bus données et provenant des circuits d'interface, qui occupent physiquement les positions impaires.
Description
La présente invention concerne une disposition de circuit propre à simuler
les unités périphériques reliées à des circuits d'interface d'un module d'entrée-sortie d'un
ordinateur électronique.
Un ordinateur peut être relié à une pluralité d'unités périphériques, qui peuvent être extrêmement différentes entre elles en ce qui concerne les caractéristiques (vitesse de transmission, transmission série ou parallèle, code employé, etc.). A titre d'exemple, citons les télescripteurs, les
lecteurs de fiches, bande perforée ou ruban magnétique, impri-
meuses lentes ou rapides, terminaux données, perforateurs de fiches ou bande, etc. Les circuits d'interface d'un ordinateur sont souvent regroupés en unités fonctionnelles, appelées modules, qui comprennent également des circuits de supervision et de gestion
du branchement entre circuits d'interface et unités périphé-
riques.
A chaque type d'unité périphérique, reliable à l'ordi-
nateur, correspond un circuit d'interface, qui présente des
caractéristiques spécifiques: il s'ensuit que les caractéris-
tiques électriques du module d'entrée-sortie d'un même ordina-
teur diffèrent également entre elles, étant subordonnées à
celles des circuits d'interface qui composent chaque module.
Cette non-uniformité peut comporter des problèmes et
des frais pour le développement et l'essai des modules d'entrée-
sortie, vue que cela peut exiger la présence physique des unités périphériques à relier à chaque module, pour effectuer les essais nécessaires au cours du développement et l'essai dans
le cadre de la production.
Il est clair que cela peut être très onéreux et compor-
ter également des problèmes logistiques considérables.
La présente invention vise à pallier lesdits inconvé-
nients et consiste dans une disposition de circuit capable de se brancher aux circuits d'interface d'un module, en simulant le comportement électrique des unités périphériques, auxquelles le
module est destiné à être relié. Etant microprogrammée, l'inven-
tion peut être facilement adaptée aux caractéristiques électri-
ques exigées par le module sous essai.
Un simulateur d'unités périphériques, suivant l'inven-
tion, comprend: - un microprocesseur, - une pluralité de circuits d'interface, dirigés par un circuit de sélection,
- un bus données bidirectionnel, qui relie entre eux le micro-
processeur et le circuit de sélection, et des unités d'inter-
échange propres à gérer le dialogue entre les circuits d'inter-
face et le microprocesseur, - un premier bus unidirectionnel, dirigé par une première unité d'interéchange, sur lequel transitent les données provenant du bus données et destinées aux circuits d'interface, - au moins un deuxième bus unidirectionnel, dirigé par une seconde unité d'interéchange, sur lequel transitent les données destinées au bus données et provenant des circuits
d'interface.
L'invention sera maintenant décrite conformément à un exemple de réalisation, illustré dans les figures annexées dont
la figure 1 représente un schéma synoptique de l'inven-
tion,
la figure 2 montre schématiquement une possible utili-
sation de l'invention, pour essayer un module d'entrée-sortie.
La figure 1 montre le schéma synoptique d'un exemple de réalisation d'un simulateur d'unités périphériques, selon
l'invention. Dans la figure a été indiqué par MT un micro-
processeur, qui dirige le bon fonctionnement du simulateur SP; il est relié, au moyen d'un bus bidirectionnel BDB à une unité DEP pour la sélection des circuits d'interface (SINP, SIND), à un premier circuit d'interéchange SOUT, qui dirige le transit des données provenant du bus bidirectionnel BDB et destinés à un circuit d'interface et à, au moins, un second circuit d'interéchange (SIP, SID), qui dirige les données provenant d'un
circuit d'interface et destinés au bus bidirectionnel BDB.
Dans la figure, on a représenté schématiquement un simultateur d'unités périphériques SP, à même d'être relié à un module comprenant des circuits d'interface (comme celui décrit, par exemple, dans la demande de brevet n0 24283 A/80 du
26/8/1980), propres à s'assurer que deux de ces circuits d'inter-
face, adjacents et associés à des unités périphériques destinées
à remplir en même temps les mêmes fonctions, évoluent en syn-
chronisme (procédure de "link").
A cet effet, les circuits d'interface du simulateur SP sont définis, suivant leur position, "pairs" et "impairs", et le simulateur comprend deux seconds circuits d'interéchange
(SIP et SID), auxquels parviennent, par deux bus unidirection-
nels distincts(BP et BD), les données provenant des circuits d'interface "pairs" SINP et des circuits "impairs" SIND. Le simulateur SP est donc en mesure de recevoir et de gérer en même temps les données provenant des deux interfaces adjacentes,
opérant dans la modalité "link".
Les données provenant du bus bidirectionnel BDB, dirigés par le premier circuit d'interéchange SOUT, arrivent à tous les circuits d'interface (SIND, SINP), au moyen d'un
autre bus unidirectionnel BC.
Si le module ne possède pas des circuits d'interface à même d'opérer dans la modalité "link" dans le simulateur, la distinction en circuits d'interface "pairs" et "impairs" n'a plus raison d'être, et tous les circuits d'interface envoient des données à un seul second circuit d'interéchange, au moyen
d'un seul bus unidirectionnel.
La désignation de l'interface à sélectionner est envoyée, par le microprocesseur MP et à travers le bus BDB, au circuit DEP, o elle est mémorisée sur le registre de commande RC et, ensuite, envoyée au décodage DEC, qui active un des fils AB des circuits d'interface (SIND, SINP). Pour des raisons de fiabilité, la désignation est envoyée à deux décodeurs DEC, dont les sorties parviennent à un circuit de comparaison CO, qui
2494O369
lorsqu'il relève une différence, émet un signal d'erreur mémo-
risé (en même temps que d'autres signaux erreur E, émis par d'autres circuits, qui n'ont pas été reproduits sur la figure
pour des raisons dé simplification) sur le registre RS.
Les données, envoyées par le microprocesseur MP aux circuits d'interface, par transmission en parallèle sur le bus BDB, arrivent au premier circuit d'interéchange SOUT, o un convertisseur parallèle-série P/S et un circuit générateur de parité GP permettent leur envoi, par le bus BC, en série, -au circuit d'interface (SIND; SINP), activé par le circuit DEP
par l'intermédiaire du fil AB correspondant.
Les circuits d'interface (SIND, SINP) comprennent des commandes de ligne et des récepteurs de ligne, nécessaires à l'échange des données avec l'interface INT du module auxquels ils sont reliés, les circuits correspondants, pilotés par le circuit DEP, au moyen du fil AB correspondant, et, dans une forme de réalisation possible, des circuits pour le contrôle de la parité, dont le signal erreur peut être l'un des signaux indiqués génériquement par E, mémorisés dans le registre de situation RS du premier (SOUT) ou du second (SIP ou SID) circuit
d'inter échange.
Les instructions envoyées par le microprocesseur et mémorisées dans les registres de commande C ont-été indiquées, dans la figure par C. Le second circuit d'interéchange (SID ou SIP) reçoit les données du circuit d'interface SIND ou SINP, à travers le bus BD ou BP; après une conversion série-parallèle, effectuée par le convertisseur S/P, le circuit CP effectue le contrôle de la parité: l'erreur éventuelle est mémorisée dans le registre de situation RS, en même temps que les autres signaux erreur (indiqués génériquement par E), émis par les circuits de contrôle ou d'auto-contrôle, dont est équipé le circuit
d'interéchange, et qui ont été omis pour des raisons de simpli-
fication. Suivant une forme de réalisation possible, illustrée dans la figure, seul le circuit SID est équipé d'un registre de
commande RC, sur lequel sont enregistrées également les instruc-
tions envoyées par le microprocesseur MP et relatives au circuit
2494$59
SIP; sans sortir du cadre de l'invention, il est toutefois possible d'équiper également le circuit SIP d'un registre de
commande RC.
En agissant sur les multiplexeurs MPX, le microproces-
seur MP peut recevoir, grâce au bus BDB, le contenu du registre de situation RS, ou bien les données provenant des circuits
d'interface (SIND ou SINP).
Comme il a été dit au départ de cette description, le
simulateur des périphériques SP peut être avantageusement utilisé pour l'essai d'un module: la possibilité de contrôler le bon fonctionnement du simulateur de circuits périphériquesSP
a donc une importance toute particulière.
Les moyens adoptés à cet effet sont ceux que l'on
emploie souvent pour ce qui concerne les ordinateurs électro-
niques: citons, à titre d'exemple, le doublement du circuit de décodage DEC et le circuit de contrôle CO, présents dans le
bloc DEP, la possibilité de transcrire (sur commande du micro-
processeur MP) le contenu du registre de commande RC sur le registre de situation RS (si les registres et le bus BDB sont efficients, la parole de commande RC lui revient inchangée, en tant que parole de situation provenant du registre de situation RS), ainsi que la possibilité de relier, dans les circuits d'interface (SIND, SINP), la sortie des commandes de ligne à l'entrée des récepteurs de ligne, en vérifiant ainsi le bon
fonctionnement des voies de transmission et des circuits inté-
ressés par le flux données.
Le microprocesseur MP a, par ailleurs, la possibilité de commander l'introduction d'erreurs même formelles (par exemple, de parité) dans le flux données transmis aux circuits d'interface (SIND, SINP), ainsi que de retarder ou de supprimer l'envoi de signaux de réponse: cela est très important en cours d'essai d'un module d'entrée-sortie, pour vérifier le bon
fonctionnement des circuits de contrôle du module.
Souvent le processus d'essai est laissé aux soins d'un ordinateur d'essai EP: le simulateur de périphériques SP comprend donc un circuit d'interface spécialisé, ESI, qui
permet à l'ordinateur EP d'accéder au bus bidirectionnel BDB.
Dans la figure 2 est indiqué, schématiquement, l'emploi
24940$9
d'un simulateur de périphériques SP, pour essayer un module
d'entrée-sortie d'un ordinateur électronique EL.
Le module à l'essai MOP est introduit dans l'ordina-
teur EL, comme les autres modules MO: il est en outre relié, au moyen de n branchements bidirectionnels, en nombre égal à celui des circuits d'interface INT, qui équipent le module MOP,
au simulateur de périphériques SP.
L'ordinateur d'essai EP dialogue d'un côté, avec le simulateur SP, de l'autre, avec un circuit TCC à même de l) diriger l'échange de données entre un ordinateur extérieur et un circuit de contrôle éloigné CON (qui, à son tour, dialogue
avec la CPU et/ou les modules d'entrée-sortie MO d'un ordina-
teur EL.
Comme circuit TCC, on peut utilement utiliser celui
décrit dans la demande de brevet n0 24284 A 80 du 26/8/1980.
Claims (3)
1. Disposition de circuit pour simuler les unités périphériques d'un ordinateur électronique, caractérisée par le fait qu'il comprend un microprocesseur (MP), une pluralité de circuits d'interface (SIND, SINP), dirigés par un circuit de sélection (DEP), un bus données (BDB) bidirectionnel, qui
relie entre eux le microprocesseur (MP), le circuit de sélec-
tion (DEP), et des unités d'interéchange (SOUT, SID, SIP) à même de diriger le dialogue entre les circuits d'interface
(SIND, SINP) et le microprocesseur (MP), un premier bus unidi-
rectionnel (BC), dirigé par une première unité d'interéchange (SOUT), sur lequel transitent les données provenant du bus données (BDB) et destinées aux circuits d'interface (SIND, SINP), au moins un second bus unidirectionnel (BD, BP), dirigé par une seconde unité d'interéchange (SID, SIP), sur lequel
transitent les données destinées au bus données (BDB) et prove-
nant des circuits d'interface (SIND, SINP).
2. Disposition de circuit, comme mentionnée à la revendication 1, caractérisée par le fait de pouvoir dialoguer avec un ordinateur électronique (EP), qui accède au bus données
(BDB) grâce à un circuit d'interface supplémentaire (ESI).
3. Disposition de circuit, comme indiquée aux revendi-
cations 1 ou 2, caractérisée par le fait que les circuits d'interface (SIND), qui occupent physiquement les positions impaires, sont réunis par un second bus (BD), distinct de celui (BP) qui réunit les circuits d'interface (SINP), qui occupent les positions impaires et qui est dirigé par une seconde unité d'interéchange (SID), distincte de celle (SIP)
qui dirige l'autre second bus (BP).
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| IT8026228A IT1209283B (it) | 1980-11-26 | 1980-11-26 | Disposizione circuitale per simulare le unita' periferiche di un elaboratore elettronico. |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| FR2494869A1 true FR2494869A1 (fr) | 1982-05-28 |
Family
ID=11218997
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| FR8121667A Withdrawn FR2494869A1 (fr) | 1980-11-26 | 1981-11-19 | Dispositif de circuit pour simuler les unites peripheriques d'un ordinateur electronique |
Country Status (4)
| Country | Link |
|---|---|
| DE (1) | DE3146969A1 (fr) |
| FR (1) | FR2494869A1 (fr) |
| GB (1) | GB2093235A (fr) |
| IT (1) | IT1209283B (fr) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0539313A2 (fr) * | 1991-10-23 | 1993-04-28 | International Business Machines Corporation | Procédé et appareil pour simuler des dispositifs entrée-sortie |
-
1980
- 1980-11-26 IT IT8026228A patent/IT1209283B/it active
-
1981
- 1981-11-19 FR FR8121667A patent/FR2494869A1/fr not_active Withdrawn
- 1981-11-26 GB GB8135673A patent/GB2093235A/en not_active Withdrawn
- 1981-11-26 DE DE19813146969 patent/DE3146969A1/de not_active Withdrawn
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0539313A2 (fr) * | 1991-10-23 | 1993-04-28 | International Business Machines Corporation | Procédé et appareil pour simuler des dispositifs entrée-sortie |
| EP0539313A3 (en) * | 1991-10-23 | 1993-11-24 | Ibm | Method and apparatus for simulating i/o devices |
| US5440697A (en) * | 1991-10-23 | 1995-08-08 | International Business Machines Corporation | Method and apparatus for simulating I/O devices |
Also Published As
| Publication number | Publication date |
|---|---|
| IT8026228A0 (it) | 1980-11-26 |
| GB2093235A (en) | 1982-08-25 |
| DE3146969A1 (de) | 1982-11-18 |
| IT1209283B (it) | 1989-07-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0306362B1 (fr) | Equipement d'acquisition et de traitement de données pour le contrôle de véhicules automobiles | |
| FR2475770A1 (fr) | Procede et systeme de communication d'informations de commande par l'intermediaire d'une ligne commune de transmission de signaux | |
| EP0077238A1 (fr) | Procédé et dispositif pour authentifier la signature d'un message signé | |
| FR2623351A1 (fr) | Circuit de modulation de phase, repeteur le comportant, et ensemble de telecommunications comportant des repeteurs | |
| CN107078807A (zh) | 多通道光发射器及其制造和使用方法 | |
| FR2730074A1 (fr) | Architecture de calculateur tolerante aux fautes | |
| EP3465649B1 (fr) | Systèmes comprenant un drone et une entité de commande de ce drone | |
| FR2674083A1 (fr) | Emetteur-recepteur pour liaison bidirectionnelle, circuit integre l'incorporant et application a la communication entre unites d'un systeme informatique. | |
| FR2659770A1 (fr) | Dispositif de detection de carte a circuit integre frauduleuse. | |
| AU7517091A (en) | Method and device for returning to a normal link after using a standby link in a data communication system | |
| FR2494869A1 (fr) | Dispositif de circuit pour simuler les unites peripheriques d'un ordinateur electronique | |
| LU82304A1 (fr) | Transmetteur telephonique d'alarme | |
| FR2573942A1 (fr) | Systeme de traitement de donnees, assurant un echange d'informations entre des circuits differents | |
| FR2607340A1 (fr) | Dispositif de type ludique de mise en communication televideo de plusieurs correspondants | |
| FR2371730A1 (fr) | Unite de commande d'interface entree/sortie pour un sous-systeme entree/sortie | |
| EP0729672B1 (fr) | Ensemble de commutation electrique | |
| EP0818686A1 (fr) | Dispositif de commutation notamment de système sous test | |
| FR2689265A1 (fr) | Système de communication entre des cartes de communication montées séparément dans des étagères. | |
| EP1051689B1 (fr) | Carte a microprocesseur comportant un circuit de communication cable | |
| EP0589743B1 (fr) | Dispositif modulaire permettant le couplage et le multiplexage de bus de différents types | |
| BE1006934A6 (fr) | Commande automatique de processus. | |
| FR2542891A1 (fr) | Circuit logarithmique compense en temperature | |
| JPS6029836A (ja) | 自動切替装置 | |
| FR2537806A1 (fr) | Dispositif de commutation pour choisir un modulateur, parmi deux, et le brancher dans un emetteur, et emetteur de television comportant un tel dispositif | |
| EP1051693B1 (fr) | Carte a memoire asynchrone |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| ST | Notification of lapse |