FR2493076A1 - Perfectionnements aux portes logiques a structure integree mos - Google Patents
Perfectionnements aux portes logiques a structure integree mos Download PDFInfo
- Publication number
- FR2493076A1 FR2493076A1 FR8022884A FR8022884A FR2493076A1 FR 2493076 A1 FR2493076 A1 FR 2493076A1 FR 8022884 A FR8022884 A FR 8022884A FR 8022884 A FR8022884 A FR 8022884A FR 2493076 A1 FR2493076 A1 FR 2493076A1
- Authority
- FR
- France
- Prior art keywords
- sep
- gate
- transistors
- level
- transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000002513 implantation Methods 0.000 title claims abstract description 10
- 239000000758 substrate Substances 0.000 claims abstract description 5
- 239000004065 semiconductor Substances 0.000 claims abstract description 4
- 238000012546 transfer Methods 0.000 claims description 3
- 230000010354 integration Effects 0.000 description 13
- 238000010586 diagram Methods 0.000 description 7
- 238000000034 method Methods 0.000 description 7
- 238000005516 engineering process Methods 0.000 description 6
- 230000008901 benefit Effects 0.000 description 5
- 238000013461 design Methods 0.000 description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- 238000009792 diffusion process Methods 0.000 description 3
- 230000006872 improvement Effects 0.000 description 3
- 230000000670 limiting effect Effects 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 2
- 238000011960 computer-aided design Methods 0.000 description 2
- 238000006731 degradation reaction Methods 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 230000009467 reduction Effects 0.000 description 2
- 230000002829 reductive effect Effects 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 238000004458 analytical method Methods 0.000 description 1
- 238000004364 calculation method Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000002452 interceptive effect Effects 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 230000000873 masking effect Effects 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 238000012876 topography Methods 0.000 description 1
- 239000013598 vector Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/0843—Source or drain regions of field-effect devices
- H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0214—Particular design considerations for integrated circuits for internal polarisation, e.g. I2L
- H01L27/0218—Particular design considerations for integrated circuits for internal polarisation, e.g. I2L of field effect structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
- H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
- H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
- H01L27/0883—Combination of depletion and enhancement field effect transistors
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
- H03K19/08—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices
- H03K19/094—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using field-effect transistors
- H03K19/0944—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using field-effect transistors using MOSFET or insulated gate field-effect transistors, i.e. IGFET
- H03K19/09441—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using field-effect transistors using MOSFET or insulated gate field-effect transistors, i.e. IGFET of the same canal type
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
- H03K19/173—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components
- H03K19/1733—Controllable logic circuits
- H03K19/1737—Controllable logic circuits using multiplexers
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Ceramic Engineering (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
LA PORTE COMPREND UN TRANSISTOR DE CHARGE 40 DONT LA SOURCE EST RELIEE A LA GRILLE 43 DE PLUSIEURS TRANSISTORS DE COMMANDE A STRUCTURE INTEGREE MOS MONOCANAL. LES SOURCES 44 ET LES DRAINS 45 DES TRANSISTORS SONT MENAGES A UN PREMIER NIVEAU D'IMPLANTATION SUR UN SUBSTRAT SEMI-CONDUCTEUR, LES GRILLES 43 DES TRANSISTORS INVERSEURS CONSTITUENT, AVEC LA GRILLE DU TRANSISTOR DE CHARGE 40, UNE ZONE UNIQUE SITUEE A UN SECOND NIVEAU D'IMPLANTATION SEPARE PAR UNE COUCHE ISOLANTE MINCE DU PREMIER NIVEAU, ET UN CONTACT OHMIQUE EST MENAGE DU PREMIER AU SECOND NIVEAU ENTRE LA GRILLE ET LA SOURCE DU TRANSISTOR DE CHARGE 40 DONT LA GRILLE EST CONSTITUEE PAR UNE PARTIE TERMINALE DE LADITE ZONE UNIQUE.
Description
Perfectionnements aux portes logiques à structure intégrée MOS
La présente invention-concerne les portes logiques à structure intégrée MOS et elle trouve une application particulièrement importante, bien que non exclusive, dans la réalisation de circuits logiques intégrés à très grande échelle, dont la complexité est telle que leur dessin implique pratiquement la mise en oeuvre de techniques de conception assistée par ordinateur.
La présente invention-concerne les portes logiques à structure intégrée MOS et elle trouve une application particulièrement importante, bien que non exclusive, dans la réalisation de circuits logiques intégrés à très grande échelle, dont la complexité est telle que leur dessin implique pratiquement la mise en oeuvre de techniques de conception assistée par ordinateur.
On connait déjà de nombreuses configurations de portes logiques comprenant un transistor de charge dont la source est reliée à la grille de plusieurs transistors de commande, tous les transistors étant à structure intégrée MOS monocanal. On trouvera par exemple une description de telles portes dans la demande de brevet n0 77 36720, à laquelle on pourra se reporter,
On connait par ailleurs de nombreuses techniques de conception de masques à partir d'une bibliothèque tenue à jour et constituée de descriptions graphiques de toutes les cellules logiques nécessaires, dont chacune est dessinée dans tous ses détails.Chaque cellule est éventuellement modifIée lors de son utilisation pour l'adapter à l'environnement de la fonction où elle s'insere. Dans cette technique traditionnelle, le nombre de cellules constituant la bibliothèque est forcément très important, puisque chaque circuit requiert l'élaboration d'une cellule particulière.
On connait par ailleurs de nombreuses techniques de conception de masques à partir d'une bibliothèque tenue à jour et constituée de descriptions graphiques de toutes les cellules logiques nécessaires, dont chacune est dessinée dans tous ses détails.Chaque cellule est éventuellement modifIée lors de son utilisation pour l'adapter à l'environnement de la fonction où elle s'insere. Dans cette technique traditionnelle, le nombre de cellules constituant la bibliothèque est forcément très important, puisque chaque circuit requiert l'élaboration d'une cellule particulière.
Le travail de conception est donc long et laborieux, me me avec un système interactif puissant et il exige un spécialiste ayant des connaissances technologiques poussées. On peut attribuer ces difficultés notamment au fait que les techniques traditionnelles reviennent à travailler au niveau des transistors élémentaires.
Pour échapper à cette contrainte, la demande de brevet nt 77 36720 déjà mentionnée propose déjà de travailler non plus au niveau du transistor élémentaire, mais avec des modèles graphiques d'opérateurs logiques, chaque cellule étant définie par des informations caractéristiques du schéma logique de la cellule et de ses interconnexions.Dans ce but, la demande n0 77 36720 propose une porte logique à transistors
MOS multidrains qui se prete parfaitement à la modélisation graphique, sans dégradation des pèrformances intrinsèques de la technologie MOS A partir de telles portes, on peut réaliser des masques en utilisant les techniques habituelles de conception assistée par ordinateur, telles que par exemple celle décrite dans "ELECTRONICS" juin 1980, pages
La présente invention vise a fournil une porte logique à transistors I < OS répondant mieux que celles antérieurement connues aux exigences de la pratique, notamment en ce qu'elle permet de réaliser des densités d'intégration et des rapidités élevées, au même titre que les portes multidrains, tout en présentant un facteur de mérite satisfaisant et en étant pratiquement universelle et de modélisation simple.
MOS multidrains qui se prete parfaitement à la modélisation graphique, sans dégradation des pèrformances intrinsèques de la technologie MOS A partir de telles portes, on peut réaliser des masques en utilisant les techniques habituelles de conception assistée par ordinateur, telles que par exemple celle décrite dans "ELECTRONICS" juin 1980, pages
La présente invention vise a fournil une porte logique à transistors I < OS répondant mieux que celles antérieurement connues aux exigences de la pratique, notamment en ce qu'elle permet de réaliser des densités d'intégration et des rapidités élevées, au même titre que les portes multidrains, tout en présentant un facteur de mérite satisfaisant et en étant pratiquement universelle et de modélisation simple.
Dans ce but, l'invention propose notamment une porte logique universelle, comprenant un transistor de charge dont la source est reliée à la grille de plusieurs transistors de commande, tous les transistors étant à structure intégrée MOS monocanal, caractérisée en ce que les sources et les drains des transistors sont ménagés à un premier niveau diimplantation sur un substrat semiconducteur, en ce que les grilles des transistors inverseurs constituent, avec la grille du transistor de charge, une zone unique située à un second niveau d'implantation séparé par une couche isolante mince du premier niveau, et en ce qu'un contact ohmique est ménagé du premier au second niveau entre la arille et la source du transistor de charge dont la grille est constituée par une partie terminale de ladite zone unique.
Une telle porte logique est susceptible d'assurer, entre autres, les fonctions OU-NON, ET-NON, INVERSION et
COMMUTATION, suivant ses branchements.
COMMUTATION, suivant ses branchements.
L'invention sera mieux comprise à la lecture de la description qui suit d'une porte logique suivant l'invention, donnée à titre d'exemple non limitatif, et de la comparaison qui en est faite avec des portes logiques connues. La description se réfère aux dessins qui l'accompagnent, dans lesquels
- Les Fig. la et lb représentent le schéma électrique d'une porte ET-NON et d'une porte OU-NON classiques, en technologie MOS, respectivement
- Les Fig. 2a et 2b sont respectivement des schémas des masques de réalisation des portes des Fig. la et lb 7
- La Fig. 3 donne l'image symbolique de l'opérateur
ET-NON obtenu à l'aide des masques de la Fig. 2a
- La Fig. 4 représente le schéma électrique d'une porte à transistors inverseurs multidrains
- Les Fig. 5 et 6, similaires aux Fig. 2a et 3, correspondent à la porte de la Fig. 4 ;;
- La Fig. 7 représente le schéma électrique d'une porte universelle suivant l'invention ;
- Les Fig. 8a et 9a montrent respectivement les masques de réalisation de la porte de la Fig. 7 lorsque
B = O,et l'image symbolique de l'opérateur obtenu ;
- Les Fig. 8b et 9b, similaires aux Fig. 8a et 9a, correspondent au cas où B constitue une entrée de la porte
- Les Fig. lOa et lOb, similaires aux Fig. 8a et 9a, correspondent au cas d'une porte de transfert (fonction commutation) ;
- Les Fig. lla et lib montrent le schéma synoptique et la représentation d'un circuit OU EXCLUSIF réalisé en portes suivant l'invention ;;
- La Fig. 12 montre schématiquement les masques d'une porte à trois transistors de commande, similaires à ceux de la figure 8b, et les coupes suivant A-A,
B-B, et C-C de la porte obtenue.
- Les Fig. la et lb représentent le schéma électrique d'une porte ET-NON et d'une porte OU-NON classiques, en technologie MOS, respectivement
- Les Fig. 2a et 2b sont respectivement des schémas des masques de réalisation des portes des Fig. la et lb 7
- La Fig. 3 donne l'image symbolique de l'opérateur
ET-NON obtenu à l'aide des masques de la Fig. 2a
- La Fig. 4 représente le schéma électrique d'une porte à transistors inverseurs multidrains
- Les Fig. 5 et 6, similaires aux Fig. 2a et 3, correspondent à la porte de la Fig. 4 ;;
- La Fig. 7 représente le schéma électrique d'une porte universelle suivant l'invention ;
- Les Fig. 8a et 9a montrent respectivement les masques de réalisation de la porte de la Fig. 7 lorsque
B = O,et l'image symbolique de l'opérateur obtenu ;
- Les Fig. 8b et 9b, similaires aux Fig. 8a et 9a, correspondent au cas où B constitue une entrée de la porte
- Les Fig. lOa et lOb, similaires aux Fig. 8a et 9a, correspondent au cas d'une porte de transfert (fonction commutation) ;
- Les Fig. lla et lib montrent le schéma synoptique et la représentation d'un circuit OU EXCLUSIF réalisé en portes suivant l'invention ;;
- La Fig. 12 montre schématiquement les masques d'une porte à trois transistors de commande, similaires à ceux de la figure 8b, et les coupes suivant A-A,
B-B, et C-C de la porte obtenue.
Pour mieux faire apparaitre les originalités de l'invention et le progrès qu'elle apporte, il peut être utile de rappeler brièvement des constitutions connues de portes ainsi que leurs avantages et inconvénients. Une description plus complète de ces portes connues pourra ètre trouvée en se reportant à la demande de brevet FR 77 36720 déjà mentionnée.
Les figures la et lb montrent deux portes logiques de type classique en technologie MOS à structure intégrée monocanal assurant les fonctions logiques de base ET-NON et OU-NON, respectivement.
Ces portes comprennent chacune un élément de charge 10, constitué par un transistor MOS à appauvrissement dont la grille 14 est connectée à la source 13.
Chaque porte comprend également plusieurs transistors inverseurs MOS il à enrichissement, connectés en série dans le cas de la porte ET-NON, en parallèle dans le cas de la porte OU-NON. Les grilles 12 des transistors il constituent les entrées de la porte logique dont la sortie est constituée par la source 13 du transistor à appauvrissement 10.
Les portes montrées en figures la et lb peuvent respectivement être réalisées à l'aide des masques schématisés en figures 2a et 2b. Sur ces figures, où les chiffres de référence déjà montrés en figures la et lb désignent les mêmes composants, le domaine 20 est constitué par le niveau de désoxydation(en technologie MOS canal N à grille silicium), le domaine 21 désigne le niveau de grille silicium et le domaine 22 désigne le niveau de contact silicium-diffusion. Sur les figures 1 et 2,
VDD et Vss désignent respectivement la jonction du drain avec la borne positive de la source de tension d'alimentation et la jonction de source des transistors inverseurs(ou d'un d'entre eux) avec le potentiel de référence, généralement la masse.L'examen des figures 2a et 2b montre que la modélisation graphique ne peut s'appliquer qu'à l'opérateur ET-NON de la figure 2a. En effet, elle entraine, pour l'opérateur
OU-NON, une dégradation de la densité d'intégration (inverse de la surface occupée par la porte) incompatible avec la réalisation de circuits très complexes.
VDD et Vss désignent respectivement la jonction du drain avec la borne positive de la source de tension d'alimentation et la jonction de source des transistors inverseurs(ou d'un d'entre eux) avec le potentiel de référence, généralement la masse.L'examen des figures 2a et 2b montre que la modélisation graphique ne peut s'appliquer qu'à l'opérateur ET-NON de la figure 2a. En effet, elle entraine, pour l'opérateur
OU-NON, une dégradation de la densité d'intégration (inverse de la surface occupée par la porte) incompatible avec la réalisation de circuits très complexes.
Cette impossibilité pratique ressort du tableau cidessous, qui correspond å une modélisation avec la technologie MOS canal N à résolution de 6, m.
<tb>
<SEP> Nombre <SEP> <SEP> 1 <SEP> 2 <SEP> 3 <SEP> 4
<tb> <SEP> d'entrées
<tb> Densité <SEP> ET-NON <SEP> <SEP> 380 <SEP> 310 <SEP> 260 <SEP> 220
<tb> <SEP> d'intégra
<tb> <SEP> tison <SEP> maxi- <SEP>
<tb> mum <SEP> en <SEP> 2 <SEP> OU-NON <SEP> 220 <SEP> 170 <SEP> 140
<tb> portes/mm2
<tb>
La figure 3 montre l'image symbolique du modèle graphique de la porte ET-NON dont le masque est schématisé en figure 2a, chaque élément caractéristique de la porte étant séparé des autres d'un nombre entier de pas, zgal å 18 pm dans l'exemple donné paus haut.
<tb> <SEP> d'entrées
<tb> Densité <SEP> ET-NON <SEP> <SEP> 380 <SEP> 310 <SEP> 260 <SEP> 220
<tb> <SEP> d'intégra
<tb> <SEP> tison <SEP> maxi- <SEP>
<tb> mum <SEP> en <SEP> 2 <SEP> OU-NON <SEP> 220 <SEP> 170 <SEP> 140
<tb> portes/mm2
<tb>
La figure 3 montre l'image symbolique du modèle graphique de la porte ET-NON dont le masque est schématisé en figure 2a, chaque élément caractéristique de la porte étant séparé des autres d'un nombre entier de pas, zgal å 18 pm dans l'exemple donné paus haut.
Les symboles utilises sont ceux couramment utilisés pour désigner les sites des contacts et les extrémités des liaisons, chaque site étant centré sur un noeud du réseau ou pas élémentaire. On trouve successivement les niveaux de jonction VDD des niveaux de la sortie 13, les niveaux des entrées 12 et le niveau de jonction avec la tension de référence Vss La densité d'intégration est évidemment fonction du nombre d'entrées à réaliser et de la largeur occupee par les transistors 11. Pour un nombre d'entrées donné, cette largeur W est fonction du courant I fourni par le transistor de charge 10. Le courant I est relié au temps de propagation t p et à la charge CL par une relation qui est, pour VDD =5 volts :
tpd # 2 .CL
I
Le calcul montre que, pour des valeurs acceptables des divers paramètres, on arrive à des performances limitées qui, pour une interconnexion de 300 pm, peuvent être résumées dans le tableau suivant
tpd # 2 .CL
I
Le calcul montre que, pour des valeurs acceptables des divers paramètres, on arrive à des performances limitées qui, pour une interconnexion de 300 pm, peuvent être résumées dans le tableau suivant
<tb> Nombre <SEP> <SEP> Densité <SEP> Rapidité <SEP> Facteur <SEP> de <SEP> mérite <SEP> (temps <SEP> <SEP> de
<tb> d'entrées <SEP> propagation <SEP> x <SEP> consommation) <SEP>
<tb> <SEP> 1 <SEP> 380 <SEP> 5 <SEP> ns
<tb> <SEP> 2 <SEP> 310 <SEP> 11 <SEP> ns
<tb> <SEP> 3 <SEP> 260 <SEP> 18 <SEP> ns <SEP> 1,25 <SEP> pi
<tb> <SEP> 4 <SEP> 220 <SEP> 25 <SEP> ns
<tb>
Lorsqu'on cherche à diminuer les temps de propagation au-delà des valeurs données ci-dessus, la densité d'intégration se dégrade notablement, ce qui limite pratiquement la rapidité à 20 ns pour des entrances supérieures à 2. Lorsque le nombre d'entrées dépasse 4, ce qui est fréquent lorsque le circuit doit réaliser des fonctions de décodage, la porte schématisée en figures 2a et 3 n'est plus utilisable, sauf en basse fréquence, et doit être remplacée par un opéra teur OU-NON, au détriment de la densité d'intégration.
<tb> d'entrées <SEP> propagation <SEP> x <SEP> consommation) <SEP>
<tb> <SEP> 1 <SEP> 380 <SEP> 5 <SEP> ns
<tb> <SEP> 2 <SEP> 310 <SEP> 11 <SEP> ns
<tb> <SEP> 3 <SEP> 260 <SEP> 18 <SEP> ns <SEP> 1,25 <SEP> pi
<tb> <SEP> 4 <SEP> 220 <SEP> 25 <SEP> ns
<tb>
Lorsqu'on cherche à diminuer les temps de propagation au-delà des valeurs données ci-dessus, la densité d'intégration se dégrade notablement, ce qui limite pratiquement la rapidité à 20 ns pour des entrances supérieures à 2. Lorsque le nombre d'entrées dépasse 4, ce qui est fréquent lorsque le circuit doit réaliser des fonctions de décodage, la porte schématisée en figures 2a et 3 n'est plus utilisable, sauf en basse fréquence, et doit être remplacée par un opéra teur OU-NON, au détriment de la densité d'intégration.
De plus, la jonction Vss et-les contacts entre aluminium et silicium polycristallin qui sont inévitables pour interconnecter les entrées et sorties dégradent de manière importante la densité d'intégration maximale.
Les contraintes ci-dessus sont écartées lorsqu'on utilise la porte logique à transistor MOS multidrains objet de la demande de brevet n0 77 36720.
Cette porte, schématisée en figure 4, comporte, comme les portes des figures la et lb, un élément de charge constitué par un transistor MOS à appauvrissement 30.
La grille 31 du transistor 30 est encore connectée à sa source 32. Elle est de plus connectée à la grille 33 d'un transistor unique 34. La source du transistor 34 est connectée en V55 à la tension de référence. Le transistor 34 est à plusieurs drains 35 constituant chacun une sortie de la porte tandis que l'entrée de l'opérateur est sur la grille 33. On voit que la sortance est égale au nombre de drains. On pourra se reporter aux figures 5b et 6b de la demande 77 36720 pour ce qui est de la réalisation des fonctions
ET-NON et OU-NON à l'aide d'une telle porte, ainsi que pour trouver une description de son procédé de fabrication par des techniques de masquage et de photolithographie classiques.Les figures 5 et 6 montrent respectivement des masques permettant de réaliser une telle porte (avec une topographie légèrement différente de celle donnée à titre d'exemple dans la demande de brevet 77 36720) et l'image symbolique de la modélisation de cette meme porte à transistor multidrains.
ET-NON et OU-NON à l'aide d'une telle porte, ainsi que pour trouver une description de son procédé de fabrication par des techniques de masquage et de photolithographie classiques.Les figures 5 et 6 montrent respectivement des masques permettant de réaliser une telle porte (avec une topographie légèrement différente de celle donnée à titre d'exemple dans la demande de brevet 77 36720) et l'image symbolique de la modélisation de cette meme porte à transistor multidrains.
Les représentations adoptées sont similaires à celles des figures 2a et 3. Les domaines hachurés correspondent à des zones d'oxyde mince.
Les temps de propagation minimum que l'on peut obtenir avec une porte à transistor inverseur multidrains sont donnés par le tableau suivant, pour une interconnexion de 300 Um de longueur et une entrance de 3, les densités d'intégration étant les mêmes que pour une porte classique ::
<tb> Sortance <SEP> Densité <SEP> Temps <SEP> de <SEP> propagation
<tb> <SEP> d'intégration <SEP> minimum
<tb> <SEP> 1 <SEP> 380 <SEP> 3,0 <SEP> ns
<tb> <SEP> 2 <SEP> 310 <SEP> 3,4 <SEP> ns
<tb> <SEP> 3 <SEP> 260 <SEP> 3,9 <SEP> ns
<tb> <SEP> 4 <SEP> 220 <SEP> 4,4 <SEP> ns
<tb>
On voit que la porte à transistor inverseur multidrains améliore la densité d'intégration de façon importante pour des rapidités élevées, mais cette amélioration se fait malheureusement aux dépens du facteur de mérite, affecté par l'augmentation de la capacité de charge due à la présence de zones perdsites d'oxyde mince.
<tb> <SEP> d'intégration <SEP> minimum
<tb> <SEP> 1 <SEP> 380 <SEP> 3,0 <SEP> ns
<tb> <SEP> 2 <SEP> 310 <SEP> 3,4 <SEP> ns
<tb> <SEP> 3 <SEP> 260 <SEP> 3,9 <SEP> ns
<tb> <SEP> 4 <SEP> 220 <SEP> 4,4 <SEP> ns
<tb>
On voit que la porte à transistor inverseur multidrains améliore la densité d'intégration de façon importante pour des rapidités élevées, mais cette amélioration se fait malheureusement aux dépens du facteur de mérite, affecté par l'augmentation de la capacité de charge due à la présence de zones perdsites d'oxyde mince.
Comme déjà indiqué, le modèle graphique de porte logique suivant l'invention vise à conserver les avantaqes de l'opérateur à transistor de commande multidrains, notamment le degré d'intégration élevé qu'il peut obtenir, tout en écartant ses inconvénients et en permettant de réduire le nombre d'éléments nécessaire à la constitution de circuits complexes grâce à son caractère universel.
Pour cela, le modèle graphique est prévu pour réaliser une porte dans laquelle le transistor
MOS multidrains de la figure 4 est remplacé par des transistors MOS élémentaires.
MOS multidrains de la figure 4 est remplacé par des transistors MOS élémentaires.
Le schéma électrique de la porte correspondante est montré en traits pleins sur la figure 7 : elle comporte, comme les précédentes, un élément de charge.
Cet élément est constitué par un transistor MOS 40 à appauvrissement qui charge les grilles des transistors de commande 41 dont le nombre est fonction de la sortance de la porte. Les grilles 43 des transistors 41 sont connectées à l'entrée ou une entrée 42 de la porte.
Leurs sources 441 442,... sont connectées au même potentiel, dont on verra qu'il peut etre une alimentation ou un signal logique d'entrée. L'information délivrée par la porte est présente sur chacun des drains 451 452' ''
Si on désigne par A le signal logique appliqué sur l'entrée 42 et par B le signal logique appliqué sur les sources 441 442''''' le signal de sortie S disponible sur chaque drain 451 452 est égal à
S=A+B
Lorsque B est égal à zéro (potentiel de la masse), c'est-à-dire que les liaisons sont celles indiquées en tirets, on retrouve la fonction INVERSION de la porte de la figure îbmais avec des performances accrues.
Si on désigne par A le signal logique appliqué sur l'entrée 42 et par B le signal logique appliqué sur les sources 441 442''''' le signal de sortie S disponible sur chaque drain 451 452 est égal à
S=A+B
Lorsque B est égal à zéro (potentiel de la masse), c'est-à-dire que les liaisons sont celles indiquées en tirets, on retrouve la fonction INVERSION de la porte de la figure îbmais avec des performances accrues.
Lorsqu'au contraire B est un signal d'entrée qui peut prendre les valeurs 0 et 1, c'est-à-dire que les connexions sont celles indiquées en traits mixtes, on réalise la fonction OU entre A et B.
La porte représentée en figure 7 fera l'objet de deux configurations correspondant respectivement au cas où B = 0 et où B est une variable d'entrée. Mais ces deux configurations seront entièrement compatibles lorsqu'elles seront réalisées suivant le meme modèle graphique qui a été défini plus haut, qui permet de calculer en conception assistée par ordinateur les vecteurs des masques technologiques à utiliser.
Dans le cas où B = 0, les sources 441 442'''' des transistors de commande 41 sont connectées à la masse. Les masques élaborés par le modèle et qui dépendent naturellement de la position des entrées et des sorties sont représentés en figure 8a où 51 représente le niveau de désoxydation, 52 le niveau de précontact et 53 le niveau de silicium polycristallai. L'image symbolique correspondante est donnée en figure 9a.
Ce modèle permet d'obtenir une densité d'intégration, un facteur de mérite et une alimentation VSS meilleure que dans le cas précédent. La densité d'intégration est améliorée du fait que les grilles des transistors MOS sont droites. L'encombrement est donc réduit. A titre d'exemple, on peut indiquer que la valeur du pas suivant la direction x, pour une technologie à règle de dessin de 6 Um, est alors égale à 16 pm. L'amélioration du facteur de mérite est due à la réduction de la surface du drain et de la grille et à l'absence de capacité parasite. L'alimentation V55 est améliorée du fait que la résistance du substrat superficiel dopé N+, par laquelle est transmise l'alimentation Vss à l'intérieur d'un opérateur logique complet, est réduite de 50 %.Enfin, l'analyse du fonctionnement montre que les temps de propagation sont tout à fait comparables à ceux obtenus avec les portes antérieures, comme le montre le tableau ciaprès, qui correspond à une interconnexion de 300 pm de longueur et une entrance de 3.
<tb>
Sortante <SEP> Densité <SEP> Temps <SEP> de <SEP> propaga
<tb> <SEP> d'intégration <SEP> tion <SEP> minimum
<tb> <SEP> 1 <SEP> 484 <SEP> 4,2 <SEP> ns
<tb> <SEP> 2 <SEP> 347 <SEP> 4,8 <SEP> ns
<tb> <SEP> 3 <SEP> 290 <SEP> 5,2 <SEP> ns
<tb> <SEP> 4 <SEP> 248 <SEP> 5,6 <SEP> ns
<tb>
Quant au facteur de mérite, il atteint 1,3 pJ.
<tb> <SEP> d'intégration <SEP> tion <SEP> minimum
<tb> <SEP> 1 <SEP> 484 <SEP> 4,2 <SEP> ns
<tb> <SEP> 2 <SEP> 347 <SEP> 4,8 <SEP> ns
<tb> <SEP> 3 <SEP> 290 <SEP> 5,2 <SEP> ns
<tb> <SEP> 4 <SEP> 248 <SEP> 5,6 <SEP> ns
<tb>
Quant au facteur de mérite, il atteint 1,3 pJ.
Le tableau ci-dessus montre l'intérêt du modèle suivant l'invention, puisqu' on conserve les avantages de la porte à transistor de commande multidrains, tout en ayant un gain de consomlation élevé grâce au facteur de mérite obtenu
Lorsque l'on veut réaliser la fonction OU, la porte sera réalisée à partir des masaues schémm- tisés en figure 8b, élaborés par le modèle graphique suivant l'invention, et l'image symbolique de la porte sera celle donnée en figure Sb.
Lorsque l'on veut réaliser la fonction OU, la porte sera réalisée à partir des masaues schémm- tisés en figure 8b, élaborés par le modèle graphique suivant l'invention, et l'image symbolique de la porte sera celle donnée en figure Sb.
Grâce à la possibilité. de réaliser la fonction OU, la porte suivant l'invention permet de réduire de manière importante le nombre de portes nécessaire à la réalisation d'une fonction logique complexe, ce qui se traduit, en général, pour une fonction donnée, par une réduction imnortante de la consommation et de la surface occupée sur la microplaquette de silicium.
Les figures 8 et-9 correspondent au cas de portes à deux transistors de commande. Ce nombre n'est évidemment pas limitatif. Il faut de plus remarquer que la porte suivant l'invention se prête à la réalisation de la fonction COMMUTATION. Dans ce cas, il suffit de programmer l'opérateur avec un seul drain sur lequel on applique-la valeur logique B, sans injecteur : la constitution est alors celle schématisée en figures 10a et 10b, parfaitement compatible avec celles des figures. précédentes.
A titre d'exemple de réalisation de fonction complète, on a montré sur les figures lla et llb la réalisation d'un circuit OU EXCLUSIF
A 6 B = (A + B) . FA + B)
On voit que la réalisation de ce circuit est possible avec deux portes ou opérateurs suivant 1' in- vention seulement et une seule couche logique. Par comparaison, il faudrait quatre opérateurs et trois couches logiques avec des opérateurs ET-NON classiques ou des portes à MOS de commande multidrains.
A 6 B = (A + B) . FA + B)
On voit que la réalisation de ce circuit est possible avec deux portes ou opérateurs suivant 1' in- vention seulement et une seule couche logique. Par comparaison, il faudrait quatre opérateurs et trois couches logiques avec des opérateurs ET-NON classiques ou des portes à MOS de commande multidrains.
On voit que l'intérêt de la porte suivant l'invention pour la réalisation de fonctions arithmétiques complexes est manifeste : il y a à la fois un gain sur le nombre d'opérateurs et sur le nombre de couches, donc sur la rapidité et sur la puissance consommée. Ce gain est d'autant plus marqué que l'on peut incorporer a des circuits complexes des portes de transfert constituées par un transistor MOS fonctionnant en interrupteur.
Les portes suivant l'invention sont réalisables de façon simple par les techniques habituelles de photolithographie. La figure 12 montre, à titre d'exemple, des masques similaires à ceux de la figure 8b et des coupes de la porte obtenue suivant A, B et C. Cette figuré fait apparaitre que:
-les sources 441v442, 443 et les drains 452 453 des transistors sont ménagés à un premier niveau d'implantation sur un substrat semiconducteur::
- les grilles 43 des transistors inverseurs de commande constituent, avec la grille du transistor de charge 40, une zone unique située à un second niveau d'implantation séparé, par une couche isolante mince d'oxyde de silicium 55, du premier niveau;
-et un contact ohmique est ménagé par une courbe de silicium polycristallin délimitée par le masque 53 du premier au second niveau entre la grille et la source du transistor de charge 40 dont la grille est constituée par une partie terminale de la zone unique 43.
-les sources 441v442, 443 et les drains 452 453 des transistors sont ménagés à un premier niveau d'implantation sur un substrat semiconducteur::
- les grilles 43 des transistors inverseurs de commande constituent, avec la grille du transistor de charge 40, une zone unique située à un second niveau d'implantation séparé, par une couche isolante mince d'oxyde de silicium 55, du premier niveau;
-et un contact ohmique est ménagé par une courbe de silicium polycristallin délimitée par le masque 53 du premier au second niveau entre la grille et la source du transistor de charge 40 dont la grille est constituée par une partie terminale de la zone unique 43.
Sur la figure 12, le tracé en tirets correspond au masque limitant les zones de désoxydation de l'oxyde épais formé par voie thermique au cours d'une première étape de fabrication; l'ensemble de la zone 44, incorporant les sources et drains des transistors, est formé par diffusion d'impuretés N (coupes A, B et C): le tracé en tirets 57 délimite la zone d'implantation ionique d'impuretés N à travers l'oxyde mince 55 pour constituer le transistor de charge 40; le tracé en tirets 52 correspond au contact entre silicium polycristallin et zone à diffusion; enfin les carrés en traits pleins sur la figure 12 correspondent aux masques permettant, après dépôt d'une couche-épaisse 58 d'oxyde de protection, de réaliser des plots métalliques (typiquement en aluminium) de contact avec le silicium ou une zone diffusée. De gauche à droite, ces plots sont reliés: à la zone 44 (regroupant les sources 441t 442 443)7 aux drains 453, 452 451; à len- semble des grilles 43, des transistors de commande, et de la source du transistor de charge 40; et au drain du transistor de charge 40.
La porte suivant l'invention permet, au même titre que la porte à transistor multidrains de la demande de brevet n0 77 36720, de réaliser des circuits complexes en conception assistée par ordinateur, avec l'avantage supplémentaire d'une réduction du nombre de transistors et de couches logiques pour un circuit complexe donné.
Claims (7)
1. Porte logique universelle, comprenant un transistor de charge dont la source est reliée à la grille de plusieurs transistors de commande, tous les transistors étant à structure intégrée MOS monocanal,
caractérisée en ce que les sources (44) et les drains (45) des transistors sont ménagés à un premier niveau d'implantation sur un substrat semiconducteur, en ce que les grilles (43) des transistors inverseurs constituent, avec la grille du transistor de charge (40), une zone unique située à un second niveau d'implantation séparé par une couche isolante mince du nremier niveau, et en ce qu'un contact ohmique est ménagé du premier au second niveau entre la grille et la source du transistor de charge (40) dont la grille est constituée par une partie terminale de ladite zone unique
2.Porte logique suivant la revendication 1 assurant la fonction INVERSION, earactérisée en ce que la zone unique située au second niveau d'implantation comporte, entre deux régions où ladite zone correspond aux canaux de deux transistors de commande adjacents, une zone munie d'un contact constituant l'entrée unique (42) de la porte.
3. Porte logique suivant la revendication 1 assurant la fonction A + B, caractérisée en ce que ladite zone unique comprend un contact d'entrée (42) et en ce qu'une zone du premier niveau d'implantation regroupant les sources de tous les transistors de commande est munie d'un contact d'entrée (441 442)
4. Porte logique suivant la revendication 1 ou 2, caractérisée en ce qu'elle est réalisée à partir des masques présentant la configuration montrée en figure 8a.
5. Porte suivant la revendication 1 ou 3, caractérisée en ce qu'elle est réalisée à partir des masques montrés en figure 8b
6. Circuit logique constitué en portes logiques suivant l'une quelconque des revendications précédentes.
7. Circuit suivant la revendication 6, caractérisé en ce qu'il comprend de plus des portes de transfert à un seul transistor MOS monocanal.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR8022884A FR2493076B1 (fr) | 1980-10-24 | 1980-10-24 | Perfectionnements aux portes logiques a structure integree mos |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR8022884A FR2493076B1 (fr) | 1980-10-24 | 1980-10-24 | Perfectionnements aux portes logiques a structure integree mos |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| FR2493076A1 true FR2493076A1 (fr) | 1982-04-30 |
| FR2493076B1 FR2493076B1 (fr) | 1985-11-15 |
Family
ID=9247324
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| FR8022884A Expired FR2493076B1 (fr) | 1980-10-24 | 1980-10-24 | Perfectionnements aux portes logiques a structure integree mos |
Country Status (1)
| Country | Link |
|---|---|
| FR (1) | FR2493076B1 (fr) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1991006981A1 (fr) * | 1989-10-25 | 1991-05-16 | Deutsche Thomson-Brandt Gmbh | Logique mos dans des circuits de commutation bicmos |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2411512A1 (fr) * | 1977-12-06 | 1979-07-06 | Lardy Jean Louis | Porte logique a transistor mos multidrain |
-
1980
- 1980-10-24 FR FR8022884A patent/FR2493076B1/fr not_active Expired
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2411512A1 (fr) * | 1977-12-06 | 1979-07-06 | Lardy Jean Louis | Porte logique a transistor mos multidrain |
Non-Patent Citations (1)
| Title |
|---|
| EXBK/80 * |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1991006981A1 (fr) * | 1989-10-25 | 1991-05-16 | Deutsche Thomson-Brandt Gmbh | Logique mos dans des circuits de commutation bicmos |
Also Published As
| Publication number | Publication date |
|---|---|
| FR2493076B1 (fr) | 1985-11-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0296997B1 (fr) | Structure de transistors MOS de puissance | |
| US4184207A (en) | High density floating gate electrically programmable ROM | |
| EP0041415B1 (fr) | Opérateur logique rapide, à grande entrance, à fonction logique complexe, utilisant au moins deux transistors à effet de champ à faible tension de seuil | |
| US4151021A (en) | Method of making a high density floating gate electrically programmable ROM | |
| US5656522A (en) | Method of manufacturing a semiconductor integrated circuit device having single-element type non-volatile memory elements | |
| EP0258141B1 (fr) | Circuit intégré MIS tel qu'une cellule de mémoire EPROM et son procédé de fabrication | |
| EP0042777B1 (fr) | Inverseur logique et opérateur à plusieurs sorties dérivé de cet inverseur utilisant au moins un transistor à effet de champ à faible tension de seuil | |
| EP0153251B1 (fr) | Capteur d'images à barettes multilinéaires à transfert de charges | |
| FR2550012A1 (fr) | Dispositif a circuits integres a semi-conducteurs | |
| EP0354859A1 (fr) | Mémoire de type eprom à haute densité d'intégration avec une organisation en damier et un facteur de couplage amélioré | |
| FR2515875A1 (fr) | Circuit de chaine de transistors a effet de champ | |
| EP1416538A2 (fr) | Photodétecteur d'un capteur d'images | |
| FR2493076A1 (fr) | Perfectionnements aux portes logiques a structure integree mos | |
| WO2009147347A1 (fr) | Memoire a structure du type eeprom et a lecture seule | |
| FR2638284A1 (fr) | Dispositif de memoire a semi-conducteur | |
| EP0356346A1 (fr) | Mémoire de type EPROM à haute densité d'intégration | |
| EP0019560B1 (fr) | Perfectionnements aux portes logiques à transistors MOS multidrains | |
| NL8300497A (nl) | Halfgeleiderinrichting met niet-vluchtige geheugentransistors. | |
| EP0186720B1 (fr) | Réseau prédiffusé multifonction en technologie C. Mos | |
| FR2476390A1 (fr) | Dispositif de prise de vues a couplage charge et son procede de fabrication | |
| EP0170571B1 (fr) | Cellule mémoire statique CMOS | |
| EP0725436B1 (fr) | Procédé de fabrication d'une mémoire morte en technologie MOS, et mémoire ainsi obtenue | |
| EP0169980A2 (fr) | Mémoire morte réalisée en circuit intégré prédiffusé | |
| CN113793871B (zh) | 低导通电阻可重构计算芯片用晶体管及制造方法 | |
| JPH0636620B2 (ja) | アドレス可能光検出器アレイ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| ST | Notification of lapse |