FR2487122A1 - Procede de fabrication de dispositifs a semi-conducteur - Google Patents

Procede de fabrication de dispositifs a semi-conducteur Download PDF

Info

Publication number
FR2487122A1
FR2487122A1 FR8113878A FR8113878A FR2487122A1 FR 2487122 A1 FR2487122 A1 FR 2487122A1 FR 8113878 A FR8113878 A FR 8113878A FR 8113878 A FR8113878 A FR 8113878A FR 2487122 A1 FR2487122 A1 FR 2487122A1
Authority
FR
France
Prior art keywords
layer
metal layer
electron beam
substrate
metal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
FR8113878A
Other languages
English (en)
Inventor
Giora Yaron
Eliyahou Harari
Laverne D Hess
Yueh Y Ma
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Raytheon Co
Original Assignee
Hughes Aircraft Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hughes Aircraft Co filed Critical Hughes Aircraft Co
Publication of FR2487122A1 publication Critical patent/FR2487122A1/fr
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/2636—Bombardment with radiation with high-energy radiation for heating, e.g. electron beam heating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/268—Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/046—Electron beam treatment of devices

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Electromagnetism (AREA)
  • Optics & Photonics (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

L'INVENTION CONCERNE LA TECHNOLOGIE DES DISPOSITIFS A SEMI-CONDUCTEUR. CONFORMEMENT A 'L'INVENTION, ON FAIT DISPARAITRE LES DEFAUTS PRESENTS DANS UNE COUCHE DE METAL 22 AU NIVEAU DES MARCHES 26 DES COUCHES SOUS-JACENTES, EN EXPOSANT LA COUCHE DE METAL A UN FAISCEAU D'ELECTRONS 30. CE FAISCEAU PRODUIT UNE REFUSION PARTIELLE DE LA COUCHE DE METAL SANS ECHAUFFER NOTABLEMENT LE SUBSTRAT SOUS-JACENT, CE QUI EVITE TOUTE DEGRADATION DES CARACTERISTIQUES ELECTRIQUES DE CE DERNIER. APPLICATION A LA FABRICATION DES CIRCUITS INTEGRES MOS.

Description

2 487122
La présente invention est utilisable dans les opérations de fabrication de dispositifs à semiconducteur dans lesquelles on dépose une couche conductrice de métal sur la surface d'un dispositif à
semiconducteur à couches minces, pour former des conducteurs métal-
liques continus. Les microcircuits intégrés à transistors bipolaires et à effet de champ sont formés par plusieurs dépôts de couches minces sur un substrat semiconducteur. Les défauts d'uniformité de surface qui
résultent du dépôt de nombreuses couches minces ayant des configura-
tions en plan différentes créent des décalages verticaux ou des mar-
ches à la surface supérieure du dispositif à couches minces. On forme des lignes bus conductrices en procédant tout d'abord au dépôt ou à l'évaporation de métal, tel que de l'aluminium, sous la forme d'une
couche mince à la surface supérieure du dispositif, puis en définis-
sant les conducteurs par photogravure. Les lignes de métal ou d'alumi-
nium doivent couvrir les marches verticales à la surface supérieure du dispositif, sans solution de continuité. Une difficulté relative à
ces opérations de fabrication consiste en ce que les marches verti-
cales à la surface supérieure du dispositif créent des effets d'ombre pendant l'évaporation ou le dépôt de la couche mince de métal, ce qui
réduit l'épaisseur de la couche de métal à proximité des marches ver-
ticales et conduit à des fissures ou des discontinuités dans les lignes conductrices en métal, ce qui constitue un problème connu
depuis longtemps dans la technique.
De façon caractéristique, le rendement de fabrication est considérablement réduit par la mauvaise couverture des marches par
le métal, ce qui augmente le coût de fabrication de tels dispositifs.
Une solution possible consiste à chauffer les dispositifs de façon à produire une refusion, ou au moins une refusion partielle, de la
couche diélectrique sous-jacente, avant le dépôt de métal, afin d'évi-
ter l'apparition de fissures ou de discontinuités dans la couche de métal. L'inconvénient d'une telle solution consiste en ce que si on élève suffisamment la température du dispositif pour faire fondre au
moins partiellement la matière de la couche diélectrique, les impure-
tés de dopage déposées dans le substrat semi-conducteur sous-jacent
se redistribuent de façon notable, ce qui peut entraîner une destruc-
9 487122
tion des transistors ou d'autres dispositifs sous-jacents formés dans le substrat, ou tout au moins une dégradation de la définition de ces
dispositifs. Ainsi, il y a longtemps qu'on cherche à éviter l'appari-
tion de discontinuités ou de fissures dans la couche de métal de re-
couvrement, sans perturber les propriétés électriques du substrat
semiconducteur sous-jacent.-
Conformément à l'invention, on supprime les fissures ou les
discontinuités dans la couche de métal de recouvrement, après évapo-
ration ou dépôt de la couche de métal sur la surface supérieure du dispositif, par bombardement avec un faisceau d'électrons. L'énergie qui est communiquée par le faisceau d'électrons produit une refusion suffisante de la matière de la couche de métal de recouvrement pour faire disparaître les fissures ou les discontinuités présentes dans la couche de métal. Le faisceau d'électrons en régime d'impulsions est appliqué après l'évaporation de la couche de métal, mais avant la définition par photogravure des lignes conductrices à partir de la couche de métal, afin que la totalité de la surface supérieure du
dispositif soit recouverte par une couche de métal pendant le bom-
bardement ou l'irradiation par le faisceau en régime d'impulsions.
La durée d'application du faisceau d'électrons en régime d'impulsions est de préférence suffisamment courte pour que seule la surface de
métal supérieure soit échauffée notablement, afin de ne pas pertur-
ber les caractéristiques électriques du substrat semi-conducteur sousjacent.
L'invention sera mieux comprise à la lecture de la descrip-
tion qui va suivre d'un mode de réalisation et en se référant aux dessins annexés sur lesquels: La figure 1 est une représentation simplifiée du procédé de l'invention;
la figure 2 est un graphique comparatif représentant le cour-
rant de fuite à travers une couche isolante dans des dispositifs à semiconducteurs formés avec et sans le procédé de l'invention; et
la figure 3 est un graphique comparatif représentant le cou-
rant source-drain en fonction de la tension de grille pour des dispo-
sitifs MDS formés avec et sans le procédé de l'invention.
La fabrication d'un circuit intégré comportant des transistors
2 487122
à effet de champ ou des dispositifs bipolaires commence habituellement par la fabrication d'un substrat semiconducteur 10 d'un premier type de conductivité et par la formation de régions dopées 12, du type de conductivité opposé. On dépose ensuite diverses couches minces 14,16, 18 sur le substrat semiconducteur. Pour réaliser un transistor à effet de champ, on peut placer une couche diélectrique mince 14 sur
le substrat, puis une couche conductrice 16 qui est à son tour recou-
verte d'une autre couche diélectrique 18. Après le dépôt ou la crois-
sance de chaque couche 14,16,18, chaque couche est soumise individuel-
lement à des opérations de masquage et d'attaque pour réaliser une
photogravure destinée à définir sa configuration en plan. On peut for-
mer des trous de contact 20, par attaque, dans la couche isolante de recouvrement 18, pour établir une connexion électrique avec la couche conductrice 16 ou les régions dopées 12. On forme des lignes bus conductrices connectant la couche conductrice 16 aux trous de contact en procédant par évaporation d'une couche mince de métal 22 sur la surface supérieure du dispositif, et en définissant ensuite par photogravure les lignes bus en métal ou les lignes conductrices,dans la couche 22. Des fissures ou des discontinuités apparaissent dans
les lignes bus en métal du fait que la surface sur laquelle la cou-
che de métal 22 est déposée comporte de nombreux décalages verticaux, ou marches, 24,26, qui résultent des différentes configurations en
plan de chacune des couches minces sous-jacentes 14,16,18. Ces déca-
lages verticaux, ou marches, 26, produisent des effets d'ombre pen-
dant l'évaporation de la couche mince de métal, ce qui réduit son
épaisseur dans la région 28 de chacune des marches verticales 26.
Dans chaque région 28 d'épaisseur réduite, des fissures ou des dis-
continuités se produisent beaucoup trop souvent dans la couche de
métal 22.
Conformément à l'invention, on répare ou on fait disparaître ces fissures ou discontinuités dans la couverture des marches par le métal, après l'évaporation ou le dépdt de la couche de métal 22, en procédant au recuit de cette couche avec un faisceau d'électrons fonctionnant en régime d'impulsions. Bien que ce procédé soit également applicable aux traitements de semiconducteurs destinés à la fabrication de dispositifs bipolaires et à ceux destinés à la
fabrication de dispositifs du type métal-oxyde-semiconducteur, l'in-
2 487122
vention a été effectivement utilisée pour des opérations de fabrication selon la technologie métal-oxyde-semiconducteur/silicium sur saphir ($) S/SOS), de la manière suivante:
1) Définition d'îlots de silicium 10 sur un substrat de saphir 32.
2) Formation de régions de source et de drain 12 dans chaque îlot de
silicium 10.
3) Formation d'une couche diélectrique d'oxyde de grille 14.
4) Formation d'électrodes ou de grilles en silicium polycristallin 16
recouvrant la région de canal entre chaque source et chaque drain 12.
5) Formation d'une couche diélectrique de recouvrement 18.
6) Ouverture de trous de contact 20 vers les sources et les drains 12, et d'autres trous de contact (non représentés) vers les électrodes de silicium polycristallin 16, à travers les couches isolantes de
recouvrement 14,18.
7) Evaporation d'une couche d'aluminium 22 sur la totalité du disposi-
tif. 8) Exposition de la couche d'aluminium 22 à un faisceau d'électrons 30 en régime d'impulsions,-en utilisant un appareil du type SPI 6,000 Pulsed Electron Beam Apparatus fabriqué par la firme Spire Corporation, Bedford, Massachusetts, commandé par un condensateur de décharge i, interne. Le faisceau d'électrons 30 a une durée d'impulsion de 20 ns et un diamètre de faisceau d'environ 38 m et le condensateur de décharge du générateur de faisceau d'électrons est chargé initialement
à environ 190 kV.
9) Définition par photogravure des lignes conductrices ou des lignes
bus dans la couche d'aluminium de recouvrement 22.
On obtient les meilleurs résultats lorsque l'épaisseur de la couche d'oxyde mince 14 est de 50 nmi, l'épaisseur de la couche de silicium polycristallin 16 est de 500 nm, l'épaisseur de la couche isolante de recouvrement 18 est d'environ 900 nm et l'épaisseur de la
couche d'aluminium évaporée 22 est de 1 pm. On notera que la représen-
tation de la figure 1 n'est pas à l'échelle en ce qui concerne l'épais-
seur des diverses couches.
On a trouvé qu'il était nécessaire de recouvrir la totalité de la surface arrière 32a du substrat 32 avec une substance ou un liquide conducteur et d'établir ensuite un bon contact entre la totalité de la
2 487122
s surface arrière 32a et l'anode du générateur de faisceau d'électrons, afin que les électrons qui sont projetés sur la couche d'aluminium 22 puissent être évacués rapidement de la couche d'alumiiium 22 vers l'anode, afin d'éviter l'accumulation d'une charge excessive dans la couche d'aluminium 22. On a observé que si on n'établit pas une bonne conduction entre la surface arrière 32a et l'anode du générateur de faisceau d'électrons, il se produit une rupture de l'aluminium 22
sous l'effet des contraintes induites par le champ, à cause de l'accu-
mulation d'une charge d'électrons dans l'aluminium 22 pendant l'expo-
sition au faisceau d'électrons. Bien que le procédé de l'invention ait été initialement mis en oeuvre avec succès en utilisant une graisse conductrice entre la surface arrière du substrat et l'anode du générateur de faisceau d'électrons, on pense qu'il est possible
d'employer pour la mème fonction des substances ou des fluides con-
ducteurs plus souhaitables, compatibles avec les opérations de fabri-
cation courantes des dispositifs à semiconducteur.
Sans adhérer à aucune théorie particulière, on pense que la durée d'impulsion de 20 ns du faisceau d'électrons 30 est suffisamment courte, par rapport aux temps de conduction thermique du substrat de silicium 10, pour que la chaleur se dissipe rapidement avant que le substrat de silicium 10 soit échauffé notablement, bien que la couche
d'aluminium de recouvrement 22 reçoim une quantité de chaleur suffi-
sante pour faire fondre au moins partiellement l'aluminium. Il en
résulte que les caractéristiques électriques des dispositifs à semi-
conducteur qui sont formés dans le substrat silicium sous-jacent ne sont pas modifiées notablement (par exemple par diffusion thermique
des impuretés de dopage qui définissent les sources et les drains 12).
On pense également que l'expérience décrite ci-dessus élève la température de l'aluminium 22 à une température qui est presque exactement égale à sa température de fusion. On a observé que si on emploie un faisceau d'électrons plus puissant, une partie de la couche de métal 22 s'évapore, tandis que si on emploie un faisceau d'électrons moins puissant, l'aluminium ne présente pas une refusion
suffisante pour réparer les fissures ou les discontinuités.
Un avantage inattendu de l'invention consiste en ce que le courant de fuite entre la couche de métal de recouvrement 22 et le
2 487122
substrat de silicium 10 est notablement réduit après l'exposition de l'aluminium 22 au faisceau d'électrons 30. Sur la figure 2, le courant de fuite IL entre la couche d'aluminium de recouvrement 22 et le substrat de silicium sous-jacent 10 est représenté en fonction de la tension appliquée VA entre les couches 10 et 22, et la ligne continue correspond à une couche d'aluminium non exposée à un faisceau d'électrons, tandis que la ligne en pointillés correspond à une couche d'aluminium qui a été exposée à un faisceau d'électrons conformément à l'invention. On pense que le recuit de l'aluminium par le faisceau d'électrons réduit la densité de défauts entre la couche d'aluminium 22 et la couche isolante sous-jacente 18, ce qui réduit le courant de
fuite à travers l'isolant 18.
Le principal avantage de l'invention consiste en ce que les fissures ou les discontinuités dans la couverture des marches par la couche d'aluminium peuvent être supprimées par soudage ou refusion de l'aluminium, sans échauffer le substrat semiconducteur sous-jacent à un point suffisant pour que ses caractéristiques électriques changent. Dans les tentatives faites antérieurement pour produire une refusion de la couche diélectrique 18 à l'aide d'un four ou d'autres
moyens, les matières de dopage des régions 12, dans le substrat semi-
conducteur sous-jacent 10,se redistribuent de façon à changer les caractéristiques électriques des dispositifs semiconducteurs qui sont formés dans le substrat, ce qui est un résultat inadmissible qui est
évité dans l'invention, comme le confirment les données expérimenta-
les. Sur la figure 3, le courant source-drain ISD pour un dispositif MDS/SOS en fonction de la tension de grille appliquée VG est tracé pour deux dispositifs différents, chacun d'eux recevant une tension de
drain de 5 V. La ligne continue de la figure 3 correspond à un tran-
sistor MDS/SOS qui a été fabriqué à l'aide des techniques bien connues
de l'art antérieur (sans essayer de réparer les fissures dans la cou-
verture des marches par le métal), tandis que la courbe en pointillés
correspond à un transistor M3S/SOS fabriqué conformément à l'invention.
On remarque qu'il y a très peu de différence entre les deux courbes
de la figure 3, ce qui indique qu'il n'y a pratiquement aucune dégra-
dation des caractéristiques électriques des dispositifs à semiconduc-
teur sous-jacents du fait de l'exposition au faisceau d'électrons en
régime d'impulsions.
On vient de décrire i'invention en considérant l'exposition d'une couche d'aluminium évaporée à un faisceau d'électrons en régime
d'impulsions, mais l'invention peut être tout aussi utile avec d'au-
tres types de couches de métal et d'autres types de faisceaux d'éner- gie, tels qu'un laser ou un faisceau d'ions. On notera en outre que le faisceau en régime d'impulsions peut être remplacé par un faisceau continu effectuant un balayage du dispositif à une vitesse suffisante
pour permettre la refusion du métal, sans perturber les caractéristi-
ques électriques du substrat semi-conducteur sous-jacent.
Il va de soi que de nombreuses autres modifications peuvent être apportées au procédé décrit et représenté, sans sortir du cadre
de l'invention.
2 487122

Claims (7)

REVENDICATIONS
1. Procédé de fabrication de dispositifs à semiconducteur dans un substrat semiconducteur (10), caractérisé en ce que: on place une couche de métal (22) sur ce substrat; et on expose cette couche de métal à un faisceau d'énergie (30).
2. Procédé de fabrication d'un dispositif à semiconducteur perfec-
tionné sur un substrat semiconducteur (10), caractérisé en ce que:
on place au moins une couche isolante (14,18) sur le substrat semi-
conducteur; on place une couche de métal (22) sur la couche isolante; et on expose la couche de métal à un faisceau d'énergie en régime
d' impulsions.
3. Procédé de fabrication d'un dispositif à semiconducteur per-
fectionné sur un substrat semiconducteur (10) caractérisé en ce que on place une couche de matière diélectrique (14,18) sur la surface supérieure du substrat; on place une couche de métal (22) sur la matière diélectrique, au moins; et on expose la couche de métal à un faisceau d'électrons ayant une durée d'impulsion limitée de façon que
la matière de la couche de métal manifeste une refusion au moins par-
tielle, suffisante pour réparer les fissures et les discontinuités
dans cette couche de métal, sans modifier notablement les caractéris-
tiques électriques du substrat.
4. Procédé selon la revendication 3, caractérisé en ce que la
durée d'impulsion est de l'ordre de 20 ns.
5. Procédé selon la revendication 1, caractérisé en ce que le fais-
ceau d'énergie est continu et il balaie la couche de métal.
6. Procédé selon la revendication 2, caractérisé en ce que le fais-
ceau d'énergie est un faisceau d'électrons, un faisceau d'ions ou un
faisceau laser.
7. Procédé de fabrication d'un dispositif du type métal-oxyde-semi-
conducteur/silicium sur saphir, caractérisé en ce que: a) on définit des Ilots de silicium (10) sur un substrat de saphir (32); b) on forme des paires source-drain (12) dans chacun des îlots de silicium; c) on forme une couche diélectrique d'oxyde de grille (14) couvrant la région de canal entre chacune des paires source-drain; d) on forme des grilles en silicium polycristallin (16) recouvrant la région de canal entre
2 487122
chacune des paires source-drain; e) on forme une couche dié-
lectrique de recouvrement (18); f) on ouvre des trous de contact vers les électrodes en silicium polycristallin et d'autres trous de contact (20) vers les paires source-drain; g) on fait évaporer une couche d'aluminium (22) sur l'ensemble du dispositif; - h) on expose la couche d'aluminium à un faisceau d'électrons (30) en régime d'impulsions en utilisant un générateur de faisceau d'électrons commandé par un condensateur de décharge interne, le faisceau d'électrons ayant une durée d'impulsion de l'ordre de 20 ns
et un diamètre de faisceau de l'ordre de 38 mm, tandis que le con-
-densateur de décharge du générateur de faisceau d'électrons est chargé initialement à environ 190 kV; et i) on définit des lignes
conductrices dans la couche d'aluminium, par photogravure.
FR8113878A 1980-07-17 1981-07-16 Procede de fabrication de dispositifs a semi-conducteur Withdrawn FR2487122A1 (fr)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US06/169,559 US4327477A (en) 1980-07-17 1980-07-17 Electron beam annealing of metal step coverage

Publications (1)

Publication Number Publication Date
FR2487122A1 true FR2487122A1 (fr) 1982-01-22

Family

ID=22616205

Family Applications (1)

Application Number Title Priority Date Filing Date
FR8113878A Withdrawn FR2487122A1 (fr) 1980-07-17 1981-07-16 Procede de fabrication de dispositifs a semi-conducteur

Country Status (3)

Country Link
US (1) US4327477A (fr)
FR (1) FR2487122A1 (fr)
GB (1) GB2080620A (fr)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2081018B (en) * 1980-07-31 1985-06-26 Suwa Seikosha Kk Active matrix assembly for display device
JPS592352A (ja) * 1982-06-28 1984-01-07 Toshiba Corp 半導体装置の製造方法
US4489481A (en) * 1982-09-20 1984-12-25 Texas Instruments Incorporated Insulator and metallization method for VLSI devices with anisotropically-etched contact holes
EP0202572B1 (fr) * 1985-05-13 1993-12-15 Nippon Telegraph And Telephone Corporation Procédé pour la formation d'une couche mince aplanie d'aluminium
US4814578A (en) * 1985-06-24 1989-03-21 The United States Of America As Represented By The Department Of Energy Planarization of metal films for multilevel interconnects
US4674176A (en) * 1985-06-24 1987-06-23 The United States Of America As Represented By The United States Department Of Energy Planarization of metal films for multilevel interconnects by pulsed laser heating
US4681795A (en) * 1985-06-24 1987-07-21 The United States Of America As Represented By The Department Of Energy Planarization of metal films for multilevel interconnects
US5444260A (en) * 1993-07-01 1995-08-22 Midwest Reasearch Institute Atomic-level imaging, processing and characterization of semiconductor surfaces
US5639357A (en) * 1994-05-12 1997-06-17 Applied Materials Synchronous modulation bias sputter method and apparatus for complete planarization of metal films
US6551926B1 (en) * 1999-06-09 2003-04-22 Electron Vision Corporation Electron beam annealing of metals, alloys, nitrides and silicides

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3600797A (en) * 1967-12-26 1971-08-24 Hughes Aircraft Co Method of making ohmic contacts to semiconductor bodies by indirect ion implantation
JPS5130437B1 (fr) * 1970-03-25 1976-09-01
US4059707A (en) * 1975-08-29 1977-11-22 Rca Corporation Method of filling apertures with crystalline material
US4116721A (en) * 1977-11-25 1978-09-26 International Business Machines Corporation Gate charge neutralization for insulated gate field-effect transistors
US4258078A (en) * 1978-06-22 1981-03-24 Bell Telephone Laboratories, Incorporated Metallization for integrated circuits
US4187126A (en) * 1978-07-28 1980-02-05 Conoco, Inc. Growth-orientation of crystals by raster scanning electron beam
US4267011A (en) * 1978-09-29 1981-05-12 Tokyo Shibaura Denki Kabushiki Kaisha Method for manufacturing a semiconductor device
US4214918A (en) * 1978-10-12 1980-07-29 Stanford University Method of forming polycrystalline semiconductor interconnections, resistors and contacts by applying radiation beam
US4229232A (en) * 1978-12-11 1980-10-21 Spire Corporation Method involving pulsed beam processing of metallic and dielectric materials
US4272880A (en) * 1979-04-20 1981-06-16 Intel Corporation MOS/SOS Process
US4249960A (en) * 1979-06-18 1981-02-10 Rca Corporation Laser rounding a sharp semiconductor projection

Also Published As

Publication number Publication date
GB2080620A (en) 1982-02-03
US4327477A (en) 1982-05-04

Similar Documents

Publication Publication Date Title
EP0164281B1 (fr) Procédé de fabrication d'une couche isolante enterrée dans un substrat semiconducteur, par implantation ionique
EP0801419B1 (fr) Procédé d'obtention d'un film mince de matériau semiconducteur comprenant notamment des composants électroniques
EP0351001B1 (fr) Procédé pour fabriquer un dispositif semi-conducteur ayant au moins un niveau de prise de contact à travers des ouvertures de contact de petites dimensions
EP3392918B1 (fr) Procede de realisation d'un dispositif d'affichage a matrice de leds
FR2544916A1 (fr) Procede de fabrication de transistors a effet de champ mos
FR2476911A1 (fr) Procede de fabrication de transistors bipolaires complementaires et de dispositifs mos a symetrie complementaire a electrodes de commande polycristallines
FR2682534A1 (fr) Dispositif a semiconducteurs comportant un empilement de sections d'electrode de grille, et procede de fabrication de ce dispositif.
FR2487122A1 (fr) Procede de fabrication de dispositifs a semi-conducteur
EP0122822B1 (fr) Procédé de fabrication d'un dispositif semi-conducteur du type comprenant au moins une couche de silicium déposée sur un substrat isolant
FR2533749A1 (fr) Procedure de fabrication d'un dispositif a semiconducteurs du type multicouches, par introduction selective d'une impurete a partir d'un masque
JP2502789B2 (ja) 薄膜トランジスタの製造方法
FR2517123A1 (fr) Procede de formation d'une pellicule semi-conductrice monocristalline sur un isolant
WO2003077321A2 (fr) Diode schottky de puissance a substrat sicoi, et procede de realisation d'une telle diode
EP0190243B1 (fr) Procede de fabrication d'un circuit integre de type mis
FR2759491A1 (fr) Cathode froide a emission de champ et son procede de fabrication
FR2787634A1 (fr) Procede de realisation de transistors cmos et dispositifs associes
FR2535528A1 (fr) Structure de circuit integre sur substrat isolant avec remblai isolant autour des ilots semi-conducteurs
EP1520294A1 (fr) Dispositif electronique, notamment dispositif de puissance, a couche mince, et procede de fabrication de ce dispositif
FR2711451A1 (fr) Procédé d'obtention de contacts conducteurs auto-alignés pour composants électroniques.
JP4198775B2 (ja) 多結晶シリコン薄膜トランジスタの製造方法
FR2913144A1 (fr) Procede de fabrication de transistor a effet de champ.
FR2507822A1 (fr) Procede de fabrication de cellules solaires et cellules solaires correspondantes
JPS62134922A (ja) 半導体装置の製造方法
JPS6362894B2 (fr)
JPH07335901A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
ST Notification of lapse