FR2485297A1

FR2485297A1 - Dispositif de codage a interpolation

Info

Publication number: FR2485297A1
Application number: FR8111932A
Authority: FR
Inventors: Russell Jay Apfel
Original assignee: Advanced Micro Devices Inc
Current assignee: Advanced Micro Devices Inc
Priority date: 1980-06-18
Filing date: 1981-06-17
Publication date: 1981-12-24
Also published as: DK159704B; NO820512L; DK159704C; DK70082A; HK26288A; DE3071023D1; NO156348C; FR2485297B1; JPS57500857A; CA1166372A; BR8009086A; AU544141B2; WO1981003724A1; EP0054033A1; EP0054033A4; AU7030481A; EP0054033B1; NO156348B

Abstract

L'INVENTION CONCERNE UN DISPOSITIF DE CODAGE A INTERPOLATION DESTINE A UN CIRCUIT DE TRAITEMENT AUDIO-FREQUENCE DE LIGNE D'ABONNES. CE DISPOSITIF COMPORTE UN CONVERTISSEUR ANALOGIQUENUMERIQUE A INTERPOLATION DESTINE A CONVERTIR UN SIGNAL ANALOGIQUE D'ENTREE EN UN SIGNAL NUMERIQUE COMPRENANT PLUSIEURS MOTS BINAIRES A PLUSIEURS BITS, CONSTITUES EN TOTALITE DE 0 OU D'UNE SERIE D'UN OU PLUSIEURS 0 ET D'UNE SERIE D'UN OU PLUSIEURS 1. UN CIRCUIT LOGIQUE CONVERTIT CHAQUE MOT BINAIRE EN UN MOT BINAIRE MODIFIE AYANT UN NOUVEAU FORMAT, DE MANIERE QUE LA VALEUR DE CHAQUE MOT MODIFIE SOIT EGALE A LA VALEUR DU MOT CORRESPONDANT A PLUSIEURS BITS CONVERTI AFIN QUE LE BIT DE POIDS FAIBLE DE CE MOT SOIT DOUBLE ET PRENNE UNE VALEUR EGALE AU SECOND BIT. DOMAINE D'APPLICATION: TRAITEMENT DE SIGNAUX POUR LIGNES D'ABONNES AU TELEPHONE.

Description

La présente invention concerne de façon générale les dispositifs utilisés dans les systèmes de télécommunications et elle porte plus particulièrement sur un nouveau circuit de traitement audiofréquence pour ligne d'abonné dans lequel des signaux vocaux d'entrée sous forme analogique sont convertis et traités sous forme numérique avant d'être émis et, inversement, les signaux reçus sont traités sous forme numérique avant d'etre reconvertis sous forme analogique.

Les dispositifs de télécommunications de l'art antérieur destinés à convertir des signaux vocaux en un format numérique pour leur émission comprennent de façon caractéristique un circuit d'interface de ligne d'abonné qui assure une conversion deux fils-quatre fils et une opération d'alimentation de ligne en employant des techniques de couplage par transformateur, ainsi que des circuits supplémentaires destinés à assurer les fonctions de test de supervision et de sonnerie, des filtres analogiques d'émission et de réception et un codeurdécodeur qui effectue la conversion réelle des signaux analogiques en signaux numériques MIC et la conversion inverse.des signaux MIC en signaux analogiques.Les fabricants de circuits intégrés tentent actuellement de remplacer ces composants de circuit individuels par des circuits intégrés qui accomplissent les diverses fonctions telles qu'elles sont accomplies actuellement, c'est-à-dire qu'un codeur-décodeur monolithique a une seule voie remplace la fonction de codage-décodage, des filtres à une seule voie remplacent la fonction de filtrage et un circuit d'interface de ligne d'abonné monolithique remplace le transformateur et le matériel qui lui est associé. Du fait que les systèmes de l'art antérieur étaient basés sur une architecture de système qui a été développée il y a un certain nombre d'années et tirait parti des composants disponibles à cette époque, un simple remplacement des compasants en utilisant la technologie des circuits intégrés complexes ne permet pas de tirer le meilleur parti dé cette technologie.

Les systèmes de l'art antérieur accomplissent un certain nombre de fonctions qu'on peut diviser en trois catégories principales. (1) La fonction d'interface analogique à haute tension avec la ligne d'abonné, (2) le traitement du signal vocal, comprenant la conversion deux fils-quatre fils, le filtrage et le codage, et (3) la fonction d'interface avec le monde numérique comprenant les circuits de transmission des signaux MIC et la ligne de commande qui provient d'un processeur ou d'un contrôleur. Pour réaliser un nouveau système, il est raisonnable de découper le nouveau système conformément à ces catégories. L'interface analogique avec la ligne d'abonné nécessite des dispositifs à courant élevé et à tension élevée et elle est donc réalisée de la façon la plus avantageuse avec une technologie bipolaire à haute tension.Les technologies bipolaires à haute tension ne sont pas des technologies à densité élevée et le dispositif correspondant devra donc être maintenu aussi simple que possible. Les fonctions de traitement du signal et d'interface numérique peuvent toutes deux être réalisées en technologie à basse tension. Les technologies à basse tension sont des technologies à haut niveau d'intégration et à densité élevée parmi lesquelles la technologie
MOS à canal n correspond au choix optimal en ce qui concerne le coût.

A l'heure actuelle, le traitement du signal s'effectue sous la forme d'une conversion analogique deux fils-quatre fils suivie par un- filtrage analogique, aes opérations analogiques d'échantillonnage-blocage et une conversion analogique-numérique ou numérique-analogique.

Les fonctions de compression-extension sont également accomplies d'une manière analogique dans les convertisseurs analogique-numérique et numérique-analogique. Du fait que la technologie MOS à canal n est optimale pour les fonctions numériques, il apparalt possible en pratique de baser un nouveau système sur un traitement numérique du signal. Cependant, les concepteurs de tels systèmes étaient jusqu'à présent peu enclins à utiliser des filtres numériques, du fait que ces dispositifs sont des structures complexes qui nécessitent une grande quantité de matériel et qui dissipent une puissance importante.

Pour réaliser une structure de filtre numérique, il est nécessaire d'employer un convertisseur analogiquenumérique et numérique-analogique. Cependant, dans les fonctions de traitement audiofréquence de ligne- d'abonné, des convertisseurs analogique-numérique et numériqueanalogique sont nécessaires même avec des filtres analogiques, si bien que l'emploi de tels convertisseurs ne représente pas une pénalité. Ils sont simplement placés dans des parties différentes du système. Les filtres numériques nécessitent également dès le départ une quantité raisonnable de matériel remplissant des fonctions d'ordre général. La réalisation d'un tel filtre nécessite une unité de traitement arithmétique, une mémoire morte et une mémoire vive.Par conséquent, un filtre très simple nécessite presque autant de matériel à base de silicium qu'un filtre complexe.- Bien que les filtres nécessaires pour les fonctions de ligne d'abonné soient des filtres complexes, le filtre numérique présente un avantage de coût lorsqu'on le compare au filtre analogique.

Lorsqu'on examine comment varie le coût d'un filtre (basé sur l'aire de silicium) en fonction de la complexité (ou du degré de-difficulté) et des performances exigées du filtre, on conStatqu'avec les filtres de type analogique le coût augmente selon une fonction linéaire de la complexité. Cependant, dans le cas des-filtres numériques, le coût initial est élevé mais le coût correspondant à une augmentation de complexité est fortement réduit. L'une des raisons de ceci consiste en ce que les filtres numériques peuvent utiliser lematé- riel en multiplex et temps partagé, alors que les filtres analogiques ne le peuvent pas.De plus, le filtre numérique ne nécessite pas de composants de précision tandis que le filtre analogique nécessite un grand nombre de composants de précision (qui peuvent- devoir être ajustés et doivent avoir une très faible- dérive) afin de satis faire les spécifications de performances. On peut également augmenter la précision du filtre numérique en ajoutant simplement des bits supplémentaires dans le circuit de calcul.

La dissipation de puissance due à l'importance du traitement arithmétique a constitué une autre .difficul- té liée à l'utilisation de filtres numériques pour de telles applications. Les filtres numériques caractéristiques nécessitent des multiplicateurs rapides qui dissipent beaucoup de puissance. Les systèmes de télécommunications nécessitent une très faible dissipation de puissance et les filtres analogiques ont eu tendance à demander moins de puissance que les filtres Ilumériques. Par conséquent, les réalisations de l'art antérieur ont traditionnellement utilisé des filtres analogiques plutôt que des filtres numériques.

Un but éssentiel de l'invention est donc de réaliser un nouveau circuit de- traitement audiofréquence pour ligne d'abonné dans lequel tout le traitement du signal soit accompli après conversion sous forme numérique des signaux vocaux d'entrée.

L'invention a également pour but de réaliser un circuit de conversion analogique-numérique perfectionné destiné à être utilisé dans les parties de traitement audiofréquence d'un dispositif de télécommunications.

L'invention a également pour but d'offrir des techniques de filtrage numérique perfectionnées qui sont destinées à être utilisées dans les parties de traitement de signal d'un dispositif de télécommunications.

En résumé, un mode de réalisation préféré de l'invention est constitué par un circuit d'émission comprenant un filtre d'entrée, un convertisseur analogique-numérique, un circuit de traitement de signal numérique comprenant des dispositifs de filtrage numériques commandés par ordinateur et programmables par l'utilisateur, et un registre d'émission ; et un circuit de réception comprenant un système de réception,.un circuit de traitement de signal numérique comprenant des dispositifs de filtrage numériques commandés par ordinateur et programmables par l'utilsateur, un convertisseur -numérique-analo- gique et un filtre de sortie.

D'vautres caractéristiques et avantages de l'lnven- tion seront mieux compris à la lecture de la description qui va suivre de modes de réalisation et en se référant aux dessins annexés sur lesquels
Les figures 1A et 1B sont un schéma synoptique montrant l'architecture de système d'un circuit de traitement audiofréquence pour ligne d'abonné qui correspond à l'invention
La figure 2 est un schéma représentant un filtre à réponse impulsionnelle finie ;
Les figures 3 et 4 sont des schémas représentant deux types de filtres à réponse impulsionnelle infinie
La figure 5 est un schéma synoptique représentant un convertisseur analogique-numérique à interpolation de l'art antérieur, du type utilisé conformément à l'invention ;;
Les figures 6a et 6b représentent respectivement l'interpolation à trois niveaux et l'interpolation à deux niveaux conformément à l'invention, aux frequences Fa et Fa /2
Les figures 7a et 7b illustrent le fonctionnement du dispositif correspondant à l'invention
La figure 8 est un graphique montrant la caractéristique de gain en fonction de la fréquence d'-un convertisseur analogique-numérique utilisant un convertisseur du type représenté sur la figure 10
La figure 9 est un schéma synoptique représentant un convertisseur analogique-numérique à interpolation modifié conformément à l'invention
La figure 10 représente un autre mode de réalisation d'un convertisseur analogique-numérique à interpolation correspondant à l'invention
La figure 11 illustre le fonctionnement du convertisseur analogique-numérique qui e-st représenté sur la figure 10
La figure 12 est un graphique représentant les rapports signal/bruit numérique pour un convertisseur ana logique-numérique adaptatif correspondant à l'invention ;
La figure 13 est un schéma synoptique représentant un circuit destiné à modifier le fonctionnement du convertisseur qui est représenté sur la figure 10
La figure 14 est un driagramme illustrant le fonctionnement d'un convertisseur avec et sans la modification qui est représentée sur la figure 13
La figure 15 est un schéma synoptique d'un filtre numérique à réduction de fréquence d'échantillonnage correspondant à l'invention ;;
La figure 16 représente une réalisation par matériel du filtre qui est représenté sur la figure 15
La figure 17 est un schéma logique montrant une réalisation d.'un filtre à réponse impulsionnelle finie correspondant à l'invention ;
La figure 18 est un schéma logique représentant la réalisation d'un filtre à réponse impulsionnelle finie à 23 prises correspondant à l'invention
La figure 19 est un schéma logique représentant une réalisation d'un filtre à additionneur parallèle correspondant à l'invention
La figure 20 est un schéma logique représentant une réalisation d'un réseau de logique combinatoire d'un filtre à réponse impulsionnelle infinie à trois prises correspondant à l'invention
La figure 21 est un schéma synoptique représentant un filtre à réponse impulsionnelle finie à cinq prises utilisant un dispositif de consultation d'une mémoire morte ; et
La figure 22 est un schéma synoptique représentant une réalisation d'un filtre à réponse impulsionnelle finie à huit prises utilisant une consultation de mémoire morte.

On va maintenant considérer la figure 1 sur laquelle on voit un schéma synoptique d'un circuit de traitement audiofréquence de ligne d'abonné, 10, destiné à être utilisé en association avec un circuit d'interface de ligne d'abonné 12 dont un exemple est décrit dans les demandes le brevets U.S. NO 161 489 t N0 161 490 déposes le 20.6.80.

De façon générale, le circuit de traitement audiofréquence de ligne d'abonné comprend des éléments formant un circuit d'émission qui comporte un filtre d'entrée 14, un convertisseur analogique-numérique 16, un circuit de traitement de signal numérique 1.8 et un registre d'émission 20. Le circuit de signal reçu comprend un registre de réception 22, un circuit de traitement de signal de réception 24, un convertisseur numériqùe-analogique 26 et un filtre de sortie 28. En outre, il existe également un élément de commande d'entrée/sortie 30 ainsi que des circuits supplémentaires comprenant un circuit de commande de système 32 et un circuit de commande 34 pour le circuit de traitement audiofréquence de ligne d'abonné.

Plus précisément, le filtre d'entrée 14 est un simple filtre anti-repliement qui est utilisé pour éviter que les signaux proches de la cadence d'échantillonnage soient repliés dans la bande vocale au cours des opérations ultérieures de réduction de la cadence d'échantillonnage. Le filtre 14 doit avoir une- atténuation d'au moins 10 dB à 508 kHz (si Fs = 512 kHz). On peut obtenir ceci en utilisant un filtre à un seul pôle placé à 114 kHz. Le retard qui se manifeste dans ce filtre a une valeur nominale de 1,4 fs.

Comme on l'expliquera ci-après de façon plus détaillée, le convertisseur analogique-numérique 16 est un codeur à interpolation qui échantillonne le signal analogique d'entrée (voix) à une fréquence d'échantillonnage relativement élevée, telle que 512 kHz (ou 256 kHz) et qui produit des mots numériques à plusieurs bits représentatifs de l'amplitude du signal pour chaque échanti-llon.

Le convertisseur analogique-numérique est d'une grande importance dans la détermination des performances du système et il crée la plupart des err-eurs se manifestant dans le système. Ces performances déterminent le rapport signal/bruit, la. stabilité du. gain, le bruit de la voie au repos, la distorsion harmonique, la réponse aux signaux hors bande, la distorsion d'intermodulation et elles peuvent limiter la réponse en fréquence.

Le circuit de traitement de signal d'émission 18 comprend deux filtres passe-bas de réduction de la fréquence d'échantillonnage, 40 et 42, un filtre d'équilibrage 44, un filtre de correction de la distorsion d'atténuation en émission, 46, un circuit de réglage du gain en émission 48, un filtre d'émission principal 50 et un circuit de compresseur numérique 52. Comme on l'expliquera ci-apres de façon plus détaillée, le convertisseur analogique-numérique 16 est également capable de convertir de façon précise des signaux qui sont- au-dessus de 3,4 kHz et ces signaux doivent donc être atténués avec des filtres passe-bas, comme dans un système de filtrage classique. Conformément à l'invention, le filtrage est accompli au moyen d'une série de filtres passe-bas comprenant ceux qui sont représentés en 40, 42 et 50.Les filtres passe-bas 4Q et 42 sont des filtres de réduction de la fréquence d'échantillonnage. Le filtre d'émission 50 ne constitue pas seulement un filtre passe-bas.et il comporte en outre une section de filtre passe-haut pour effectuer la réjection à 50 Hz qui est normalement effectuée dans le cadre du filtre ant-irepliement dans un système téléphonique.

Les filtres numériques nécessitent un volume de calcul important et ce volume de calcul est d'autant plus grand que la fréquence est plus élevée, à cause de la cadence de calcul plus élevée qui est nécessaire. Il est donc important d'un point de vue économique de réduire le nombre de calculs et de réduire aussi rapidement que possible la cadence d'échantillonnage. Les filtres 40 et 42 ont donc pour fonction de réduire la cadence d'échantillonnage. Plus précisément, le filtre 40 réduit la cadence d'échantillonnage de 512 kHz à 32 kHz en accomplissant une fonction de filtrage passe-bas. Ce filtre doit faire en sorte qu'aucun signal supérieur à 32 kHz ne soit replié dans la bande passante qui s'étend de O à 3,4 kHz.De plus,-le filtre 40 doit avoir des carac téristiques dans la bande passante qui soient aussi plates que possible. I1 n'est cependant pas obligatoire ni particulièrement critique que la caractéristique dans la bande passante soit maintenue absolument plate, car on peut compenser ceci dans d'autres sections de filtres numériques.

Un avantage de l'utilisation de filtres numériques consiste en ce qu'on peut utiliser d'autres filtres pour compenser les effets d'un filtre précédent, du fait que leurs caractéristiques sont définies de façon très précise. Lorsqu'on utilise un filtre analogique, il est très difficile d'utiliser une section de filtre suivante pour annuler les effets d'une section précédente, du fait que les variations d'un filtre sont dues aux composants de ce filtre.

Le signal à 32 kHz qui sort du filtre 40 est ensuite appliqué à un second filtre passe-bas de réduction de la fréquence d'échantillonnage, 42, qui réduit encore davantage la fréquence pour l'amener à 16 kHz.

Ce filtre doit faire en sorte qu'aucune composante ne soit repliée dans la bande passante et qu'il n'existe pas dans son signal de sortie des composantes qui représenteraient des fréquences supérieures à 12,6 kHz, c'est-à-dire 16 kHz moins 3,4 kHz. Ces deux filtres pourraient être combinés en une seule structure de filtrage, mais ils sont effectivement séparés en deux dans l'invention de façon à fournir des points correspondants à des signaux à 32 kHz et à 16 kHz qui sont destinés à être utilisés par d'autres composants de circuit.

On sautera pour l'instant les filtres 46 et 48 pour considérer le filtre d'émission principal 50 qui assure à la fois des fonctions de filtrage passe-bas et passe-haut. La fonction de filtrage passe-bas définit un filtre passe-bas avec une caractéristique en pente descendante de 3,4 kHz à 4,6 kHz et cette fonction est analogue à celle qui est remplie par les filtres analogiques dans les systèmes de l'art antérieur. Ce filtre assure en outre une correction d'atténuation pour compenser les effets des filtres 40 et 42 ainsi que tout effet produit par le pré-filtre 14. La section passe-haut de ce filtre assure la réjection à 50 Hz et fait disparate tout signal de basse fréquence qu'il n'est pas souhaitable d'émettre dans un système téléphonique. Le signal de sortie du filtre 50 consiste en un code linéaire.Il est nécessaire de choisir un code linéaire pour conserver de bonnes performances de rapport signal/bruit dans le système, ainsi que pour permettre un traitement aisé des signaux.

Le compresseur numérique 52 utilise un algorithme numérique pour convertir le code linéaire en un code correspondant à la loi p ou la loi A qui est nécessaire dans certains systèmes téléphoniques. Si on désire un signal de sortie en code linéaire, ce sous-ensemble du système peut être sauté. Le signal de sortie du compresseur est appliqué à un circuit de registre d'émission 20 qui, lorsqu'il est commandé par des signaux de commande de système appliqués en 21, émet les données vers un autocommutateur téléphonique qui est branché à la borne d'émission 50. Les sous-ensembles fonctionnels décrits jusqu'ici sont assez similaires à ceux correspondant aux fonctions habituelles accomplies par le filtre d'émission et le convertisseur analogique-numérique des circuits de l'art antérieur. Les circuits de l'art antérieur comportent habituellement un élément de réglage de gain en amont du sous-ensemble-d'émission du système, cet élément étant constitué par un certain type dlamplifica- teur. Dans le mode de réalisation qui est représenté, la fonction de gain est accomplie par un circuit de réglage de gain 48 qui procure du gain en multipliant par une constante numérique le mot numérique qui provient du filtre de réduction de la fréquence d'échantillonnage 42.

La constante numérique est programmable par l'utilisateur et elle peut être programmée de façon précise afin que le gain ait une plage de variation très étendue, allant de +12 dB jusqu'à pratiquement -OO dB, en fonction de ce qui est déterminé par un choix approprié des mots de commande de gain que l'utilisateur programme dans le dispositif.

Alors que dans les systèmes de l'art antérieur le gaindoit être programmé par un certain réglage manuel du système, dans le dispositif de l'invention il n'y a aucun composant physique à modifier, du fait que le gain est programmé par un bus d'entrée/sortie de commande, 51, et le gain peut être programmé au moment de l'installation, sous la commande d'un ordinateur, ce qui représente une importante économie de temps et d'argent pour le constructeur. On utilise le filtre d'équilibrage 44 pour réaliser une fonction d'équilibrage transhybride, décrite ci-après de façon plus détaillée.

On va maintenant considérer le circuit de réception dans lequel les signaux reçus sur la borne 55 sont appliqués à l'ventrée du registre dé réception 22;, puis ensuite au circuit de traitement 24 qui comprend un extenseur numérique 54, un filtre de réception principal 56, un circuit de réglage de gain 58, un filtre de correction de distorsion d'atténuation de réception 60, deux circuits interpolateurs passe-bas 62 et 64, et un filtre d'adaptation d'impédance 66.

L'extenseur 54 fonctionne sous commande du programme (ordre appliqué sur l'entrée 57) de façon à recevoir un code en loi p ou en loi A et à le convertir en un code linéaire à 12 ou 13 bits, comme celui qui est utilisé dans le circuit d'émission. Si le mot de commande indique que le mot d'entrée est linéaire, l'extenseur peut être sauté. La cadence d'échantillonnage d'entrée du système est de 8 kHz.

Le circuit de réception a pour but de simplifier le filtre de réception qui doit ici filtrer une composante à 8 kHz en utilisant une technique de filtrage passe-bas.

En outre, les filtres de réception de l'invention doivent compenser la distorsion qui est produite par la faible cadence d'échantillonnage. Cette distorsion est appelée distorsion en sinX/X et elle produit une atténuation apparente des signaux lorsque la fréquence des signaux devient un pourcentage appréciable de la cadence d'échantillonnage.

Par exemple, un signal à 3,5 kHz dans un système à échantillonnage à 8 kHz présente environ 2 ou 2,5 dB d'atténuation qu'on doit corriger.

Conformément à l'invention, on vise deux objectifs. L'unestd'utiiisërdes techniques de filtrage pour augmenter la cadence d'échantillonnage et pour déterminer tous les points qui sont nécessaires pour parvenir à une cadence d'échantillonnage très supérieure, c'est-à-dire une cadence d'échantillonnage de 256 kHz (ou 128 kHz).

A la cadence d'échantillonnage supérieure, on bénéficie dtun double avantage. Premièrement, la distorsion en sinX/X est fortement réduite et elle est en fait réduite à un point tel qu'elle est si faible qu'il n'est pas nécessaire de la corriger. Secondement, la seule composante qui soit présente, en plus des composantes de la bande vocale au-dessous de 4 kHz,est la composante d'échantillonnage.

En utilisant une composante d'échantillonnage à une fréquence très élevée, comme 256 kHz (ou 128 kHz), le niveau de cette composante est fortement réduit et il est beaucoup plus facile de la filtrer du fait que le filtre de réception 56 doit être plat pour les signaux en bande vocale et doit avoir une attenuation élevée la cadence d'échantillonnage. La conception du filtre est d'autant plus facile que la cadence d'échantillonnage est élevée, à cause de la plus grande différence entre la bande passante et la bande atténuée du filtre.

Conformément à l'invention, le filtrage est effectué à l'aide des trois filtres 56, 62 et 64. Le filtre de réception principal 56 est un dispositif passebas similaire à l'élément passe-bas du filtre 50 et il fonctionne à 16 kHz, tandis que la section passe-haut du filtre 50 fonctionne à 8 kHz. Le filtre 56 reçoit un signal à 8 kHz mais il fournit en sortie un signal à 16 kHz. Il doit donc présenter une atténuation considérable dans la bande comprise entre 4,6 kHz et 8 kHz, afin d'assurer la réjection de toute fréquence repliée et de la composante à 8 kHz qui est présente, à cause de la cadence d'échantillonnage. Alors que le filtre d'émission 50 est à la fois un filtre passe-bas et un filtre passehaut, le filtre 56 est seulement un filtre passe-bas.

La raison pour laquelle le circuit d'émission comporte des éléments passe-bas et passe-haut alors que le filtre de réception ne comporte qu'un élément passebas consiste en ce que dans le circuit d'émission on peut très facilement capter des signaux à 60 Hz aux E.U.A.

et des signaux à 5p Hz en Europe, du fait que le signal est reçu par une ligne téléphonique et que ces lignes s'étendent de façon caractéristique le long de lignes de transport d'énergie électrique. Une fraction de ces signaux s'introduit malheureusement dans lesystème téléphonique. La section de filtrage passe-haut50 est conçu de façon à assurer la réjection des signaux à 50 Hz et une fois que la réjection de ces signaux a été effectuée et que le système travaille sous forme numérique, les signaux à 50 Hz ne peuvent plus s'introduire dans des sections numériques ultérieures. De ce fait, le filtre à 50 Hz n'est pas nécessaire dans le circuit de réception.

Le signal de sortie du filtre 56 est appliqué à l'entrée d'un circuit de réglage de gain58, puis à un filtre de correction d'atténuation de réception 60 et ces deux éléments seront décrits ultérieurement de façon plus détaillée.

Le premier circuit interpolateur passe-bas 62 reçoit un signal d'entrée à 16 kHz provenant du circuit 58 et il produit un signal de sortie à 32 kHz. I1 constitue un filtre passe-bas dont le but est d'atténuer fortement la composante à 16 kHz. Du fait que le signal de sortie est à 32 kHz, ce filtre introduit une composante à 32 kHz.

Le second circuit interpolateur passe-bas 64 est également un filtre passe-bas qui fournit en sortie un signal à 256 kHz (ou 128 kHz) dans le système considéré de façon à effectuer un filtrage passe-bas des composantes à 32 kHz et à introduire certaines composantes de plus fai ble amplitude aux fréquences plus élevées. Les filtres 62 et 64 ont essentiellement pour fonction de filtrer les composantes de haute fréquence. S'ils ne sont pas parfaitement plats dans la bande passante, leurs caractéristiques peuvent être prévues de façon très précise et peuvent être compensées-par le filtre 56, ce qui est effectivement le cas dans le système considéré, du fait que les filtres 62 et 64 atténuent effectivement certains des signaux voisins de l'extrémité haute de la bande passante, c'est-àdire autour de 2 ou 3 kHz.Par conséquent, le filtre 56 comporte un réseau de compensation qui compense l'atténuation qui est produite par les filtres 62 et 64.

Le signal dé sortie du filtre 64 est ensuite appliqué au convertisseur numérique-analogique 26 qui convertit les signaux sous forme analogique et les transmet au filtre de sortie 28. Dans les systèmes téléphoniques, les composantes de haute fréquence doivent être atténuées d'au moins 28 dB par rapport aux composantes de basse fréquence. Avec une cadence d'échantillonnage de 256 kHz, le signal à cette fréquence est à un niveau inférieur de 28 dB à celui de la composante a 3,4 kHz.

Ainsi, aucun filtre de sortie ou de lissage n'est théoriquement nécessaire. Cependant, le système considéré comporte le filtre 28 dans un but de sécurité.

Les filtres numériques sont des processeurs arithmétiques complexes qui mettent en oeuvre l'équation fondamentale d'un filtre
a0 + a1 Z- + a2 Z- +.... an Z-n
Yi Xi (1)
1 + b1 z-1 + b2 Z- + .... bm Z-m dans laquelle Xi représente les échantillons d'entrée et
Y. représente les échantillons de sortie.

La figure 2 représente schématiquement un filtre à réponse impulsionnelle.finie à 8 prises, appelé quelquefois filtre transversal ou non récursif, et ce filtre comprend sept éléments de retard ou .de.mémoire, huit multiplicateurs 69 et sept éléments additionneurs 70. Comme on le notera, ce circuit réalise un filtre de la forme re présentée par l'équation Y0 = A0 X0 + A1 X-1 + A2 X-2 + ....A7 X7 (2) dans laquelle les termes A0 - A7 représentent les coefficients de prise qui sont appliqués aux multiplicateurs 69 et les termes XO - X-7 représentent les valeurs d'entrée courantes et retardées de X qui doivent être multipliées par les coefficients de prise respectifs.Le dispositif à 8 prises qui est représenté est inconditionnellement stable dans la mesure où il ne comporte pas de réaction et où la valeur de sortie n'est fonction que d'un ensemble précédent de valeurs d'entrée.

La figure 3 représente un filtre à réponse impulsionnelle infinie- de forme canonique a-ppelé quelquefois filtre récursif du second ordre, qui comprend deux éléments de retard 71, quatre éléments additionneurs 72 et quatre éléments multiplicateurs 73. On peut utiliser ce circuit pour représenter schématiquement un filtre répondant à l'équation Y0 = X0 + A0X-1 + A-2 X + B0X-1 + B1X-2(3) et il convient à l'utilisation en tant que filtre passebas. De façon générale, ce filtre, beaucoup plus efficace que le filtre à réponse impulsionnelle finie (il ne comporte que deux éléments de mémoire), présente une atténuation croissant plus rapidement, etc.

La figure 4 représente schématiquement un filtre à réponse impulsionnelle infinie sous forme couplée. Ce dispositif convient à l'utilisation en tant que filtre passe-haut répondant à l'équation+:
Y0 = X0 + (A1 - B0) X" -1 + A0 X'-1 (4) dans laquelle
X'O = XO + B1X -1 - B0X" -1 et
X"O = BoX'-l + B1X" -1
On notera que ce filtre comporte deux éléments de retard 74, six multiplicateurs 75 et cinq additionneurs 76.

On peut considérer qu'un filtre a une réponse impulsionnelle infinie si dans l'équation (1) ci-dessus, tous les termes b. sont égaux à O. Dans le cas contraire, on considère que le filtre à une réponse impulsionnelle infinie. Les filtres à réponse impulsionnelle infinie tendent à être plus efficaces dans la mesure où ils permettent de réaliser une caractéristique de filtre donnée avec moins de coefficients. Les compromis fondamentaux lorsqu'on considère des filtres portent sur le nombre total de multiplications et d'additions par seconde, la capacité totale de mémoire nécessaire pour enregistrer les échantillons d'entrée et de sortie (mémoire vive) et la capacité totale dé mémoire nécessaire pour enregistrer les coefficients (mémoire morte).

Pour obtenir l'efficacité maximale, les filtres doivent fonctionner avec une cadence d'échantillonnage aussi faible que possible Ceci s'applique aux filtres à réponse impulsionnelle finie comme aux filtres à réponse impulsionnelle infinie. Les dispositifs à réponse impulsionnelle finie nécessitent davantage de coefficients pour réaliser les filtre lorsque la cadence d'échantillonnage augmente. En fait, le nombre de coefficients' double approximativement lorsque la cadence d'échantillonnage double. Ainsi, lorsque la cadence d'échantillonnage augmente, la capacité de mémoire vive et de mémoire morte augmente de façon linéaire et la cadence arithmétique augmente comme le carré de l'augmentation de- la cadence d'échantillonnage (cadence mathématique plus élevée x nombre de calculs plus élevé). Les filtres à réponse impulsionnelle infinie ne nécessitent pas davantage de coefficients lorsque la cadence d'échantillonnage augmente mais ils nécessitent des mots plus longs, si bien que le calcul demande plus de temps (en utilisant des multiplicateurs série/parallèle) et la cadence de calcul augmente avec la cadence d'échantillonnage.

Le choix correct en ce qui concerne l'architecture semble être d'essayer de réduire la cadence d'échantillonnage du système en utilisant un filtre passe-bas dont la bande atténuée commence à une fréquence très inférieure à F /2. Si par exemple un filtre passe-bas fait disparaître
s toutes les composantes inférieures à F /16, on peut décrire s la sortie du filtre par un système aved une cadence d'échantillonnage Fus/8, c'est-à-dire 2xF /16. Cette réduction de la 'cadence d'échantillonnage est réalisée en utilisant un sur huit des échantillons de sortie du filtre et en rejettant les sept autres.On notera que dans un convertisseur analogique-numérique à interpolation, les données sont échantillonnées à une cadence très élevée soit 32 à 64 fois la fréquence à laquelle on s'intéresse, si bien que le filtre nécessaire pour limiter le signal à Fus/16 demeure relativement simple. Dans les applications du type téléphonique, la cadence d'échantillonnage peut être réduite de 512 kHz à 32 kHz avec un filtre passe-bande dont la bande atténuée commence à 16 kHz. Du fait que la bande passante se termine à 3,4 kHz, ce filtre est beaucoup plus simple que le filtre qui est nécessaire pour réaliser des fonctions réelles de filtrage passe-bas (sa bande atténuée commence à 4,6 kHz).

La façon la plus efficace deréaliser le filtre passe-bas consiste à employer un filtre à réponse impulsionnelle finie. Cette conclusion est basée sur le raisonnement suivant. Un filtre à réponse impulsionnelle infinie utilisé en tant que réducteur de la cadence d'échantillonnage passe-bas doit fonctionner à la cadence d'échantillonnage, calculer les résultats à la cadence d'échantillonnage initiale puis rejeter ensuite 7 des 8 résultats. tous les résultats doivent être calculés du fait que chaque résultat est nécessaire pour calculer le résultat suivant. Cependant, le filtre passe-bas peut être un filtre du second ordre mais il nécessite 5 coefficients ou 5 multiplications et 5 additions toutes les 4 us, ou une cadence de multiplication de 2,5 MHz et une cadence d'addition de 2 MHz. Un filtre à réponse impulsionnelle finie doit calculer seulement un résultat sur 8, Il n'a pas à calculer les sept résultats inutilisés du fait qu'ils ne sont pas nécessaires pour le calcul des échantil lons futurs. On peut réaliser un filtre à 20 coefficients qui nécessite 20 multiplications et 10 additions à 32 kHz.

La fréquence de multiplication est réduite à 1,28 MHz et la cadence d'addition est de 1,204 MHz. On peut en outre montrer que la capacité de mémoire nécessaire est comparable et que le filtre à réponse impulsionnelle finie peut être réalisé avec une structure simple d'additionneur série pour économiser du matériel.

La fonction la plus complexe dans le filtre numérique est la multiplication. La réalisation des multiplicateurs nécessite beaucoup de matériel et les multiplicateurs peuvent dissiper une puissance considérable. Comme il a été indiqué précédemment, le filtre de réduction de la cadence d'échantillonnage nécessite des cadences de multiplicateur très élevées, de 1,2 MHz à 2,25 MHz. La multiplication est accomplie normalement dans un circuit combinatoire entièrement parallèle qui nécessite une très grande quantité de matériel, ou bien elle est accomplie selon une fonction série/parallèle avec addition et décalage. Le multiplicateur série/parallèle nécessite un registre à décalage à N bits, un additionneur à N+M bits et N cycles d'horloge pour effectuer une multiplication N x M .Cependant, aucune de ces techniques n'est un bon choix pour un processeur réalisé en circuits intégrés complexes.

Une technique prometteuse consiste dans ce qu'on appelle l'optimisation de mot court. L'utilisation de cette technique permet de minimiser le nombre de 1 dans le coefficient et la muitiplication ne nécessite que des
est additions lorsqu'un î\jésent. Par exemple, avec un registre å décalage en anneau et un coefficient à 12 bits ne contenant que trois "1", on peut accomplir une multiplication en 3 périodes d'horloge en- ignorant toutes les additions pour lesquelles des zéros apparaissent dans le coefficient. Les techniques de simplification des coefficients sont très complexes et nécessitent certains compromis sur la conception du filtre (ceci peut être compensé par une augmentation de la complexité du filtre).Les filtres à réponse impulsionnelle finie qui ont davantage de coefficients semblent être moins sensibles à la simplification des coefficients, bien que des filtres à réponse impulsionnelle infinie conçus à partir de filtres réels à faible sensibilité peuvent également avoir une bonne insensibilité à la simplification des coefficients.

Du fait que le convertisseur analogique-numérique à interpolation est un système-dont la cadence d1échan- tillonnage est très supérieure à la valeur strictementnécessaire, avec l'information intéressante dans une bande de fréquence inférieure à celle du si.gnal de sortie du système, des filtres numériques tels que ceux représentés en 40, 42, 46 et 50 sur la figure 1, sont nécessaires pour faire disparaître les composantes d-'erreur à haute fréquence qui sont générées par le convertisseur, pour lisser les composantes des signaux de basse fréquence et pour en faire la moyenne, ainsi que pour accomplir' tout autre filtrage basse fréquence nécessaire. Le filtrage numérique peut être accompli avec diverses architectures différentes utilisant des filtres à réponse impulsionnelle finie et/ou des filtres à réponse impulsionnelle infinie pour réaliser le système.

Dans le mode de réalisation préféré du dispositif qui est représenté de façon générale sur-la figure 1, le filtre passe-bas de réduction de cadence-d'-échan- tillonnage, 40, est constitué par un filtre à réponse impulsionnelie finie à quatre prises' et par deux filtres à réponse impulsionnelle finie à trois prises. Le premier d'entre-eux réduit à 128 kHz le signal à 512 kHz, le second réduit à 64 kHz le signal à 128 kHz et le-troisiè- me réduit à 32 kHz le signal à 64 kHz. Le second filtre passe-bas de réduction de cadence d'échantillonnage, 42 est réalisé sous la forme d'un filtre à répons impulsionnelle finie à 5 prises qui réduit à 16 kHz le signal à 32 kHz et le filtre de correction de disto-rsioned'atté- nuation pour l'émission, 46, est un filtre à réponse impulsionnelle finie à 8 prises. Le filtre de réglage du gain en émission 48 est un filtres réponse impulsionnelle finie à une prise et le filtre d'émission principal 50 est un dispositif de filtrage à réponse impulsionnelle infinie à trois prises qui comprend deux filtres passebas de la forme canonique et un filtre passe-haut de la forme couplée. Le filtre d'émission principal réduit à 8-kHz le signal à 16 kHz.Le filtre d'équilibrage 44 est un dispositif à réponse impulsionnelle finie à 8 prises
Le Système permet le passage vers le filtre d'entrée 14 du signal audiofréquence entrant ainsi que d'une fraction du signal sortant (signal de réception).

Cependant, du fait que le signal sortant genéré est connu, de même que le temps nécessaire pour qu'il retourne après avoir traversé le système, on peut utiliser le filtre d'équilibrage 44 pour générer un signal d'annulation qui, additionné en 45 dans le circuit d'émission, annulera le signal de retour. De plus, bien qu'on ne connaisse pas initialement les caractéristiques de la ligne, on connaît les caractéristiques du système.L'utilisateur peut cependant déterminer les caractéristiques de la ligne et programmer le filtre 44 pour assurer un équilibrage approprié et du fait que le filtre 44 est programmable sous forme numérique, une telle annulation peut être accomplie de façon très précise
Le filtre de réception principal 56 comprend deux filtres passe-bas à réponse impulsionnelle infinie sous forme anonique qui augmentent la fréquence du signal reçu pour la faire passer de 8 kHz à 16 kHz. Le filtre de réglage du gain en réception 58 est un filtre à réponse impulsionnelle finie à une prise, le filtre de correction de la distorsion d'atténuation en réception, 60, est un filtre à réponse impulsionnelle finie à 8 prises, et l'interpolateur passe-bas 62 est un filtre à réponse impulsionnelle finie à 5 prises qui élève à 32 kHz le signal à 16 kHz qui sort du filtre 60.Le secon-d interpolateur passe-bas est constitué partrois filtres à réponse impulsionnelle finie à trois prises qui élèvent le signal à 32 kHz pour le porter respectivement à 64 kHz, 128 kHz et 512 kHz.

Le filtre d'adaptation d'impédance 66 est un filtre à réponse impulsionnelle finie à quatre prises (ou à 8 prises) qui est utilisé pour assurer l'adaptation aux caractéristiques de la ligne. Plus précisément, on peut utiliser le filtre d'adaptation d'impédance 66 pour modifier l'impédance d'entrée du système, vue à l'accès d'entrée à 2 fils du système. Le filtre 66 renvoit -effec- tivement dans le signal entrant la tension qui est générée à l'accès d'entrée. Si ceci est effectué avec une amplitude et une polarité appropriées, la valeur de l'impédance d'entrée effective peut être modifiée pour être adaptée à l'impédance caractéristique de la ligne téléphonique. La commande de l'impédance du filtre 66 permet ainsi d'assurer la réjection des échos et l'adaptation à différentes lignes d'entrée.Cependant, le fait de modifier l'impédance d'entrée rend le gain du système sensible à la fréquence. On peut cependant programmer les filtres de correction de distorsion d'atténuation en émission et en réception, 46 et 60, de façon à compenser toute distorsion d'atténuation ainsi créée par l'utilisation du filtre 66. On peut également utiliser les filtres de réglage de gain pour ajouter des pertes incorporées afin de faire disparaître des problèmes de transmission tels que des oscillations parasites.

La boucle de test 67 est destinée à permettre le test du dispositif ou de la ligne et on peut l'employer pour faciliter la sélection des coefficients pour divers filtres.

Le circuit de traitement audiofréquence de ligne d'abonné comprend également une interface de commande série 32 qui est connectée à un ordinateur de commande destiné à la programmation d'un certain nombre de fonctions du dispositif. L'interface comporte un bus de commande série 33 qui est utilisé pour programmer les tranches de temps d'émission et de commande pour le circuit.de traitement audiofréquence de ligne d'abonné, ainsi que pour fixer le gain du dispositif en émission et en réception. Elle comporte également une fonction de coupure de tension.Les signaux d'entrée de rythme comprennent un signal d'horloge de données DCLK, un signal d'entrée de données DIN, un signal de sortie de données DOUT, un signal de sélection de puce CS pour l'interface série, un signal d'horloge principale MCLK pour la commande de rythme des unités arithmétiques et logiques, des signaux d'horloge d'émission et de réception CLKX et CLKR, des impulsions de synchronisation de trame d'émission et de réception FSX et FSR et un signal d'échantillonnage de tranche de temps TSC pour l'interface avec le système MIC. Les affectations des tranches de temps sont définies par rapport aux impulsions de synchronisation de trame FS.Lorsque le circuit d'émission passe à l'état actif, une broche d'échantillonnage de tranche de temps (TSC) est amenée à l'état bas de façon à attaquer un circuit séparateur à trois états si ceci est nécessaire- dans le système. Les circuits séparateurs
MIC d'émission et de réception ont des entrées d'horloge séparées de façon à être capable de fonctionner de manière asynchrone, mais dans la plupart des systèmes, les entrées d'horloge d'émission et de réception seront branchées en commun. Les impulsions de synchronisation de trame sont également séparées pour l'émission et la réception, mais on utilisera une impulsion commune dans la plupart des systèmes et si des tranches de temps différentes sont nécessaires, on pourra programmer cette caractéristique au moyen de 11 entrée de commande de sélection de tranche de temps.

En utilisant le bus de commande série 33, on programme dans le dispositif l'information de tranches de temps d'émission et de réception pour déterminer les instants auxquels le dispositif doit émettre et doit recevoir des données ; les coefficients pour le filtre d'adaptation d'impédance 66, le filtre d'équilibrage 44, le filtre de correction de distorsion dsatténuation en émission 46 et le filtre de correction de distorsion d'atténuation en réception 60 sont tous programmés un multiplet à la fois et les coefficients de réglage de gain en émission et en réception sont également programmés dans le dispositif.

Toutes ces données peuvent être renvoyées pour lecture sur la ligne DOUT du bus 33, sous une commande appropriée. De plus, on peut programmer le dispositif à l'aide du bus 33 pour lui donner des configurations spéciale-s. On peut par exemple donner au dispositif une configuration le faisant fonctionner avec un codage selon la loi ou la loi A, ou avec un codage linéaire.

En outre, les paramètres de l'ensemble des quatre filtres programmables 44, 46, 60 et 66 peuvent être fixés à des valeurs prises par défaut, c-'est-àdire que le filtre d'adaptation d'impédance 66 et lefil- tre d'équilibrage 44 peuvent être fixés -à zéro et que les deux filtres de correction de distorsion d'atténuation 46 et 60-peuvent être fixés à une valeur égale à l'unité.

Les filtres de réglage de gain 48 et 58 ont des valeurs prises par défaut qui peuvent être fixées égales à l'unité. Le filtre de réglage du gain en réception 58 a également une seconde valeur prise par défaut qui est égale à zéro,pour bloquer le circuit de réception.

On fixe la condition de test en programmant un ordre qui modifie le signal d'entrée appliqué aux divers filtres, c'est-à-dire que le signal de sortie de l'interpolateur passe-bas 64 est appliqué au filtre passebas de réduction de fréquence d'échantillonnage, 40, pour réaliser un bouclage numérique, tandis que le signal de sortie du convertisseur analogique-numérique 16 est renvoyé au convertisseur numérique-analogique 26 pour réaliser un bouclage analogique. Ces opérations sont naturellement accomplies sous la commande du programme. Une caractéristique supplémentaire du dispositif consiste en ce qu'une bascule de type TTL est branchée aux sorties du circuit d'interface de ligne d'abonné, grâce à quoi les sorties sont programmables à l'aide de mots de commande appliqués sur le bus d'interface série 33.

On va maintenant considérer la figure 5 qui représente un schéma synoptique d'une version simplifiée d'un codeur à interpolation de l'art antérieur, du type utilisé pour réaliser le convertisseur analogique-numérique 16 qui est représenté sur la figure 1. Dans la boucle de codage de base, on-utilise une réaction négative pour minimiser la différence moyenne entre le signal d'entrée analogique x(t) et sa représentation quantifiée q(t). Un amplificateur intégrateur 77 intègre la différence entre x(t) et q(t) et fait la somme de cette différence et de la différence instantanée entre x(t) et q(t), et un comparateur 78 détecte la. polarité du résultat. Le signal de sortie du comparateur 78 est appliqué à un circuit logique de commande de décalage 79 qui commande une augmentation ou une diminution du signal quantifié q(t) qui est produit par un convertisseur numérique-analogique 80.Dans le mode de réalisation préféré, le circuit logique,79 comprend un registre à décalage bidirectionnel à 8 bits qui fonctionne à la manière d'un accumulateur numérique en effectuant un remplissage par des "1" à la partie inférieure (bit de moindre poids) et par des l10ll à la partie supérieure. Lorsque le registre s'emplit de "1" logiques, la valeur absolue de la grandeur quantifiée augmente. Le circuit logique 79 contrôle également la polarité de la grandeur quantifiée et il émet la poiarité sur la ligne 81 sous la forme d'un bit de signe SB. La valeur absolue est émise sur des lignes 78'.

On trouvera des détails supplémentaires et des caractéristiques de fonctionttement d'un circuit similaire à celui représenté, dans un article de Bruce A. Wooley et
James L. Henry intitulé "An Integrated Per-Channel PCM
Encoder Based On Interpolation" pages 14-20, IEEE Journal of Solid-State Circuits, Vol. SC 14, NO 1, février 1979.

Bien que le convertisseur analogique-numérique à interpolation décrit ci-dessus et d'autres décrits dans l'art antérieur puissent être utilisés dans un système correspondant à l'invention, ces convertisseurs présentent plusieurs inconvénients. Du fait que le signal de sortie du comparateur est échantillonné à la fréquence Fs (qui est très supérieure à la plage de fréquence d'entrée à laquelle on s'intéresse) et que ce signal. est utilisé pour commander le registre à décalage de façon à déterminer le nouveau signal de sortie quantifié, le signal due sortie du convertisseur numérique-analogique doit changer à chaque échantillon puisqu'un code à 1 bit n'autorise que deux conditions, c'est-à-dire une augmentation ou une diminution, et ne permet pas de disposer d'un état dans lequel le signal de sortie du convertisseur numérique-analogique demeure constant.Plus précisément, la commande du registre à décalage autorise seulement les valeurs suivantes pour les signaux d'entrée du convertisseur numériqueanalogique: 0, + 00000001, -+00000011, *00000111, +00001111, + 00011111, 00111111, +01111111, ou -+11111111.

Comme il est indiqué dans l'article dé Candy et col. intitulé "A Per-Channel A/i) Converter Having 15-Segment lue255 Companding"; pages 33-42, IEEE Trans. on Communications,
Vol. com-24, NO 1, janvier 1976, ces codes ont été choisis de façon à correspondre à la fraction 4/3 des points d'extrémité de la caractéristique définie par les cordes de la loi , si bien que la moyenne de deux points quelconques est le point d'extrémité d'une corde de la loi Le Le dispositif de commande du registre à décalage n'au- torise que 17 niveaux dans le système, soit 8 niveaux positifs, 8 niveaux négatifs et O.La boucle de réaction fait en sorte que le convertisseur analogique-numérique tente de forcer à zéro le signal de sortie de- l'intégrateur, de façon que l'intégrale de q(t) tende à devenir égale à I'intégrale de x(t).

Pour des signaux d'entrée continus, et avec un amortissement approprié fixé par la résistance R et le condensateur C, le système génèrera une configuration telle que celle représentée sur la figure 6a qui est une oscillation à trois niveaux autour du signal d'entrée. On décrit ici un système à 256 kHz dans lequel 32 échantillons sont soumis effectivement à un calcul de moyenne en effectuant à chaque fois deux opérations. On calcule la moyenne de chaque ensemble de deux valeurs lues en prenant la plus faible de ces deux valeurs et en négligeant le facteur d'échelle 4/3. Par exemple, si une valeur lue représente 4/3 du point d'extrémité n, la valeur lue infé rieure suivante représente 2/3 du point d'extrémité n, et la moyenne est le point d'extrémité n qui correspond au code de la valeur lue inférieure.Ce calcul de moyenne réduit le nombre d'échantillons à 16 et on calcule la moyenne de ces échantillons dans un additionneur parallèle à 12 bits pour donner un résultat à 12 bits. La résolution dans l'additionneur est fonction du nombre d'échantillons (n) sur lesquels porte la moyenne et de la résolution de chaque échantillon, c'est-à-dire qu'on a : log2 N x résolution d'un échantillon individuel = résolution du résultat.

Kawahara et col., et d'autres ont également décrits l'utilisation d'un système à 512 kHz dans lequel le calcul de moyenne n'est effectué que-jusqu'à 32 kHz.

Cependant, tous ces systèmes présentent plusieurs problèmes qu'on va maintenant envisager en compagnie des solutions qui sont proposées, conformément à l'invention.

1. Variation du gain en fonction de la fréquence. En ce qui concerne ce problème, la cadence d'échantillonnage et le nombre de niveaux dans le convertisseur constituent les contraintes fondamentales au niveau du système. Lorsque la fréquence d'entrée augmente, le système a plus de difficultés à suivre le signal, comme le montrent les figures 7a et 7b. Comme on le remarque sur la figure 7a,le système suit relativement bien à 250 Hz. Cependant, lorsque la fréquence est augmentée jusqu'à 4 kHz, le suivi se dégrade, comme le montre la figure 7b. Le temps nécessaire pour qu'un signal passe de la valeur de pleine échelle positive à la valeur de pleine échelle négative est de (2M-1)T, et la fréquence maximale a l'amplitude maximale que le système peut générer est de F5/2(2M-1). Pour le système à 8 niveaux, cette valeur est égale à Fs /3O. Cependant, le système crée des erreurs au voisinage de ces fréquences. Même pour des fréquences inférieures, la distorsion du signal est importante. On peut observer une variation du gain en fonction de la fréquence en mesurant la composante de sortie du convertisseur analogique-numérique à la fréquence du signal d'entrée, et la figure 8 montre les résultats pour une cadence d'échantillonnage de 256 kHz et un système à 8 niveaux.Le fait d'augmenter la cadence d'échantillonnage jusqu'à 512 kHz améliore la réponse aux fréquences basses mais le gain demeure fonction de la fréquence pour lesfrQquencs élevées. Ceci peut faire apparaître des problèmes importants dans le système si on n'effectue pas de correction. SUr la fi gure 7a,5 FFT désigne l'intervalle de trans,formation de Fourrier
2. Les signaux continus sont limités en fonction de la cadence d'échantillonnage. La limitation de la résolution en continu est due à la différence entre les niveaux et au nombre d'échantillons sur lequel porte le calcul de moyenne. Dans le système décrit ci-dessus, un niveau sur deux représente un niveau situé en position médiane entre les deux niveaux adjacents.Dans la technique employée par Candy et col., supra, on effectue la moyenne de 16 échantillons, si bien que la résolution du signal est d'environ 1/32, soit une résolution similaire à celle obtenue en suivant la pratique qui correspond à la loi p ou à la loi A. Une cadence d'échantillonnage plus élevée, soit 512 kHz, permettrait d'erfectuer le calcul de moyenne sur deux fois plus d'échantillons et permettrait d'obtenir une résolution plus élevée, soit 1/64. On peut dire que la resolution de ces systèmes est de 1/(Fs/Fo) en désignant par Fo la cadence-d'échantil- lonnage de sortie.

3. La dynamique est limitée en fonction de la cadence d'échantillonnage. La limitation de la dynamique est un problème similaire à celui de la-limitation de la résolution. La dynamique est le rapport entre le plus grand niveau et le plus petit niveau qui peut être résolu.

Le plus petit niveau résolu est voisin de zéro et il est égal à Xo(Fo/Fs), en désignant par XO le signal de sortie M pour le code 00000001. Le plus grand niveau est 2 X0 en désignant par M le nombre de niveaux (positifs ou négatifs) dans le convertisseur numérique-analogique. La dynamique est donc égale à 2M Fs/Fo et on peut l'augmenter en augmen tant M ou F5. Cependant, si on augmente M sans changer
FsD > la fréquence pour laquelle les problèmes de suiviap- paraissent est diminuée.

4. Limitation des possibilités de traitement de signaux de fréquence élevée. Lorsqu'on applique au convertisseur des signaux de haute fréquence qu'il ne peut pas suivre, le signal de sortie tend à s 'effondrer et à prendre un déphasage de 1800 par rapport au signal d'entrée.

Dans certaines circonstances, le mode de fonctionnement sans suivi du signal fait également apparaître des signaux dans la bande (à basse fréquence) dont l'atténuation par rapport au niveau d'entrée est inférieure à-30 dB.

5. Signaux hors bande produisant des composantes de signal dans la bande. Le filtre numérique avec calcul de moyenne qui est utilisé dans le circuit décrit ci-dessus ne constitue pas la configuration optimale du fait qu'il n'élimine pas correctement tous les signaux hors bande et qu'il peut provoquer un repliement des signaux hors bande dans la bande passante. Des signaux hors bande sont générés non seulement par les signaux d'entrée hors bande mais également par la conversion analogique-numérique à la cadence d'échantillonnage élevée de 256 kHz ou de 512 kHz. Les signaux compris entre 4 et 8 kHz ne sont pas atténués correctement et ils se replieront dans la bande passante (en supposant que la bande passante s'étendede O à 3,4 kHz). Les signaux voisins de 12 kHz se replieront également dans la bande-passante avec seulement - 13 dB d'atténuation.Par conséquent, il semble que ce convertisseur analogique-numérique nécessite un pré-filtre de précision pour être utile pour le traitement des signaux de la bande vocale.

La conversion analogique-numérique produit des signaux hors bande dans la gamme de-20 à -50 dB au-dessous du niveau d'entrée, et certains de ces signaux se replieront avec moins de -30 dB d'attenuation et ils augmenteront le bruit dans la bande. Ils peuvent également diminuer le rapport signal/bruit du systèmes. L'interpolateur fonctionnant avec une entrée à 512 kHz et un filtre effectuant en sortie un calcul de moyenne à 32 kHz présente de meilleures performances. Ce filtre nécessite un filtrage complexe par la suite mais il permet d'éliminer tout sauf un simple pré-filtre. Les signaux tombant à l'intérieur des bandes de 32 à 36 kHz, 60 à 68 kHz, etc, se replient toujours directement dans la bande passante et une atténuation plus élevée est souhaitable dans ces bandes.

On va maintenant considérer figure 9 qui représente un perfectionnement par rapport au convertisseur analogique-numérique qui est représenté sur la figure 5. Bien qu'elle soit représentée sous une forme un peu simplifiée, la partie du circuit qui est encadrée par les lignes en pointillés 90 est essentiellement identique au circuit qui est représenté sur la figure 5. Conformément à l'invention, on a ajouté un second comparateur 919 une bascule 92 et un circuit logique de commande supplémentaire 93 pour générer un code à 2 bits au lieu du code à i bit que produit le mode de réalisation de la figure 2, et on a ajouté un circuit numérique de zéro automatique, 94, afin d'ajouter une tension de décalage àI'amplifi- cateur 77.

On utilise le comparateur supplémentaire 91 pour échantillonner la différence instantanée entre le signal d'entrée x(t) et le signal de sortie quantifié q(t). La résistance d'amortissement R n'est plus nécessaire et elle est représentée court-circuitée par une ligne 95. De ce fait, le comparateur d'origine 18 compare uniquement l'intégrale du signal de différence (x(t)-q(t)).--Le système à deux comparateurs ne présente pas de dépassement par valeur supérieure ou par valeur inférieure (par rapport à un niveau) et il ne nécessite pas d'amortissement analogique.

Avec un seul comparateur, il n'y avait que deux nouveaux états possibles, c'est-à-dire une augmentation ou une diminution par rappprt à la valeur précédente.

Avec deux comparateurs, il y a quatre nouveaux états possibles pour q(t). Les états supplémentaires peuvent correspondre à une augmentation (ou une diminution) d'une quantité supérieure (ou inférieure), ou à la conservation de la même valeur. Dans le système considéré, le seul état supplémentaire utilisé-maintient le signal de sortie constant. L'aptitude à demeurer à un niveau particulier fait que pour un signal d'entree continu, le système oscille entre les deux niveaux qui encadrent le signal d'entrée, en changeant de niveau à la cadence d'échantillonnage. Ceci constitue un perfectionnement par rapport au système à un seul comparateur qui, comme le montre la figure 6b, ne peut être réduit qu'à une oscillation à deux niveaux à la moitié de la cadence d'échantillonnage.Le second comparateur procure un doublement effectif de l'information (pour les signaux continus) et il procure 6 dB de plus pour la dynamique et 6 dB de plus pour la résolution, sans augmentation de la cadence d'échantillonnage ou du nombre de niveaux.

Le second comparateur procure également une augmentation supplémentaire de dynamique de 2,5 dB en permettant aux signaux du convertisseur numérique-analogique 76 d'avoir une valeur inférieure de 2,5 dB. Le système à un seul comparateur nécessite que le signal de sortie maximal du convertisseur numérique-analogique soit égal à la fraction 4/3 du niveau d'entrée maximal, du fait que ce niveau est représenté par l'oscillation du système entre 11111111 (Vin max x 4/3) et 01111111 (Vin x 2/3).

Le système à deux comparateurs peut maintenir le signal de sortie à 11111111 pour représenter Vinmax, si bien qu'avec la même gamme de pleine échelle, il peut utiliser des niveaux correspondant à la fraction 3/4 de ceux du système à un seul comparateur. Ceci augmente la dynamique de 2,5 dB. Cependant, le traitement du signal numérique doit être modifié pour pouvoir utiliser le système à deux comparateurs. On ne peut plus faire la moyenne d'un échantillon sur deux en utilisant le code numérique de la valeur lue inférieure et, par conséquent, le calcul de moyenne (ou un autre algorithme de traitement du signal) doit être appliqué à tous les échantillons.

Le circuit de zéro automatique 94 comporte un convertisseur numérique-analogique 96 et deux compteurs réversibles à 6 bits, 97 et 98. Les compteurs intègrent le bit de signe du signal à 8 kHz qui est produit dans le filtre d'émission 50, en amont de sa section de filtre passe-haut et qui est renvoyé par le conducteur 99. S'il existe un décalage dans le système., les compteurs 97 et.

98 comptent en-sens croissant ou décroissant jusqu'à ce que le code à six bits (bit de signe plus cinq-bits de valeur absolue) appliqué au convertisseur numériqueanalogique 96 fasse apparaltre en sortie de ce dernier un niveau approprié pour être appliqué å 1'-amplificateur 70 afin de compenser le décalage.Ensuite, les nombre de bits de signe plus et moins demeurera le même et le compteur 97 oscillera simplement d'un incrément en sens croissant et en sens décroissant. Lessix bits inférieurs contenus dans le compteur 98 sont utilisés en tant que bits d'amortissement pour réduire la fréquence de toute oscillation à une valeur' inférieure à la bande passante du système, de façon que si une oscillation existe, elle ait une fréquence basse et soit éliminée par le filtre passe-haut suivant du filtre d'émission 50.

La figure 10 représente un autre perfectionnement indépendant apporté au'système qui consiste à utiliser un procédé adaptatif pour la commande du processus de décalage, afin de permettre d'utiliser plus de niveaux pour obtenir une plus grande dynamique, mais en supprimant les niveaux inutiles pour améliorer la réponse en fréquence. Outre les composants du mode de réalisation qui est représenté sur la figure 9, ce mode de-réalisation comprend un registre de valeur de crête 100, un comparateur 102, un soustracteur 104 et-un comparateur 106. L'algorithme adaptatif est basé sur le fait,que le système n'arrive pas à suivre les signaux d'amplitude élevée lorsque la fréquence augmente,du du fait qu'il -a des difficultés à suivre le signal.Le problème le plus important apparat au moment où le signal passe par zéro, c'est-à-dire dans une position dans laquelle le quantificateur a de nombreux. signaux à faible niveau et le signal d'entrée change àsa vitesse maximale. Ce problème est celui que fait apparaître la figure 7b.

Les niveaux proches de zéro contiennent une information limitée pour les signaux alternatifs de grande amplitude et si on pouvait les supprimer, la précision du système ne serait pas sensiblement réduite. L'algorithme adaptatif détecte la valeur absolue de crête au cours de chaque cycle et supprime un nombre approprié de niveaux autour de zéro pour permettre au système de suivre le signal d'entrée. Plus précisément, la valeur de crête du signal quantifié, dans le registre 98, est enregistrée dans le registre de valeur de crête 100 et le comparateur 102 compare la valeur de crête enregistrée et. la valeur courante. Si,multanément, le soustracteur 104 soustrait la valeur courante de la valeur de crête et la différence est comparée avec un signal d'entrée de référence qui est appliqué en 108 au comparateur 106.Cependant, le signal de sortie du soustracteur n'est pas simplement la différence entre les deux signaux d'entrée, mais la différence entre le nombre de "1" dans chacun des signaux d'entrée A et B.

Le signal de sortie que produit le comparateur 106 fait changer le bit de signe (SB). Lorsque la valeur quantifiée s'approche ,de zéro, les niveaux autour de zéro sont supprimés en étant sautés et en changeant le bit de signe. Le niveau de crête détermine le niveau auquel le bit de signe est changé. Dans l'adaptation qui est envisagée, ce niveau se trouve cinq niveaux au-dessous du niveau de crête du signal (à moins que le niveau de crête soit 00001111 ou moins, auquel cas l'adaptation retourne au fonctionnement normal) peton enlève un nombre de niveaux différent en fonction de l'amplitude d'entrée, de façon à conserver dix niveaux actifs.

La valeur de crête doit être capable de se réduire lorsque le niveau du signal change. On peut réaliser ceci de nombreuses manières. Par exemple, (a) en effectuant une réduction. d'un niveau à chaque.passage par zéro, (b) en réduisant le niveau si un niveau particùlier n'est pas atteint pendan-t une durée fixe (telle que 125 ,us dans un système MIC avec un signal de sortie final ayant une cadence d'échantillonnage de 8 kHz), ou (c) en réduisant la valeur de crête à une cadence périodique fixe. Le mode de réalisation qui est utilisé actuellement et qui est représenté sur la figure 11 réduit le niveau de crête à chaque passage par zéro.Cette technique d'adaptation réduit le nombre de niveauxactifs de 17 à 10 et la fréquence maximale qui peut être suivie est augmentée de Fis /32 à Fus/18. le prix à payer pour-ceci consiste en une très légère augmentation durapport signal/bruit de quantification pour les signaux alternatifs. Le bruit accru est dû à la suppression des niveaux voisins de zéro.

Cependant, les niveaux supprimés représentent des signaux qui correspondent à moins de 1% de la période d'une onde sinusoidale et l'augmentation du rapport signal/bruit est minimale.

La caractéristique de variation du gain en fonction de la fréquence est également modifiée et repoussée plus haut en fréquence, avec beaucoup moins d'effet sur les signaux de basse fréquence, comme le montre la figure 8. Les figures 7b et 11 montrent respectivement la réponse avec et sans adaptation pour un signal à
O dB, 4 kHz. Cette technique est avantageuse en ce qui concerne la réponse en fréquence, sans augmentation de la cadence d'échantillonnage et sans pénalité réelle -sur les performances, en particulier en ce qui concerne la dynamique, la résolution et le rapport signal/bruit.

La technique d'adaptation peut- permettre d'augmenter la dynamique du système sans pénaliser la réponse en fréquence. Le convertisseur numérique-analogique qui est représenté sur la figure 5 utilise 17 niveaux et sa dynamique et sa résolution sont juste suffisantes pour l'application considérée. On ne peut les augmenter que par une augmentation de la cadence d'échantillonnage et/ ou par l'ajout de niveaux supplémentaires. Cependant, le fait d'ajouter des niveaux nécessiterait l'emploi d'une cadence d'échantillonnage plus élevée, car sinon la carac téristique de réponse en fréquence ne serait pas åccepta- ble.Avec la technique d'adaptation qui est représentée sur la figure 10, on peut ajouter davantage de niveaux autour de zéro, sans dégrader la réponse en fréquence, du fait que ces niveaux ne seront utilisés que pour les très faibles signaux
Un système utilisant un convertisseur numériqueanalogique à 10 bits avec 21 niveaux de 0000000000 à + 1111111111 n'utiliseFait néanmoins que les cinq niveaux les plus élevés, conformément à ce qu'indique le registre de valeur de crête, et il aurait 12 dB supplémentaires de dynamique du fait que le niveau le plus faible serait maintenant Vin min au lieu de Vinmax/256. Les niveaux ajoutés seraient voisins de zéro et le niveau maximal serait toujours égal à Vin maux (ou 4/3 Vin maux si on utilise un seul comparateur).Le nombre de niveaux voisins de zéro qu'on peut ajouter est limité par le bruit du système et tant qu'il y a toujours la même précision relative pour tous les niveaux du convertisseur numé rrque-analogique, les performances du système sont accrues de façon à couvrir 12 autres dB de dynamique.

La figure 12 montre les rapports signal/bruit S/B pour des systèmes à 17 niveaux et à 21 niveaux utilisant l'algorithme adaptatif (respectivement en 7n et 21n).

L'algorithme adaptatif décrit ci-dessus améliore la réponse en frequence et la dynamique pour une cadence d'échantillonnage donnée. il ne travaille que sur la valeur absolue du signal d'entrée et se comporte de façon identique, indépendamment de la fréquence.

On peut ajouter un autre élément qui permet au système de modifier l'adaptation sur la base de la fréquence d'entrée. Cet élément supplémentaire détecte le fait que la fréquence d'entrée dépasse une fréquence à laquelle le convertisseur analogique-numérique peut suivre le signal d'entrée avec précision et il modifie l'adaptation en supprimant davantage de niveaux autour de zéro. Ceci augmentera le bruit pour les signaux d'entrée à haute fréquence mais permettra de suivre le signal d'entrée jusqu'à des fréquences plus élevées.Une modification permettant de bénéficier de cette possibilité consiste à ajouter au circuit de la figure 10- le, circuit qui est représenté sur la figure 13,. Ce circuit compare le bit de signe du signal d'entrée (produit par un comparateur 110) avec le bit de signe quantifié (provenant du convertisseur numérique-analogique 96) sur une période de 32échantillons, déterminée par un compteur à 4 bits 112.Dans le cas où les bits comparés sont différents pour plus de 50% des échantillons, le système ne suit pas de façon précise le signal d'entrée et l'adaptation est modifiée par la suppression de davantage de niveaux. C système permet au convertisseur analogique--numérique de suivre le signal d'entrée en utilisant tout d'abord 10 niveaux actifs, puis en réduisant le nombre de niveaux à 8, 6 et 4,conformément à ce que déterminent le compteur à 6 bits 114, le compteur à deux bitos î16 et-le décodeur 118. Voir à ce titre le tableau ci-dessous
Q0 Q1 Etat de l'adaptation
O O utilise 10 niveaux
O 1 utilise 8 niveaux
1 O utilise 6- niveaux
1 1 utilise 4 niveaux
Ceci crée des points de commutation au voisinage de
Fis/18, Fs/14, Fs/lO et Fs/16.Au-dessus de Fis/16, le sys
s s tème cesse de suivre.

On pourrait également modifier le 'système de façon qu'il démarre en utilisant l'ensemble des 17 (ou 21) niveaux et supprime ensuite des niveaux lorsqu'il détecte qu'il ne suit plus le signal. Cette adaptation modifiée de façon dynamique présente un temps "d'attaque" rapide (32 échantillons) mais doit avoir un temps- de "décroissance," (défini par le compteur à 6 bits 114) long de façon à demeurer stable. La figure 14 montre la réponse à un signal d'entrée à 16 kHz avec et sans -ce perfectionnement.

Un autre domaine de perfectionnement possible réside dans le traitement numérique du signal qui est cons titué par les résultats -du convertisseur analogiquenumérique. Candy et col., supra, ont décrit l'utilisation d'un filtre à calcul de moyenne pour réduire la fréquence de sortie du convertisseur analogique-numérique et
Xuwahara et col.,dans l'article "Interpolative PCM CODECS with Multiplexed Digital Filters", page174, Proceedings 1980 IEEE International Solid-State Circuits Conference, février 1980, décriven-t l'utilisation d'un filtre à cal--cul de moyenne pour réduire la fréquence de sortie à 4 fois la fréquence du signal de sortie final ,,puis ensuite d'un filtre à réponse impulsionnelle infinie pour filtrer les fréquences inférieures. Cependant, deux points clés sont négligés dans ces techniques de l'art antérieur.

Le premier consiste en ce que la cadence d'échantillonnage est réduite par les filtres de.réduction de cadence d'échantillonnage et que la tâche la plus importante des filtres est de faire en sorte que les composantes de fréquence qui sont repliées dans la bande passante soient correctement atténuées. Si des composantes situées dans la bande passante présentent une distorsion d'atténuation, on peut corriger cette distorsion dans un filtre fonctionnant à la cadence d'échantillonnage finale ou au voisinage de celle-ci. Les filtres à calcul de moyenne ne procurent pas réellement une atténuation appropriée des signaux hors bande.

Le second point consiste en ce que le filtre de réduction de fréquence d'échantillonnage qui est utilisé avec le convertisseur analogique-numérique doit assurer une atténuation appropriée de toutes les bandes de largeur 2FpasS autour de toutes les fréquences de repliement. Un moyen d'obtenir ces performances consiste à placer des zéros de transmission multiples à toutes les fréquences de repliement. La figure 15 représente un filtre capable de réaliser ceci. Ce filtre comprend un processeur arithmétique 120, une mémoire morte de coefficients 122, un compteur 124 > un additionneur et accumulateur 126, ainsi qu'un registre à décalage bidirectionnel RDB branché au convertisseur n'umérïque-analogique du codeur, et un registre de sortie RS.L'équation du filtre est

Le filtre réduit la fréquence à 2Fsfinale et permet à un filtre numérique final d'effectuer toute mise en forme du signal. Ce filtre comprend la combinaison de tous les étages de réduction de cadence d'échantillonnage qui sont nécessaires pour réduire la cadence d'échantillonnage à 16 kHz.

Ce filtre procure une protection contre les composantes hors bande qui est considérablement supérieure à celle d'un filtre à calcul de moyenne et il permet d'employer seulement un filtre simple à un seul pole en amont du convertisseur analogique-numérique. Le filtre traite également plus de N termes pour une réduction de fréquence deNet il permet d'obtenir une résolution et une dynamique supérieures pour le même convertisseur analogique-numérique. L'idée de traiter plus de N termes dans un filtre de réduction de fréquence nécessite que le filtre ait une certaine mémoire, mais c-ette exigence peut être maintenue à un minimum, comme l'indique le mode de réalisation qui est représenté sur la figure 16.

Ce mode de réalisation comporte un seul étage de filtre avec un signal de sortie à 16 kHz, à la place du circuit décrit précédemment qui fonctionne avec plusieurs filtres simples réduisant la cadence d'échantillonnage au moyen de plusieurs étages intermédiaires. Le signal de sortie du convertisseur analogique-numérique est utilisé dans trois sommations différentes qui sont enregistrées en mémoire. De plus, le signal de sortie du convertisseur analogique-numérique est multiplie par trois constantes différentes et il est additionné à chaque sommation. Les sommations sont achevées à des instants différents après le début d'une nouvelle sommation.

Ainsi, en résumé, on peut perfectionner un convertisseur analogique-numérique à interpolation en utilisant n'importe quelles des trois techniques indépen dantes suivantes : (a) ajout d'un second comparateur pour obtenir 6 dB (8,5 dB) supplémentaires de dynamique et 6 dB supplémentaires de résolution à une cadence d'échantillonnage donnée, (b) ajout d'une technique d'adaptation pour permettre un meilleur suivi des signaux de haute fréquence et pour obtenir autant de dynamique supplémentaire qu'il est nécessaire, la seule limitation venant du bruit du système ; ou (c) modification du filtre de réduction de fréquence pour remplacer un filtre à calcul de moyenne par un filtre qui procure plus d'atténuation autour des fréquences de repliement et par un filtre qui traite davantage d'échantillons pour améliorer la dynamique et la résolution et pour réduire le bruit.

On peut concevoir un filtre à réponse impulsionnelle finie pour le signal de sortie d'un convertisseur analogique-numérique à interpolation en utilisant le fait que le signal de sortie du convertisseur analogiquenumérique peut être converti en un code qui ne contient qu'un seul "1'. Le filtre peut être réalisé en employant seulement des additions et des décalages et le nombre d'additions est égal au nombre de coefficients. La capacité de mémoire est fortement réduite du fait que chaque échantillon n'affecte que quelques mots de sortie. Par exemple, dans un filtre à 20 prises avec une réduction de fréquence de 8, chaque échantillon d'entrée est utilisé uniquement pour calculer deux ou trois échantillons de sortie, au lieu de vingt.Par conséquent, on peut conserver une somme tournante de a axe et il n'est pas nécessaire d'enregis'trer l'échantillon d'entrée. L'échantillon d'entrée est multiplié par ai pour la somme n01, par a.+8 pour la somme n02 et par ai+16 pour la somme n03.

I i
Lorsque la sommation contient 20 valeurs elle est présentée en sortie et le registre de mémoire correspondant est efface. On peut effectuer cette multiplication à l'aide d'un réseau de décalage entièrement parallèle ou d'un registre à décalage à prises.

-Un décalage entièrement parallèle utilisant un circuit de décalage parallèle et un additionneur parallèle permet de faire en sorte que chaque multiplication ne demande qu'une période d'horloge. Un filtre à 20 prises avec une fréquence de sortie de 32 kHz nécessite une cadence d'addition de 640 kHz. Si on disposait d'une horloge de système à 2 MHz, ce circuit de décalage et cet additionneur seraient disponibles pour effectuer 1 360 000 opérations supplémentaires par seconde. Une structure parallèle simple utilisant des additionneurs à un bit et un réseau de 10 portes nécessite 2 registres à décalage et un additionneur pour chaque somme ou 6 registres à décalage et 3 additionneurs à un bit au total. Une longueur de mot de 16 bits nécessiterait une horloge à 4 MHz (en supposant une cadence d'échantillonnage de 512 kHz).

Le traitement numérique remplit fondamental-e- ment une fonction de filtrage passe-bas pour supprimer les composantes d'erreur de haute fréquence dans le signal de sortie du convertisseur analogique-numérique, sans atténuation des signaux dans la bande. Le signal de sortie du processeur de signal peut avoir une cadence d'échantillonnage très inférieure à celle du convertisseur si les composantes de haute fréquence sont supprimées. Cette fonction de filtre de réduction de cadence d'échantillonnage est généralement accomplie par des filtres à réponse impulsionnelle finie du fait que le nombre de calculs peut être réduit de façon à calculer seulement les échantillons de sortie à la cadence d'échantillonnage de sortie-. Bien que la plupart des systèmes utilisent un filtre de calcul de moyenne d'un type simple pour faire la moyenne due N échantillons et réduire la fréquence par un facteur de N, la technique du filtre à calcul de moyenne n'assure pas une- atténuation appropriée des signaux hors bande et il est nécessaire d'employer des filtres p-lus complexes qui nécessitent certaines multiplications en plus des additions, et on se trouve en présence d'un problème de matériel.

On trouvera ci-après la description de techniques, conformes à l'invention, qui utilisent un traitement simple et à faible vitesse pour accomplir les opérations complexes de filtrage.

Le convertisseur analogique-numérique à interpolation qui est représenté sur la figure 5 comporte un ensemble limité de codes numériques qui sont O, + 00000001, + 00000011, + 00000111, t 00001111, + 00011111, + 00111111, t 011111-11, et + 11111111 pour un système à 17 niveaux. Cependant, ces codes sont étroitement liés et on peut les modifier légèrement pour qu'ils deviennent d'une grande utilité pour des structures de filtre spéciales. La modification due code fait appel à une modification du convertisseur numérique-analogique dans le codeur de façon que' le bit de faible poids (LSB) soit doublé et ait une valeur égale à celle du second bit.Si on effectue ceci, les signaux de sortie réels du convertisseur numérique-analogique sont équivalents aux codes : O, + 000000010, f 000000100, f 000001000, #000010000 # 0001000000, # 001000000, # 010000000, et # 100000000. Le circuit logique destiné à convertir au nouveau format numérique les codes du registre à décalage est représenté en 156 sur la figure 17.-Ce nouveau code présente les avantages suivants : (a) chaque code contient un seul 1 (ou un seul 0) et (b) chaque code est exactement le double du code immédiatement inférieur.

(sauf pour le code au-dessus de zéro). Ces caractéristiques peuvent conduire à- plusieurs structures de filtre originales. Bien qu'on réalise généralement les filtres en employant des multiplicateurs et des additionneurs coûteux, on peut réaliser ce filtre avec un simple additionneur série, deuxregistres à décalage et 8 portes ET, comme le montre la figure 17. Le mot de coefficient formé par 8 bits est chargé dans le registre à décalage 154 à partir de la mémoire morte 152 et il est effectivement décalé de N bits par le réseau de portes qui prélève un bit du registre à décalage en fonction du code de sortie du convertisseur analogique-numérique.Lorsque le coefficient est décalé dans le registre à décalage 154, il est décalé de M positions par le réseau de portes 156 et il est ajouté à la sommation précédente qui est enregistrée dans le registre 158. Après M opérations de ce type, la multiplication et l'accumulation de cet échantillon sont terminées (avec M = 8 bits plus la largeur de coefficient (W) plus les bits éventuels prévus en cas de dépassement de capacité). Si les registres ont une longueur inférieure à 8 + W, les résultats sont tronqués.

Après n accumulations de ce type, le registre de sortie 158 contient le résultat yO. Le résultat contenu dans le registre est ensuite présenté en sortie et la nouvelle sommation est commencée en invalidant la porte de réaction FG pour la première accumulation d'un nouvel échantillon. Cette structure série simple fonctionne bien si le filtre de réduction de fréquence d'échantillonnage a un rapport de réduction de fréquence (F sortie /Fentrée) supérieur ou égal à n. Cependant, pour la plupart des filtres généraux de réduction de fréquence à réponse impulsionnelle finie n est supérieur à Fsortie/Fentrée et chaque échantillon d'entrée doit faire partie de plusieurs échantillons de sortie.La figure 18 représente un exem-- ple pour lequel Fentrée = 128 kHz; Fsortie = 16 kHz et n = 23. Dans ce cas, on doit conserver des sommes tournan tes avec S = nFsortie/F entrée, soit dans ce cas R = 3. Ce système utilise des registres à décalage à 16 bits recevant continuellement un signal d'horloge à 2,048 MHz et chaque sommation est effectuée de façon déphasée par rapport aux autres à une cadence de 48 kHz,- de façon que les résultats totaux soient disponibles à la cadence de 16 kHz.

On peut réaliser cette structure de filtre d'une autre manière en utilisant un additionneur parallèle et un multiplexeur/réseau de décalage. Le multiplexeur/réseau de décalage permet de décaler un mot d'entrée de M positions.

Si le mot d'entrée est le coefficient approprié etsi le réseau de décalage est commandé par le convertisseur analogique-numérique, le signal de sortie du réseau de décalage est égal au produit aixi. Le signal de sortie du réseau de décalage est additionné à la somme des valeurs précédentes de aixi jusqu'à la sommation nombre d'échan tillons nécessaire. Comme avec la technique de l'additionneur série, si on utilise n échantillons dans le filtre et si le rapport de réduction de fréquence d'échantillonnage est R x (Fentrée/Fsortie)' chaque échantillon d'entrée doit faire partie de n/R sommations. Ainsi, l'exemple utilisé pour la technique série peut également être appliqué à une technique parallèle, comme le montre la figure 19.Dans ce cas, une unité arithmétique et logique (UAL) parallèle et le réseau de décalage RSD peuvent être utilisés pour d'autres traitements arithmétiques lorsqu'ils ne sont pas utilisés pour le filtre considéré. Dans cet exemple, le processeur doit effectuer trois opérations de décalage et d'addition qui peuvent être effectuées en trois cycles d'horloge à une cadence de 256 kHz, ou à une cadence d'addition de 760 kHz. Si la structure de décalage et d'addition peut fonctionner par exemple à 2,048 MHz, sa capacité n'est utilisée qu'à 37,5% et elle peut effectuer de nombreuses autres opérations mathématiques.

Le signal de sortie du convertisseur analogiquenumérique à interpolation attaque un réseau de décalage qui consiste simplement en un multiplexeur à M entrées.

Un bit du réseau est représenté en 156 sur la figure 17 qui montre que le réseau peut facilement être attaqué par le code contenant un 1. On peut utiliser un multiplexeur classique dans Te cas où le signal de sortie du convertisseur analogique-numérique est codé. On peut effectuer ceci en employant un codeur à priorité qui décode la position du 1 unique et qui comprime le code ê M bits pour donner un code d'une largeur de log2 M, c'est-à-dire qu'un code de 9 à 15 bits est comprimé en un code à 4 bits. Ce code comprimé peut attaquer des multiplexeurs classiques.

On peut également réaliser un autre type defil- tre en notant que les signaux de sortie successifs du convertisseur analogiqu-numérique sont mutuellement liés.

Si on connaît le code présent, l'échantillon précédent devait nécessairement être la moitié, le double ou l'opposé du code présent, dans le cas d'un système à un seul comparateur. Pour un système à deux comparateurs, il existe un état possible supplémentaire correspondant à l'égalité-entre-le code précédent et le code présent. La seule exception à ceci correspond au cas où le code est adjacent à zéro et on peut éliminer ce cas en ne permettant pas l'existence d'un code O dans le convertisseur analogique-numérique (0 n'est pas nécessaire, du fait qu'il peut être représenté par une oscillation entre des codes positif eut négatif égaux).

Du fait qu'il n'existe qu'un nombre limité de changements possibles (3 ou 4), l'état précédent peut être représenté par un code à 2 bits dans lequel v- = kXn, avec k = 0,5, 2 ou -1 (pour un système à un seul comparateur). Du fait- que les échantillons précédents peuvent être enregistrés-avec seulement 2 bits, on peut enregistrer ou traiter une série d'échantillons d'une manière simple. Deux possibilités consistent à utiliser un circuit de logique combinatoire ou une consultation de table en mémoire morte.

Le circuit-combinatoire représenté sur la figure 20 est utile pour de petits filtres à réponse impulsionnelle finie dont un exemple pourrait-correspondre à une réduction de fréquence de deux à un en utilisant un filtre à O double de la forme
i -i -2 l (1 + 2 z-l + z )
On peut réaliser un tel filtre d'une manière combinatoire en notant que si l'échantillon présent estXn, l'échantillon précédent Xn 1 est égal à k1 Xn, tandis que l'échantillon venant avant l'échantillon précédent, c'est-à-dire Xn 2 avait la valeur k1k2Xn. La sommation est (1+2k1 + k1 k2) Du fait que k1 et k2 sont égaux à 0,5, 2 ou -1 (pour des interpolateurs à un seul comparateur), la sommation n'a que 9 résultats possibles parmi lesquels l'un ne peut pas exister. On peut calculer le résultat final en utilisant la valeur présente et k1 et k2. Les k valeurs sont générées par le circuit logique qui commande le registre à décalage et elles consistent en un mot à deux bits dans lequel un bit indique un changement de signe (si le signe change, l'autre bit est ignoré) et l'autre bit indique une augmentation (x2) ou une diminution (x0,5) de la valeur du registre à décalage.Le circuit combinatoire demande peu de mémoire et est très rapide mais il est limité à des filtres très simples. La valeur d'échantillon-de zéro fait apparaître des problèmes du fait qu'une valeur k supplémentaire est nécessaire et que k produits sont distordus. Par conséquent, le convertisseur analogique-numérique n'utilise pas la valeur zéro et il représente zéro en oscillant entre +1 et -1, au lieu de +1, O, -1. il n'y a cependant aucune dégradation des performances.

-Cette technique d'utilisation de k valeurs peut être considérablement développée en utilisant une mémoire morte. Un filtre général de la forme
YO = A0 X0 + A1 X1 + An Xn (6) peut être récrit de la manière suivante YO = XO [A0 + K1A1 + K2K1A2 + ... (KnKn-1...K2K1)An] (7)
La mémoire morte peut être adressée par les k valeurs et elle peut enregistrer les sommations. Le résultat est ensuite décalé de n positions, conformément à ce qui est déterminé par X0.

La figure 21 représente un exemple d'un filtre à réponse impulsionnelle finie à5 prises. La mémoire morte ne comporte que 49 mots, du fait que 49 seulement des 81 combinaisons (34) sont possibles. Cependant, la mémoire morte a effectivement 8 lignes d'adresse et on utilise un décodeur pour réduire les 256 états à 49.

Chaque mot est une combinaison de Ao + K1Al + K2K1A2 + 3 2K1A3 + K4K3K2K1A4- Par exemple, si
K1 = ; K2 = 2; K3 = 2; et K4 + Y2 , le mot adressé a la valeur : Ag + A2 % A1 + - A2 + 2A + A4. Pour les valeurs négatives de X0, le produit résultant est inversé-(pour l'utilisation en arithmétique à complément à 1) ou bien il est inversé et on lui additionne 1 (complément à 2).

On peut utiliser un perfectionnement futur du système pour les filtres à phase linéaire dans lesquels les coefficients sont symétriques, c'est-à-dire qu'on a: Ag = An, A1 = An-1, et ainsi de suite. L'exemple de la figure 22 réalise un filtre à 8 prises en sommant séparément deux moitiés.On effectue ceci en enregistrant deux valeurs de X, c'est-à-dire X0 et X-8 de façon à.avoir
Y0 = SO (AO + K1A1 + K2K1A2 + K3K2K1A3) + X8[AO +(1/K7)A1+
(llK7K6) A2 + (7K6K5) A3 (8)
Le circuit de translation logique applique une translation aux valeurs (1/K7), (1/K7K6) et (1/K7K6K5) pour les amener sous un format qui permet d'utiliser la même mémoire morte que pour les quatre premiers coefficients. La mémoire morte pour ce système à 8 prises est maintenue à 27 mots, la capacité de mémoire est de 6 valeurs K (12 bits) et de 2 valeurs X (8 à 10 bits) et un additionneur est nécessaire pour faire la so-mme de deux résultats partiels.Cependant, un seul additionneur est q nécessaire pour réaliser ce filtre.

Sur les diverses figures, on désigne des bascules par BASC, des compteurs par CPT, des compteurs adresse par CPT AD, des compteurs logiques par CPT LOGs des mémoires mortes de coefficients par ROMC, des multiplexeurs 3/1 et 2/1 par 3:1DUX et 2:tUX, des instructions de chargement par CH et d'absence de décalage par ND, des registres à décalage par RD, des réseaux de décalage par RSD, des registres de mémoire par R?, des logiques de décalage par LD et des mémoires mortes par ROM (avec le nombre m de mots).

Il va de soi que de nombreuses modifications peuvent être apportées au dispositif décrit et représenté, sans sortir du cadre de l'invention.

Claims

REVENDICATIONS

1. Dispositif de codage à interpolation, caractérisé en ce qu'il comporte un convertisseur analogiquenumérique à interpolation destiné à convertir un signal analogique d'entrée en un signal numérique comprenant plusieurs mots binaires de plusieurs bits constitués chacun entièrement de "O" ou d'une série d'un ou plusieurs "O" et d'une série d'un ou plusieurs "1" ; un circuit logique (150) destiné à convertir chaque mot binaire de plusieurs bits en un mot binaire modifié ayant un nouveau format binaire constitué soit en totalité de "O", ou bien d'un seul "i" et de plus-ieurs "O" de manière que la valeur de chaque mot modifié soit égale à la valeur du mot correspondant à plusieurs bits converti afin que le bit de poids faible de ce mot soit doublé et rendu égal au second bit, en valeur ; et un filtre numérique destiné à filtrer ladite série de mots modifiés.

2. Dispositif selon la revendication 1, caractérisé en ce que le filtre numérique comprend une mémoire (152) contenant plusieurs mots de coefficients binaires ayant chacun une valeur correspondant à un coefficient de prise dudit filtre, un registre à décalage (154) destiné à recevoir successivement chacun des mots de coefficients, ce registre à décalage réagissant aux mots binaires modifiés en décalant numériquement chaque mot de coefficients comme demandé pour effectuer une multiplication numérique du mot modifié par chacun des mots de coefficients et pour produire des mots de produit correspondant à eux, et des moyens (158) destinés à-accumuler les mots de produit de chaque opération de multiplication pour développer un signal filtré de sortie correspondant à chaque mot binaire à plusieurs bits.

3. Dispositif selon la revendication 2, caractérisé en ce que le registre à décalage comprend un premier registre (154) à décalage destiné à recevoir chacun desdits mots à plusieurs bits, et plusieurs portes ET (156) ayant, respectivement, une première entrée connectée à des sorties parallèles du premier registre à décalage et une autre entrée connectée au circuit logique (150), les sorties des portes

ET étant connectées à une première entrée d'un additionneur, les moyens d'accumulation comprenant un second registre à décalage (158) ayant une entrée série connectée à la sortie de l'additionneur et une sortie série connectée à une autre entrée de l'additionneur, le signal filtré dè sortie étant obtenu à la sortie du second registre à décalage.

4. Dispositif selon la-revendication 1,- caracté- risé en ce que le,filtre comprend plusieurs- circuits de filtrage montés en parallèle et comprenant une mémoire (122) qui contient plusieurs mots binaires de coefficients ayant chacun une valeur correspondant à un coefficient de prise dudit filtre, un registre (RD) destiné à recevoir successivement chacun des mots de coefficients et réagissant aux mots binaires modifiés en décalant numériquement chaque mot de coefficients comme cela est demandé pour effectuer une multiplication numérique du mot modifié par chacun des mots de coefficients et pour produire des mots de produit correspondant à eux, et des moyens (126) destinés à accumuler les mots deproduit de chaque opération de multiplication pour développer un signal de sortie filtré correspondant à chacun desdits mots binaires à plusieurs bits.

5. Dispositif selon la revendication 4, caractérisé en ce que le registre à décalage comprend un premier registre (154) destiné à recevoir chacun des mots de plusieurs bits, et plusieurs portes ET (156) ayant, respectivement, une première entrée connectée, à des sorties parallèles du premier registre à décalage et une seconde entrée connectée au circuit logique, les sorties des portes ET étant connectées à une première entrée de plusieurs additionneurs, les moyens d'accumulation comprenant plusieurs seconds registres à décalage ayant chacun une entrée série connectée à la sortie de l'un des additionneurs et une sortie série connec- tée à une autre entrée de chacun des additionneurs, le signal filtré de sortie étant obtenu aux sorties des seconds registres à décalant.

6. Dispositif selon la revendication 1, caractérisé en ce que le filtre comprend un premier élément d'acçu- mulation (CPT), une mémoire (ROM) contenant plusieurs mots binaires de coefficients ayant chacun une valeur correspondant à un coefficient de- prise du filtre, un réseau de décalage (RSD) destiné à recevoir successivement chacun des mots de coefficients et réagissant auxdits mots binaires modifiés en-décalant numériquement chaque mot de coefficients comme nécessaire pour effectuer une multiplication'numérique du mot modifié par chacun des mots de coefficients et pour produire des mots de produit correspondant à eux, et une unité arithmétique logique- (UAL) ayant une première entrée destinée à recevoir les mots de produit du réseau de décalage, une seconde entrée connectée à-la sortie du premier élément d'accumulation et une sortie connectée à l'entrée du premier élément d'accumulation, et un second élément d'accumulation (ACC) dont l'entrée, est reliée à la sortie de l'unité arithmétique logique, le signal filtré de sortie apparaissant à la sortie de ce second élément d'accumulation.

7. Dispositif selon la revendication 6, caractérisé en ce que le premier élément d'accumulation comprend plusieurs accumulateurs (ÂCC1 ACC2, ACC3) dont des entrées sont connectées en parallèle à la sortie de l'unité arithmé; tique logique et dont des sorties sont connectées à des entrées respectives d'un multiplexeur (MUX), la sortie du multiplexeur étant connectée à la seconde entrée de l'unité arithmétique logique (UAL).

8. Dispositif selon la revendication 1, caractérisé en ce que le filtre numérique comprend une mémoire (152) qui contient plusieurs mots de coefficients binaires ayant chacun une valeur correspondant à une sommation pondérée du coefficient de prise du filtre, un élément (-CPT AD) d'adressage de mémoire ayant des bornes de sortie connectées aux bornes d'entrée d'adresse de ladite mémoire et ayant des bornes d'entrée qui reçoivent des signaux d'entrée représentatifs d'états précédents dudit convertisseur analosique/ numérique à interpolation, les seconds signaux d'entrée comprenant plusieurs codes à deux bits représentant chacun des changements des états successifs de sortie du convertisseur analogique/numérique à interpolation, un réseau de décalage (RSD) étant destiné à recevoir successivement chacun des mots de coefficients et réagissant auxdits mots binaires modifiés en décalant numériquement chacun des mots de coefficients comme nécessaire pour effectuer une multiplication numérique du mot modifié par chacun des mots de coefficients et pour produire des mots de produit correspondant à eux.

9. Dispositif selon la revendication 8, caractérisé en ce qu'il comporte une unité arithmétique logique (UAL) ayant une première entrée connectée à la sortie du réseau de décalage pour additionner une série de résultats provenant de ce réseau, et un registre à décalage (RN) ayant une entrée connectée à la sortie-de l'unité arithmétique logique et une sortie connectée à la seconde entrée de l'unité arithmétique logique, ce registre à decalage étant destiné à accumuler des résultats intermédiaires.

10. Dispositif selon la revendication 1, caractérisé en ce que le filtre comprend un circuit logique combi- natoire recevant des premiers signaux d'entrée provenant desdits mots binaires modifiés et des seconds signaux d'entrée provenant des états précédents du convertisseur analogique/numérique à interpolation, les seconds signaux d'entrée comprenant plusieurs codes à deux bits représentant chacun des changements des états successifs de sortie du convertisseur analogique/numérique à interpolation.